JPH03136349A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH03136349A JPH03136349A JP27542289A JP27542289A JPH03136349A JP H03136349 A JPH03136349 A JP H03136349A JP 27542289 A JP27542289 A JP 27542289A JP 27542289 A JP27542289 A JP 27542289A JP H03136349 A JPH03136349 A JP H03136349A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- circuit
- voltage
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 abstract description 9
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば1つの回路で複数の電圧を検出して
リセット信号を発生することができるリセット信号発生
回路や、1つの回路で複数の出力電圧を得ることがで参
る電源回路を集積回路化し。
リセット信号を発生することができるリセット信号発生
回路や、1つの回路で複数の出力電圧を得ることがで参
る電源回路を集積回路化し。
た場合の集積回路の製造方法に関する。
第5図は従来のロウリセット出力タイプのリセット信号
発生回路の構成を示す回路図である。図において、1は
監視すべき電圧vcoが供給されている電源線、2は接
地線である。3,4は抵抗であり、これらの抵抗は、電
源線1と接地線2の面に直列に接続されている。5は電
圧比較器であり、非反転入力が抵抗3.4の共通接続点
に、反転入力が基準電圧源6に各々接続されている。電
圧比較器5の出力は出力端子7に接続されている。出力
端子7の信号は電源線1.接地線2間に接続されたシス
テム(図示せず)に与えられる。
発生回路の構成を示す回路図である。図において、1は
監視すべき電圧vcoが供給されている電源線、2は接
地線である。3,4は抵抗であり、これらの抵抗は、電
源線1と接地線2の面に直列に接続されている。5は電
圧比較器であり、非反転入力が抵抗3.4の共通接続点
に、反転入力が基準電圧源6に各々接続されている。電
圧比較器5の出力は出力端子7に接続されている。出力
端子7の信号は電源線1.接地線2間に接続されたシス
テム(図示せず)に与えられる。
次に、動作について説明する。監視すべき電圧vooは
抵抗3.4の抵抗値に応じて分割され、電圧比較器5の
非反転入力に与えられる。・今、抵抗3.4の抵抗値を
各々R、R、基準電圧源64 の電圧値をV とすると、 ef の時、出力端子7にはハイが出力される。
抵抗3.4の抵抗値に応じて分割され、電圧比較器5の
非反転入力に与えられる。・今、抵抗3.4の抵抗値を
各々R、R、基準電圧源64 の電圧値をV とすると、 ef の時、出力端子7にはハイが出力される。
一方、監視すべき電圧V。0が出力端子7に接続されて
いるシステム(図示せず)の許容電圧を越えて低下して
、 となると出力端子7にはロウが出力される。このロウに
応答して出力端子7に接続されているシステムがリセッ
トされる。
いるシステム(図示せず)の許容電圧を越えて低下して
、 となると出力端子7にはロウが出力される。このロウに
応答して出力端子7に接続されているシステムがリセッ
トされる。
従来のリセット信号発生回路は以上のように構成されて
おり、電圧比較器5の非反転入力に与えられる検出電圧
が抵抗3,4の抵抗faR,R4に依存しているため、
システムの許容電圧の変化に応じて抵抗値R、Rを変化
させなければな4 らない。このため、図示しないシステムを含む第5図の
回路を集積化した場合、システムの許容電圧の大きさに
応じて抵抗3.4に相当するチップのパターンを変えな
くてはならないという問題点があった。また、検出電圧
は抵抗3.4の抵抗値に依存するため、温度変化の影響
等により検出電圧がばらつくという問題点があった。
おり、電圧比較器5の非反転入力に与えられる検出電圧
が抵抗3,4の抵抗faR,R4に依存しているため、
システムの許容電圧の変化に応じて抵抗値R、Rを変化
させなければな4 らない。このため、図示しないシステムを含む第5図の
回路を集積化した場合、システムの許容電圧の大きさに
応じて抵抗3.4に相当するチップのパターンを変えな
くてはならないという問題点があった。また、検出電圧
は抵抗3.4の抵抗値に依存するため、温度変化の影響
等により検出電圧がばらつくという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、チップパターンを変えることなくかつ、温度
変化等の影響により検出電圧等にばらつきが生じない集
積回路を得ることができる集積回路の製造方法を提供す
ることを目的とする。
たもので、チップパターンを変えることなくかつ、温度
変化等の影響により検出電圧等にばらつきが生じない集
積回路を得ることができる集積回路の製造方法を提供す
ることを目的とする。
この発明に係る集積回路の製造方法は、複数の異なる電
圧を発生する手段と、複数の異なる電圧を各々受ける複
数の第1のパッドと、複数の電圧のいずれかを受けるべ
き回路上の所定地点に接続された第2のパッドとを有す
る集積回路チップを製造し、その後アセンブリ工程で複
数の第1のパッドのうちのいずれか1つと第2のパッド
とをワイヤで接続するようにしたことを特徴とする。
圧を発生する手段と、複数の異なる電圧を各々受ける複
数の第1のパッドと、複数の電圧のいずれかを受けるべ
き回路上の所定地点に接続された第2のパッドとを有す
る集積回路チップを製造し、その後アセンブリ工程で複
数の第1のパッドのうちのいずれか1つと第2のパッド
とをワイヤで接続するようにしたことを特徴とする。
この発明においては、複数の異なる電圧を発生する手段
と、複数の異なる電圧を各々受ける複数の第1のパッド
と、複数の電圧のいずれかを受けるべき回路上の所定地
点に接続された第2のパッドとを有する集積回路チップ
を製造し、その後アセンブリ工程で複数の第1のパッド
のうちのいずれか1つと第2のパッドとをワイヤで接続
するようにしたので、同一チップで多種類の電圧を回路
の所定地点に与えることができる。
と、複数の異なる電圧を各々受ける複数の第1のパッド
と、複数の電圧のいずれかを受けるべき回路上の所定地
点に接続された第2のパッドとを有する集積回路チップ
を製造し、その後アセンブリ工程で複数の第1のパッド
のうちのいずれか1つと第2のパッドとをワイヤで接続
するようにしたので、同一チップで多種類の電圧を回路
の所定地点に与えることができる。
第1図はこの発明に係る集積回路の製造方法により製造
された集積回路の一実施例を示す回路図である。図にお
いて、第5図に示した従来回路との相違点は、電源線1
と接地線2との間に抵抗8゜9.10.11を直列に接
続し、抵抗8と抵抗9の共通接続点をパッド12に、抵
抗9と抵抗10の共通接続点をパッド13に、抵抗10
と抵抗11との共通接続点をパッド14に各々接続した
こと、電圧比較器5の非反転入力をパッド15に接続し
たことである。その他の構成は従来回路と同様である。
された集積回路の一実施例を示す回路図である。図にお
いて、第5図に示した従来回路との相違点は、電源線1
と接地線2との間に抵抗8゜9.10.11を直列に接
続し、抵抗8と抵抗9の共通接続点をパッド12に、抵
抗9と抵抗10の共通接続点をパッド13に、抵抗10
と抵抗11との共通接続点をパッド14に各々接続した
こと、電圧比較器5の非反転入力をパッド15に接続し
たことである。その他の構成は従来回路と同様である。
このような回路構成の集積回路を製造し、その後、アセ
ンブリ工程において、ワイヤを用いて所望のパッド同士
を接続した場合について以下説明する。抵抗8,9.1
0.11の抵抗値を各々R、R,RRとする。例えばパ
ッド12 891O° 11 とパッド15.をアセンブリ工程においてICのリード
フレーム16にワイヤで共通に接続すると、電圧比較器
5の非反転入力に入力される検出電圧は となる。
ンブリ工程において、ワイヤを用いて所望のパッド同士
を接続した場合について以下説明する。抵抗8,9.1
0.11の抵抗値を各々R、R,RRとする。例えばパ
ッド12 891O° 11 とパッド15.をアセンブリ工程においてICのリード
フレーム16にワイヤで共通に接続すると、電圧比較器
5の非反転入力に入力される検出電圧は となる。
また、パッド14とパッド15をアセンブリ工程におい
てICのリードフレーム16にワイヤで共通接続すると
、電圧比較器5の非反転入力に入力される検出電圧は となる。このようにアセンブリ工程においてパッド15
と接続するパッドを選択することによりチツブのパター
ンを変えることなく、検出電圧を変化させることができ
る。また、回路動作時の温度上昇による抵抗値の変化を
補償するようにパッド15と接続するパッドを選択すれ
ば、所望の検出電圧を得ることができる。
てICのリードフレーム16にワイヤで共通接続すると
、電圧比較器5の非反転入力に入力される検出電圧は となる。このようにアセンブリ工程においてパッド15
と接続するパッドを選択することによりチツブのパター
ンを変えることなく、検出電圧を変化させることができ
る。また、回路動作時の温度上昇による抵抗値の変化を
補償するようにパッド15と接続するパッドを選択すれ
ば、所望の検出電圧を得ることができる。
第2図はこの発明に係る集積回路の製造方法により製造
された集積回路の他の実施例を示す回路図である。この
回路は出力電圧値を変化させることができる電源用IC
の回路図を示している。図において17は電圧増幅器で
ある。電圧増幅器17の非反転入力には基準電圧源6が
、反転入力にはパッド15が各々接続されている。電圧
増幅器17の出力は出力端子40に接続されている。出
力端子7と接地線2との間には抵抗18,19゜20が
直列に接続されている。抵抗18と抵抗19及び抵抗1
9と抵抗20の共通接続点は各々パッド21.22に接
続されている。
された集積回路の他の実施例を示す回路図である。この
回路は出力電圧値を変化させることができる電源用IC
の回路図を示している。図において17は電圧増幅器で
ある。電圧増幅器17の非反転入力には基準電圧源6が
、反転入力にはパッド15が各々接続されている。電圧
増幅器17の出力は出力端子40に接続されている。出
力端子7と接地線2との間には抵抗18,19゜20が
直列に接続されている。抵抗18と抵抗19及び抵抗1
9と抵抗20の共通接続点は各々パッド21.22に接
続されている。
このような回路構成の集積回路を製造し、その後、上記
実施例と同様に、アセンブリ工程においてワイヤを用い
て所望のパッド同士を接続する。
実施例と同様に、アセンブリ工程においてワイヤを用い
て所望のパッド同士を接続する。
抵抗18.19.20の抵抗値を各々R1g 、R19
’R2oとし、例えばパッド15とパッド22をアセン
ブリ工程においてICのリードフレーム16にワイヤで
共通に接続すると、出力端子7に出力される出力電圧V
は、 となる。また、パッド15とパッド21をアセンブリ工
程においてリードフレーム16にワイヤで共通接続する
と、出力電圧V は、 となる。このようにアセンブリ工程において、パッド1
5と接続するパッドを選択することによりチップのパタ
ーンを変えることなく出力電圧を変化させることができ
る。また、回路動作時の温度上昇による抵抗値の変化を
補償するようにパッド15と接続するパッドを選択すれ
ば所望の出力電圧を得ることが°できる。
’R2oとし、例えばパッド15とパッド22をアセン
ブリ工程においてICのリードフレーム16にワイヤで
共通に接続すると、出力端子7に出力される出力電圧V
は、 となる。また、パッド15とパッド21をアセンブリ工
程においてリードフレーム16にワイヤで共通接続する
と、出力電圧V は、 となる。このようにアセンブリ工程において、パッド1
5と接続するパッドを選択することによりチップのパタ
ーンを変えることなく出力電圧を変化させることができ
る。また、回路動作時の温度上昇による抵抗値の変化を
補償するようにパッド15と接続するパッドを選択すれ
ば所望の出力電圧を得ることが°できる。
なお、第1図に示した実施例はロウリセット出力タイプ
のリセット信号出力回路を示したが、パッド15と基準
電圧源6に接続されている電圧比較器5の入力の極性を
逆にし、ハイリセット出力タイプのリセット信号出力回
路としてもよい。
のリセット信号出力回路を示したが、パッド15と基準
電圧源6に接続されている電圧比較器5の入力の極性を
逆にし、ハイリセット出力タイプのリセット信号出力回
路としてもよい。
また、抵抗の数を増加させ電圧の分割数を多くすること
により、高精度のリセット信号発生回路あるいは電源用
ICを得ることができる。
により、高精度のリセット信号発生回路あるいは電源用
ICを得ることができる。
また、上記実施例では抵抗の直列回路体を設け、各抵抗
同士の共通接続点をパッド12,13.14あるいは2
1.22に接続し、これらのパッドのうちの1つとパッ
ド15とをリードフレーム16を介しワイヤで接続する
ようにしたが、第3図。
同士の共通接続点をパッド12,13.14あるいは2
1.22に接続し、これらのパッドのうちの1つとパッ
ド15とをリードフレーム16を介しワイヤで接続する
ようにしたが、第3図。
第4図に示すように、複数の基準電圧源6a、6b、5
cを設け、パッド30とその他のパッド31.32.3
3をリードフレーム16を介し接続するようにして、検
出電圧、出力電圧を変化させることもできる。
cを設け、パッド30とその他のパッド31.32.3
3をリードフレーム16を介し接続するようにして、検
出電圧、出力電圧を変化させることもできる。
以上のようにこの発明によれば、複数の異なる電圧を発
生する手段と、複数の異なる電圧を各々受ける複数の第
1のパッドと、複数の電圧のいずれかを受けるべき回路
上の所定地点に接続された第2のパッドとを有する集積
回路チップを製造し、その後アセンブリ工程で複数の第
1のパッドのうちのいずれか1つと第2のパッドとをワ
イヤで接続するようにしたので、同一チップで多種類の
電圧を回路の所定地点に与えることができ、チップのパ
ターンを所望電圧ごとに変える必要がなくなるという効
果がある。また、回路動作時の温度上昇による各素子の
有する抵抗値、電圧値等の誤差を補償するように、第2
のパッドと複数の第1のパッドのいずれか1つを接続す
れば、所望の検出電圧や出力電圧を得ることができると
いう効果がある。
生する手段と、複数の異なる電圧を各々受ける複数の第
1のパッドと、複数の電圧のいずれかを受けるべき回路
上の所定地点に接続された第2のパッドとを有する集積
回路チップを製造し、その後アセンブリ工程で複数の第
1のパッドのうちのいずれか1つと第2のパッドとをワ
イヤで接続するようにしたので、同一チップで多種類の
電圧を回路の所定地点に与えることができ、チップのパ
ターンを所望電圧ごとに変える必要がなくなるという効
果がある。また、回路動作時の温度上昇による各素子の
有する抵抗値、電圧値等の誤差を補償するように、第2
のパッドと複数の第1のパッドのいずれか1つを接続す
れば、所望の検出電圧や出力電圧を得ることができると
いう効果がある。
第1図、第2図、第3図及び第4図はこの発明に係る集
積回路の製造方法により製造した集積回路を示す回路図
5、第5図は従来のリセット信号発生回路を示す回路図
である。 図において、1は電源線、2は接地線、6a。 6b及び6Cは基準電圧源、8,9,10,11゜18
.19及び20は抵抗、12,13,14゜15.21
,22,30,31.32及び33はパッドである。 なお、各図中同一符号は同一または相当部分を示す。
積回路の製造方法により製造した集積回路を示す回路図
5、第5図は従来のリセット信号発生回路を示す回路図
である。 図において、1は電源線、2は接地線、6a。 6b及び6Cは基準電圧源、8,9,10,11゜18
.19及び20は抵抗、12,13,14゜15.21
,22,30,31.32及び33はパッドである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)複数の異なる電圧を発生する手段と、前記複数の
異なる電圧を各々受ける複数の第1のパッドと、前記複
数の電圧のいずれかを受けるべき回路上の所定地点に接
続された第2のパッドとを有する集積回路チップを製造
し、 その後アセンブリ工程で前記複数の第1のパッドのうち
のいずれか1つと前記第2のパッドとをワイヤで接続す
るようにしたことを特徴とする集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27542289A JPH03136349A (ja) | 1989-10-23 | 1989-10-23 | 集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27542289A JPH03136349A (ja) | 1989-10-23 | 1989-10-23 | 集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03136349A true JPH03136349A (ja) | 1991-06-11 |
Family
ID=17555293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27542289A Pending JPH03136349A (ja) | 1989-10-23 | 1989-10-23 | 集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03136349A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738915B1 (en) * | 2000-05-12 | 2004-05-18 | Sun Microsystems, Inc. | System for supplying multiple voltages to devices on circuit board through a sequencing in a predictable sequence |
WO2005071523A1 (en) * | 2004-01-21 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Voltage regulator circuit arrangement |
JP2010036593A (ja) * | 2008-07-31 | 2010-02-18 | Sakamoto Kazuhiro | 荷物台車における収納部の嵩上げ材 |
-
1989
- 1989-10-23 JP JP27542289A patent/JPH03136349A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738915B1 (en) * | 2000-05-12 | 2004-05-18 | Sun Microsystems, Inc. | System for supplying multiple voltages to devices on circuit board through a sequencing in a predictable sequence |
WO2005071523A1 (en) * | 2004-01-21 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Voltage regulator circuit arrangement |
JP2010036593A (ja) * | 2008-07-31 | 2010-02-18 | Sakamoto Kazuhiro | 荷物台車における収納部の嵩上げ材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4000643A (en) | Apparatus for producing a compensating voltage | |
JP3392029B2 (ja) | Icテスタの電圧印加電流測定回路 | |
US3890610A (en) | High-precision digital-to-analog converters | |
JPS59224572A (ja) | 信号選択回路 | |
US4147971A (en) | Impedance trim network for use in integrated circuit applications | |
JPH03136349A (ja) | 集積回路の製造方法 | |
US5220305A (en) | Semiconductor pressure sensor | |
JPS6017519A (ja) | 定電流回路 | |
US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
JPH036054A (ja) | 半導体電圧検出回路 | |
JPH0571970B2 (ja) | ||
US4280088A (en) | Reference voltage source | |
RU2099722C1 (ru) | Измеритель малых сопротивлений | |
JPH0117170B2 (ja) | ||
JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
JPH06331700A (ja) | Icテスターのgndバッファ回路 | |
JP2880714B2 (ja) | 集積回路 | |
JPS6281119A (ja) | 半導体集積回路装置 | |
JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
JPH0519819Y2 (ja) | ||
JP2815038B2 (ja) | 半導体集積回路のトリミング装置 | |
JP3147486B2 (ja) | 半導体素子測定回路 | |
JPH02294711A (ja) | 定電圧電源回路 | |
JPH08166304A (ja) | 半導体圧力センサ | |
JPH0738586B2 (ja) | テスト回路 |