JPH11312020A - レギュレータ回路及びそれの出力電圧の調整方法 - Google Patents
レギュレータ回路及びそれの出力電圧の調整方法Info
- Publication number
- JPH11312020A JPH11312020A JP11843198A JP11843198A JPH11312020A JP H11312020 A JPH11312020 A JP H11312020A JP 11843198 A JP11843198 A JP 11843198A JP 11843198 A JP11843198 A JP 11843198A JP H11312020 A JPH11312020 A JP H11312020A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- resistance
- output terminal
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 従来の装置では、出力電圧の精度は最大でプ
ラスマイナス３％程度であり、出力電圧の精度をプラス
マイナス３％以下にするのはＩＣ内部のトランジスタの
電流増幅率、抵抗値のバラツキなどにより困難であっ
た。 【解決手段】電流供給手段１と、該電流供給手段に接続
され定電圧を発生する出力端子２と、該電流供給手段か
らの電流が供給される第１乃至第４抵抗３Ａ、３Ｂ、４
Ａ、４Ｂと、該第２び第３抵抗の接続中点の電圧に応じ
て前記出力端子の電圧を調整する制御トランジスタ５
と、第５抵抗と第１ツェナーダイオードとを直列接続
し、前記第２抵抗に対して並列に接続した第１の抵抗値
調整手段６と、第６抵抗と第２ツェナーダイオードとを
直列接続し、前記第３抵抗に対して並列に接続した第２
の抵抗値調整手段９とを備えることを特徴とする。
ラスマイナス３％程度であり、出力電圧の精度をプラス
マイナス３％以下にするのはＩＣ内部のトランジスタの
電流増幅率、抵抗値のバラツキなどにより困難であっ
た。 【解決手段】電流供給手段１と、該電流供給手段に接続
され定電圧を発生する出力端子２と、該電流供給手段か
らの電流が供給される第１乃至第４抵抗３Ａ、３Ｂ、４
Ａ、４Ｂと、該第２び第３抵抗の接続中点の電圧に応じ
て前記出力端子の電圧を調整する制御トランジスタ５
と、第５抵抗と第１ツェナーダイオードとを直列接続
し、前記第２抵抗に対して並列に接続した第１の抵抗値
調整手段６と、第６抵抗と第２ツェナーダイオードとを
直列接続し、前記第３抵抗に対して並列に接続した第２
の抵抗値調整手段９とを備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一定の直流電圧を
発生するレギュレータ回路及びそれの出力電圧の調整方
法に関するもので、特に、ザッピングを利用したレギュ
レータ回路及びそれの出力電圧の調整方法に関する。
発生するレギュレータ回路及びそれの出力電圧の調整方
法に関するもので、特に、ザッピングを利用したレギュ
レータ回路及びそれの出力電圧の調整方法に関する。
【０００２】
【従来の技術】一定の直流電圧を発生するレギュレータ
回路が知られている。レギュレータ回路としては様々な
種類がある。
回路が知られている。レギュレータ回路としては様々な
種類がある。
【０００３】例えば、２つの直列接続された抵抗を使用
し、その接続中点の電圧により出力電圧を設定する方法
が考えられる。
し、その接続中点の電圧により出力電圧を設定する方法
が考えられる。
【０００４】又、基準電圧と出力電圧とをコンパレータ
でレベル比較し、その差に応じて出力電圧を調整するも
のもある。
でレベル比較し、その差に応じて出力電圧を調整するも
のもある。
【０００５】
【発明が解決しようとする課題】しかしながら、いずれ
も従来の装置では、出力電圧の精度は最大でプラスマイ
ナス３％程度であった。出力電圧の精度をプラスマイナ
ス３％以下にするのはＩＣ内部のトランジスタの電流増
幅率、抵抗値のバラツキなどにより困難であった。
も従来の装置では、出力電圧の精度は最大でプラスマイ
ナス３％程度であった。出力電圧の精度をプラスマイナ
ス３％以下にするのはＩＣ内部のトランジスタの電流増
幅率、抵抗値のバラツキなどにより困難であった。
【０００６】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、電流供給手段と、該電
流供給手段に接続され定電圧を発生する出力端子と、該
電流供給手段からの電流が供給される第１乃至第４抵抗
と、該第２び第３抵抗の接続中点の電圧に応じて前記出
力端子の電圧を調整する制御トランジスタと、第５抵抗
と第１ツェナーダイオードとを直列接続し、前記第２抵
抗に対して並列に接続した第１の抵抗値調整手段と、第
６抵抗と第２ツェナーダイオードとを直列接続し、前記
第３抵抗に対して並列に接続した第２の抵抗値調整手段
とを備えることを特徴とする。
解決するために成されたもので、電流供給手段と、該電
流供給手段に接続され定電圧を発生する出力端子と、該
電流供給手段からの電流が供給される第１乃至第４抵抗
と、該第２び第３抵抗の接続中点の電圧に応じて前記出
力端子の電圧を調整する制御トランジスタと、第５抵抗
と第１ツェナーダイオードとを直列接続し、前記第２抵
抗に対して並列に接続した第１の抵抗値調整手段と、第
６抵抗と第２ツェナーダイオードとを直列接続し、前記
第３抵抗に対して並列に接続した第２の抵抗値調整手段
とを備えることを特徴とする。
【０００７】又、本発明は、電流供給手段と、該電流供
給手段に接続され定電圧を発生する出力端子と、該電流
供給手段からの電流が供給される第１乃至第４抵抗と、
該第２び第３抵抗の接続中点の電圧に応じて前記出力端
子の電圧を調整する制御トランジスタと、第５抵抗と第
１ツェナーダイオードとを直列接続し、前記第２抵抗に
対して並列に接続した第１の抵抗値調整手段と、第６抵
抗と第２ツェナーダイオードとを直列接続し、前記第３
抵抗に対して並列に接続した第２の抵抗値調整手段とを
備え前記出力端子の電圧変動が生じた場合、前記第１又
は第２の抵抗値調整手段のツェナーダイオードを破壊し
て前記出力端子の電圧調整を行うようにしたことを特徴
とする。
給手段に接続され定電圧を発生する出力端子と、該電流
供給手段からの電流が供給される第１乃至第４抵抗と、
該第２び第３抵抗の接続中点の電圧に応じて前記出力端
子の電圧を調整する制御トランジスタと、第５抵抗と第
１ツェナーダイオードとを直列接続し、前記第２抵抗に
対して並列に接続した第１の抵抗値調整手段と、第６抵
抗と第２ツェナーダイオードとを直列接続し、前記第３
抵抗に対して並列に接続した第２の抵抗値調整手段とを
備え前記出力端子の電圧変動が生じた場合、前記第１又
は第２の抵抗値調整手段のツェナーダイオードを破壊し
て前記出力端子の電圧調整を行うようにしたことを特徴
とする。
【０００８】
【発明の実施の形態】本発明のレギュレータ回路及びそ
れの出力電圧の調整方法を図１を用いて説明する。１は
電流供給手段として動作する電流源（抵抗でもよい）、
２は該電流源１に接続され定電圧を発生する出力端子、
３Ａ、３Ｂ、４Ａ、４Ｂは、電流源１からの電流が供給
される第１乃至第４抵抗、５は接続点Ａの電圧に応じて
前記出力端子２の電圧を調整する制御トランジスタ、６
は第５抵抗７と第１ツェナーダイオード８とを直列接続
し、前記第２抵抗３Ｂに対して並列に接続した第１の抵
抗値調整手段、９は第６抵抗１０と第２ツェナーダイオ
ード１１とを直列接続し、前記第３抵抗に対して並列に
接続した第２の抵抗値調整手段である。
れの出力電圧の調整方法を図１を用いて説明する。１は
電流供給手段として動作する電流源（抵抗でもよい）、
２は該電流源１に接続され定電圧を発生する出力端子、
３Ａ、３Ｂ、４Ａ、４Ｂは、電流源１からの電流が供給
される第１乃至第４抵抗、５は接続点Ａの電圧に応じて
前記出力端子２の電圧を調整する制御トランジスタ、６
は第５抵抗７と第１ツェナーダイオード８とを直列接続
し、前記第２抵抗３Ｂに対して並列に接続した第１の抵
抗値調整手段、９は第６抵抗１０と第２ツェナーダイオ
ード１１とを直列接続し、前記第３抵抗に対して並列に
接続した第２の抵抗値調整手段である。
【０００９】出力端子２の電圧としては例えば3.5V程度
のものを得るようにする。
のものを得るようにする。
【００１０】この電圧は、第２及び第３抵抗の抵抗比に
応じて定まる。例えば、第３抵抗４Ａの抵抗値が小さく
なると、点Ａの電圧は低下する。点Ａの電圧が低下する
と、トランジスタ１２のエミッタ電圧が低下し点Ｂの電
圧が低下する。
応じて定まる。例えば、第３抵抗４Ａの抵抗値が小さく
なると、点Ａの電圧は低下する。点Ａの電圧が低下する
と、トランジスタ１２のエミッタ電圧が低下し点Ｂの電
圧が低下する。
【００１１】点Ｂの電圧が低下すると、制御トランジス
タ５のコレクタ電流が減少する。制御トランジスタ５の
コレクタ電流が減少すると、出力端子２の電圧は増加す
る。
タ５のコレクタ電流が減少する。制御トランジスタ５の
コレクタ電流が減少すると、出力端子２の電圧は増加す
る。
【００１２】逆に、第２抵抗３Ｂの抵抗値が小さくなる
と、点Ａの電圧は増加する。点Ａの電圧が増加すると、
トランジスタ１２のエミッタ電圧が増加し点Ｂの電圧が
増加する。
と、点Ａの電圧は増加する。点Ａの電圧が増加すると、
トランジスタ１２のエミッタ電圧が増加し点Ｂの電圧が
増加する。
【００１３】点Ｂの電圧が増加すると、制御トランジス
タ５のコレクタ電流が増加する。制御トランジスタ５の
コレクタ電流が増加すると、出力端子２の電圧は減少す
るこのため、第２及び第３抵抗３Ｂ、４Ａの抵抗比に応
じて出力端子２の電圧が定まる。
タ５のコレクタ電流が増加する。制御トランジスタ５の
コレクタ電流が増加すると、出力端子２の電圧は減少す
るこのため、第２及び第３抵抗３Ｂ、４Ａの抵抗比に応
じて出力端子２の電圧が定まる。
【００１４】今、負荷１３の値が小さくなり出力端子２
の電圧が3.5Vから低下したとする。すると、点Ａの電圧
も低下する。点Ａの電圧が低下すると前述の動作と同様
に制御トランジスタ５のコレクタ電流が減少する。制御
トランジスタ５のコレクタ電流が減少すると、出力端子
２の電圧は増加する。
の電圧が3.5Vから低下したとする。すると、点Ａの電圧
も低下する。点Ａの電圧が低下すると前述の動作と同様
に制御トランジスタ５のコレクタ電流が減少する。制御
トランジスタ５のコレクタ電流が減少すると、出力端子
２の電圧は増加する。
【００１５】従って、出力端子２の電圧は3.5Vに戻ろう
とする。
とする。
【００１６】逆に、負荷１３の値が大きくなり出力端子
２の電圧が3.5Vから増加したとする。すると、点Ａの電
圧も増加する。点Ａの電圧が増加すると前述の動作と同
様に制御トランジスタ５のコレクタ電流が増加する。制
御トランジスタ５のコレクタ電流が増加すると、出力端
子２の電圧は低下する。
２の電圧が3.5Vから増加したとする。すると、点Ａの電
圧も増加する。点Ａの電圧が増加すると前述の動作と同
様に制御トランジスタ５のコレクタ電流が増加する。制
御トランジスタ５のコレクタ電流が増加すると、出力端
子２の電圧は低下する。
【００１７】従って、 出力端子２の電圧は3.5 Vに戻ろ
うとする。
うとする。
【００１８】このように図１の回路によれば、出力端子
２から一定電圧が得られるようになる。
２から一定電圧が得られるようになる。
【００１９】本発明では出力端子２からさらに正確な一
定電圧を得るようにする。そのために、本発明では第２
抵抗３Ｂに対して並列に接続した第１の抵抗値調整手段
６、第３抵抗４Ａに対して並列に接続した第２の抵抗値
調整手段９を設けている。
定電圧を得るようにする。そのために、本発明では第２
抵抗３Ｂに対して並列に接続した第１の抵抗値調整手段
６、第３抵抗４Ａに対して並列に接続した第２の抵抗値
調整手段９を設けている。
【００２０】この抵抗値調整手段は、出力端子２から希
望の電圧が発生していないことが確認された後に使用す
る。
望の電圧が発生していないことが確認された後に使用す
る。
【００２１】第１の抵抗値調整手段６の第１ツェナーダ
イオード８はザッピング技術によりＩＣの外部から破壊
することができる。図１の回路はＩＣされるが、端子１
４、１５、１６はＩＣのパッド端子となる。このパッド
端子にはＩＣの製造過程において、モールドを行う前に
検査や測定、調整を目的とした様々な信号を印加でき
る。その信号としてツェナーダイオードをザッピング技
術により破壊させる逆方向の極性のパルスを印加する。
イオード８はザッピング技術によりＩＣの外部から破壊
することができる。図１の回路はＩＣされるが、端子１
４、１５、１６はＩＣのパッド端子となる。このパッド
端子にはＩＣの製造過程において、モールドを行う前に
検査や測定、調整を目的とした様々な信号を印加でき
る。その信号としてツェナーダイオードをザッピング技
術により破壊させる逆方向の極性のパルスを印加する。
【００２２】例えば、端子１４、１５の間において、端
子１４に高いレベルのパルスを、端子１５に低いレベル
のパルスを印加すれば、第１ツェナーダイオード８は破
壊される。第１ツェナーダイオード８は破壊されると、
そのインピーダンスがほぼゼロとなるので、第２抵抗３
Ｂに対して第５抵抗７が並列に接続され、その合成イン
ピーダンスは低下する。この合成インピーダンスが低下
すると、点Ａの電圧は増加し、出力端子２の電圧を低下
できる。
子１４に高いレベルのパルスを、端子１５に低いレベル
のパルスを印加すれば、第１ツェナーダイオード８は破
壊される。第１ツェナーダイオード８は破壊されると、
そのインピーダンスがほぼゼロとなるので、第２抵抗３
Ｂに対して第５抵抗７が並列に接続され、その合成イン
ピーダンスは低下する。この合成インピーダンスが低下
すると、点Ａの電圧は増加し、出力端子２の電圧を低下
できる。
【００２３】反対に、第２ツェナーダイオード１１を破
壊すると、第３抵抗４Ａに対して第６抵抗１０が並列に
接続され、その合成インピーダンスは低下する。この合
成インピーダンスが低下すると、点Ａの電圧は低下し、
出力端子２の電圧を増加できる。
壊すると、第３抵抗４Ａに対して第６抵抗１０が並列に
接続され、その合成インピーダンスは低下する。この合
成インピーダンスが低下すると、点Ａの電圧は低下し、
出力端子２の電圧を増加できる。
【００２４】図１の実施例では第１ツェナーダイオード
８と第２ツェナーダイオード１１を説明しているが図１
のようにさらに並列に複数のツェナーダイオードを接続
してよい。このようにすれば、選択できる抵抗値の値を
その分だけ増加できる。本発明では、第１抵抗３Ａと第
２抵抗３Ｂとの比で、第１抵抗３Ａの方が大きくなるよ
うにしている。又、第３抵抗４Ａと第４抵抗４Ｂとの比
で、第４抵抗４Ｂの方が大きくなるようにしている。こ
れは、ザッピング用の抵抗は、基準の抵抗に対して並列
に接続させるので、わずかな抵抗値変化を起こすには十
分大なる抵抗を接続させる必要がある。しかし、実際に
はあまりおおきな値の抵抗をＩＣ内部で造るのは困難で
ある。そこで、第１抵抗３Ａと第２抵抗３Ｂとの比で、
第１抵抗３Ａの方が大きくなるようにして第２抵抗３Ｂ
の値を小さくする。そして、第２抵抗３Ｂに対して並列
に抵抗を配置して第５抵抗７の抵抗値があまり大きくな
らないようにしている。
８と第２ツェナーダイオード１１を説明しているが図１
のようにさらに並列に複数のツェナーダイオードを接続
してよい。このようにすれば、選択できる抵抗値の値を
その分だけ増加できる。本発明では、第１抵抗３Ａと第
２抵抗３Ｂとの比で、第１抵抗３Ａの方が大きくなるよ
うにしている。又、第３抵抗４Ａと第４抵抗４Ｂとの比
で、第４抵抗４Ｂの方が大きくなるようにしている。こ
れは、ザッピング用の抵抗は、基準の抵抗に対して並列
に接続させるので、わずかな抵抗値変化を起こすには十
分大なる抵抗を接続させる必要がある。しかし、実際に
はあまりおおきな値の抵抗をＩＣ内部で造るのは困難で
ある。そこで、第１抵抗３Ａと第２抵抗３Ｂとの比で、
第１抵抗３Ａの方が大きくなるようにして第２抵抗３Ｂ
の値を小さくする。そして、第２抵抗３Ｂに対して並列
に抵抗を配置して第５抵抗７の抵抗値があまり大きくな
らないようにしている。
【００２５】
【発明の効果】本発明によれば、レギュレータ回路の出
力電圧を決定する第１乃至第４抵抗の第２抵抗に対して
並列に第１の抵抗値調整手段を設け、第３抵抗に対して
第２の抵抗値調整手段を設け、ザッピングにより抵抗値
の調整を行っているので、出力電圧として非常に正確な
電圧が得られる。
力電圧を決定する第１乃至第４抵抗の第２抵抗に対して
並列に第１の抵抗値調整手段を設け、第３抵抗に対して
第２の抵抗値調整手段を設け、ザッピングにより抵抗値
の調整を行っているので、出力電圧として非常に正確な
電圧が得られる。
【図１】本発明のレギュレータ回路である。
１ 電流源 ２ 出力端子 ３Ａ 第１抵抗 ３Ｂ 第２抵抗 ４Ａ 第３抵抗 ４Ｂ 第４抵抗 ５ 制御トランジスタ ６ 第１の抵抗値調整手段 ９ 第２の抵抗値調整手段
Claims (2)
- 【請求項１】電流供給手段と、 該電流供給手段に接続され定電圧を発生する出力端子
と、 該電流供給手段からの電流が供給される第１乃至第４抵
抗と、 該第２び第３抵抗の接続中点の電圧に応じて前記出力端
子の電圧を調整する制御トランジスタと、 第５抵抗と第１ツェナーダイオードとを直列接続し、前
記第２抵抗に対して並列に接続した第１の抵抗値調整手
段と、 第６抵抗と第２ツェナーダイオードとを直列接続し、前
記第３抵抗に対して並列に接続した第２の抵抗値調整手
段とを備えることを特徴とするレギュレータ回路。 - 【請求項２】電流供給手段と、 該電流供給手段に接続され定電圧を発生する出力端子
と、 該電流供給手段からの電流が供給される第１乃至第４抵
抗と、 該第２び第３抵抗の接続中点の電圧に応じて前記出力端
子の電圧を調整する制御トランジスタと、 第５抵抗と第１ツェナーダイオードとを直列接続し、前
記第２抵抗に対して並列に接続した第１の抵抗値調整手
段と、 第６抵抗と第２ツェナーダイオードとを直列接続し、前
記第３抵抗に対して並列に接続した第２の抵抗値調整手
段とを備え前記出力端子の電圧変動が生じた場合、前記
第１又は第２の抵抗値調整手段のツェナーダイオードを
破壊して前記出力端子の電圧調整を行うようにしたこと
を特徴とするレギュレータ回路の出力電圧の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843198A JPH11312020A (ja) | 1998-04-28 | 1998-04-28 | レギュレータ回路及びそれの出力電圧の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843198A JPH11312020A (ja) | 1998-04-28 | 1998-04-28 | レギュレータ回路及びそれの出力電圧の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312020A true JPH11312020A (ja) | 1999-11-09 |
Family
ID=14736483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11843198A Pending JPH11312020A (ja) | 1998-04-28 | 1998-04-28 | レギュレータ回路及びそれの出力電圧の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016501436A (ja) * | 2012-12-20 | 2016-01-18 | アキュリック リミテッド | 整流ａｃ電源リップルを低減することによって観察可能な光学的フリッカを低減するためのフライバックコンバータを使用したｌｅｄドライバ回路 |
-
1998
- 1998-04-28 JP JP11843198A patent/JPH11312020A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016501436A (ja) * | 2012-12-20 | 2016-01-18 | アキュリック リミテッド | 整流ａｃ電源リップルを低減することによって観察可能な光学的フリッカを低減するためのフライバックコンバータを使用したｌｅｄドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| US5061900A (en) | Self-zeroing amplifier | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| JPH03201818A (ja) | 比較回路 | |
| JP3279645B2 (ja) | 試験物体から取り出された電位降下を所定の入力電圧範囲から所望の出力電圧範囲へ変換するための回路構成 | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JPH11312021A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| US4628249A (en) | Power supply having a predetermined value of input impedance | |
| JP2000010643A (ja) | 定電流源 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JPH02294269A (ja) | 電源装置 | |
| JPH09305245A (ja) | リモートセンス式電源装置 | |
| US6236547B1 (en) | Zener zapping device and zener zapping method | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JPH087462Y2 (ja) | 規準電源回路 | |
| JPH0255973B2 (ja) | ||
| JPH0744248A (ja) | 定電圧回路 | |
| JPH0612926B2 (ja) | 制御装置の保護回路 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPH01293710A (ja) | レベル可変回路 | |
| JP2529319B2 (ja) | 入力クランプ回路 | |
| JPS63156408A (ja) | リミツタ回路 | |
| JP3066803B2 (ja) | バイアス電源回路 |