JP2529319B2 - 入力クランプ回路 - Google Patents
入力クランプ回路Info
- Publication number
- JP2529319B2 JP2529319B2 JP62334534A JP33453487A JP2529319B2 JP 2529319 B2 JP2529319 B2 JP 2529319B2 JP 62334534 A JP62334534 A JP 62334534A JP 33453487 A JP33453487 A JP 33453487A JP 2529319 B2 JP2529319 B2 JP 2529319B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- switching means
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、入力信号をクランプし、信号のDCレベルを
決定する入力クランプ回路に関するものである。
決定する入力クランプ回路に関するものである。
従来の技術 従来入力クランプ回路は、第２図（ａ）に示されてい
る回路になっていた。以下第２図に従って説明する。
る回路になっていた。以下第２図に従って説明する。
抵抗1,抵抗2,ダイオード３によってクランプ用トラン
ジスタ４のベースにDC電圧を加え、トランジスタ４のエ
ミッタにはトランジスタ５及び抵抗６により微少電流が
数μＡ〜数＋μＡに流れる。トランジスタ４のエミッタ
にコンデンサ７及び抵抗８を通じて信号９が入力され
る。９に階段波の信号が加えられた時の信号波形を第２
図（ｂ）に示す。実線が９に加えられた階段波信号であ
る。９にsync信号（イ点）が加わると電流i1が流れコン
デンサ７を充電するとともにトランジスタ４のエミッタ
の電位は抵抗1,抵抗２の交点より1D低い電圧に固定す
る。次に９の信号電位が高く（ロの点）になるとコンデ
ンサ７を通じてトランジスタ４のエミッタはほぼ９の信
号分だけ高い電位となる。すなわち信号９の最下位電圧
を抵抗1,抵抗２より1D低い電圧に固定する。
ジスタ４のベースにDC電圧を加え、トランジスタ４のエ
ミッタにはトランジスタ５及び抵抗６により微少電流が
数μＡ〜数＋μＡに流れる。トランジスタ４のエミッタ
にコンデンサ７及び抵抗８を通じて信号９が入力され
る。９に階段波の信号が加えられた時の信号波形を第２
図（ｂ）に示す。実線が９に加えられた階段波信号であ
る。９にsync信号（イ点）が加わると電流i1が流れコン
デンサ７を充電するとともにトランジスタ４のエミッタ
の電位は抵抗1,抵抗２の交点より1D低い電圧に固定す
る。次に９の信号電位が高く（ロの点）になるとコンデ
ンサ７を通じてトランジスタ４のエミッタはほぼ９の信
号分だけ高い電位となる。すなわち信号９の最下位電圧
を抵抗1,抵抗２より1D低い電圧に固定する。
発明が解決しようとする問題点 しかし、抵抗８がコンデンサ７に直列に接続されると
波形が歪むという問題があった（実際回路においては外
付部品を最少にしたいという要望があり、抵抗８がコン
デンサ７に直列に接続される場合が多い）。
波形が歪むという問題があった（実際回路においては外
付部品を最少にしたいという要望があり、抵抗８がコン
デンサ７に直列に接続される場合が多い）。
つまり、信号９のsync信号（イの点）においては電流
i1、i2が流れるために電圧VAはVA＝Vin＋（i1＋i2）R8
になり（R8は抵抗８の大きさ）、信号９が高くなる（ロ
の点）と電流i2が流れるため電圧VA′はVA′＝Vin−i2R
8になる。すなわちｂに示す信号が信号９に加えられた
時、最上位信号（ロの点）と最下位信号（イの点）の電
位差ΔＶはΔＶ＝|VA′−VA|＝i1R8だけで小さくなる。
特にsync信号時にはトランジスタ４によるコンデンサ７
の充電電流は大きくなるため、抵抗８の両端の電圧は大
きくなり、第２図（ｂ）の波線の如く、歪みは大きくな
る。
i1、i2が流れるために電圧VAはVA＝Vin＋（i1＋i2）R8
になり（R8は抵抗８の大きさ）、信号９が高くなる（ロ
の点）と電流i2が流れるため電圧VA′はVA′＝Vin−i2R
8になる。すなわちｂに示す信号が信号９に加えられた
時、最上位信号（ロの点）と最下位信号（イの点）の電
位差ΔＶはΔＶ＝|VA′−VA|＝i1R8だけで小さくなる。
特にsync信号時にはトランジスタ４によるコンデンサ７
の充電電流は大きくなるため、抵抗８の両端の電圧は大
きくなり、第２図（ｂ）の波線の如く、歪みは大きくな
る。
通常の信号入力は2VP-Pであるが、特にIC内にジャイ
レータを用いた遅延回路を集積した場合等においては、
0.4VP-P程度に小さくなる場合があり、このように信号
が小さくなる場合には、特に歪が大きくなる。
レータを用いた遅延回路を集積した場合等においては、
0.4VP-P程度に小さくなる場合があり、このように信号
が小さくなる場合には、特に歪が大きくなる。
本発明はかかる欠点に鑑みてなされたもので、sync信
号以外では電流が流れない用にして、信号が歪まないよ
うにするものである。
号以外では電流が流れない用にして、信号が歪まないよ
うにするものである。
問題点を解決するための手段 そして上記問題点を解決する本発明の技術的な手段
は、クランプ用トランジスタのベースにsync信号期間に
のみDC電圧を加えるというものである。
は、クランプ用トランジスタのベースにsync信号期間に
のみDC電圧を加えるというものである。
作用 この技術的手段による作用は次のようになる。
すなわち、sync信号期間にクランプ用のコンデンサが
充電され、DC電位が決められ、sync信号期間中において
は充放電電流が一定になるため、クランプコンデンサに
直列に抵抗が接続された場合でも抵抗両端の電位差が一
定となる。
充電され、DC電位が決められ、sync信号期間中において
は充放電電流が一定になるため、クランプコンデンサに
直列に抵抗が接続された場合でも抵抗両端の電位差が一
定となる。
この結果、信号歪が起こらず、入力信号を精度よくク
ランプできる。
ランプできる。
実施例 以下、本発明の実施例を第１図（ａ），（ｂ）にもと
づいて説明する。
づいて説明する。
第１図（ａ）において、11,12,13,17,19,22は抵抗、1
5,16,21はnpnトランジスタ、14はダイオード、18はクラ
ンプ用コンデンサ、20は入力信号、23はsyncパルスであ
る。
5,16,21はnpnトランジスタ、14はダイオード、18はクラ
ンプ用コンデンサ、20は入力信号、23はsyncパルスであ
る。
抵抗11,抵抗12により分割されたDC電圧がクランプ用
トランジスタ15のベースに加えられる。又、抵抗22及び
トランジスタ21によりクランプ用トランジスタのベース
にはsync信号期間のみ抵抗11,抵抗12の分割電圧が加わ
る。又、抵抗13,ダイオード14,トランジスタ16,抵抗17
により、クランプ用トランジスタ15のエミッタには微小
電流が流れている。そしてトランジスタ15のエミッタに
はクランプコンデンサ18及び抵抗19が直列接続されて入
力信号20が加えられる。
トランジスタ15のベースに加えられる。又、抵抗22及び
トランジスタ21によりクランプ用トランジスタのベース
にはsync信号期間のみ抵抗11,抵抗12の分割電圧が加わ
る。又、抵抗13,ダイオード14,トランジスタ16,抵抗17
により、クランプ用トランジスタ15のエミッタには微小
電流が流れている。そしてトランジスタ15のエミッタに
はクランプコンデンサ18及び抵抗19が直列接続されて入
力信号20が加えられる。
sync信号時には抵抗11,抵抗12による分割電圧がトラ
ンジスタ15のベースに加えられ、クランプコンデンサ18
を充電する。この電流をi1とすると抵抗19の両端電圧は
ΔＶ＝i1・R19（R19は抵抗19の大きさ）VAの電圧はVin
よりΔＶだけ高くなる。次にsync信号期間以外ではトラ
ンジスタ16を流れる微小電流i2により抵抗19の両端電圧
はΔＶ＝i2・R19となる。しかしこの電圧は一定である
ため、AC電位（すなわち信号）への影響はないため、信
号期間Ｔにおいて歪はなくなり、第１図（ｂ）波線に示
す様な波形となり、sync信号期間以外では入力信号（第
１図（ｂ）の実線で示す）等しくなり、精度よくクラン
プ出来る。
ンジスタ15のベースに加えられ、クランプコンデンサ18
を充電する。この電流をi1とすると抵抗19の両端電圧は
ΔＶ＝i1・R19（R19は抵抗19の大きさ）VAの電圧はVin
よりΔＶだけ高くなる。次にsync信号期間以外ではトラ
ンジスタ16を流れる微小電流i2により抵抗19の両端電圧
はΔＶ＝i2・R19となる。しかしこの電圧は一定である
ため、AC電位（すなわち信号）への影響はないため、信
号期間Ｔにおいて歪はなくなり、第１図（ｂ）波線に示
す様な波形となり、sync信号期間以外では入力信号（第
１図（ｂ）の実線で示す）等しくなり、精度よくクラン
プ出来る。
なお、トランジスタ16に流れる電流を小さくするほど
sync信号のつぶれも小さくなり、より精度よくクランプ
出来る。
sync信号のつぶれも小さくなり、より精度よくクランプ
出来る。
発明の効果 本発明は、sync期間のみDCクランプすることにより、
クランプコンデンサと直列に抵抗を有する場合において
も処理番号（sync期間以外の信号）を歪みなくクランプ
出来るというものであり、外付部品の制約を受けること
なく、歪のないクランプ信号を得るものであり、産業
上、非常に効果を発揮する。
クランプコンデンサと直列に抵抗を有する場合において
も処理番号（sync期間以外の信号）を歪みなくクランプ
出来るというものであり、外付部品の制約を受けること
なく、歪のないクランプ信号を得るものであり、産業
上、非常に効果を発揮する。
第１図（ａ），（ｂ）は本発明の一実施例における入力
クランプ回路の回路図及び入力波形図、第２図（ａ），
（ｂ）は従来例の入力クランプ回路の回路図及び入力波
形を示す波形図である。 15……クランプ用トランジスタ、18……クランプコンデ
ンサ、19……入力抵抗、20……入力信号、21……スイッ
チングトランジスタ。
クランプ回路の回路図及び入力波形図、第２図（ａ），
（ｂ）は従来例の入力クランプ回路の回路図及び入力波
形を示す波形図である。 15……クランプ用トランジスタ、18……クランプコンデ
ンサ、19……入力抵抗、20……入力信号、21……スイッ
チングトランジスタ。
Claims (3)
- 【請求項１】定電流源に直列に継続された第１のスイッ
チング手段と、 前記第１のスイッチング手段を制御する第２のスイッチ
ング手段と、 前記定電流源と第１のスイッチング手段との接続点に配
設されたコンデンサと抵抗の直列接続からなる信号入力
回路と、 前記信号入力回路に入力される信号の最下位電圧を所定
電圧に固定する直流電圧手段と、 パルス幅が前記入力信号の同期信号期間内で同期信号期
間と同一あるいは同期信号期間より狭い同期パルスを前
記第２のスイッチング手段に供給する同期信号入力手段
とを備え、 前記第２のスイッチング手段により前記第１のスイッチ
ング手段を同期期間中にオンし、同期期間外はオフにな
るように制御して、同期期間中に前記信号入力回路のコ
ンデンサを充電してDC電位を定めるとともに、同期期間
外においては前記抵抗の両端の電位差が一定になるよう
にしたことを特徴とする入力クランプ回路。 - 【請求項２】第１のスイッチング手段が第１、第２の直
列抵抗と、前記第１、第２の直列抵抗の交点とベースが
接続されるとともに、エミッタ側に定電流源を有する第
１のトランジスタで構成され、第２のスイッチング手段
が前記第１、第２の直列抵抗の交点にコレクタが接続さ
れた第２のトランジスタで構成され、信号入力回路を形
成するコンデンサと抵抗が直列接続された信号入力回路
の一方が前記第１のトランジスタに接続され、他方より
コンポジットビデオ信号が入力されるようにするととも
に、同期信号入力手段からの同期パルスが前記第２のト
ランジスタのベースに入力するようにしたことを特徴と
する特許請求の範囲第１項記載の入力クランプ回路。 - 【請求項３】定電流源に流れる電流が微少であることを
特徴とする特許請求の範囲第１項または第２項記載の入
力クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334534A JP2529319B2 (ja) | 1987-12-29 | 1987-12-29 | 入力クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334534A JP2529319B2 (ja) | 1987-12-29 | 1987-12-29 | 入力クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175466A JPH01175466A (ja) | 1989-07-11 |
| JP2529319B2 true JP2529319B2 (ja) | 1996-08-28 |
Family
ID=18278480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334534A Expired - Lifetime JP2529319B2 (ja) | 1987-12-29 | 1987-12-29 | 入力クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529319B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568913A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
| JPS61174881A (ja) * | 1985-01-30 | 1986-08-06 | Sony Corp | クランプ回路 |
-
1987
- 1987-12-29 JP JP62334534A patent/JP2529319B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175466A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1570972A (en) | Ignition system including threshold circuit | |
| US5420530A (en) | Voltage comparator with hysteresis | |
| JP2529319B2 (ja) | 入力クランプ回路 | |
| JPS5922433A (ja) | 温度補償用回路 | |
| JPS6145632A (ja) | 電流切換型論理回路 | |
| JPH0588563B2 (ja) | ||
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JP2698266B2 (ja) | ホールド回路 | |
| JPS6412181B2 (ja) | ||
| JPH0533105Y2 (ja) | ||
| JPH0339980Y2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH0314864Y2 (ja) | ||
| JP3208569B2 (ja) | クランプ回路 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPS59129875A (ja) | 記録装置の放電制御装置 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JPH066598Y2 (ja) | 負帰還増幅回路 | |
| JPH0568154B2 (ja) | ||
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 |