JPH0314864Y2 - - Google Patents
Info
- Publication number
- JPH0314864Y2 JPH0314864Y2 JP6062882U JP6062882U JPH0314864Y2 JP H0314864 Y2 JPH0314864 Y2 JP H0314864Y2 JP 6062882 U JP6062882 U JP 6062882U JP 6062882 U JP6062882 U JP 6062882U JP H0314864 Y2 JPH0314864 Y2 JP H0314864Y2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- transistor
- potential
- gate
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
この考案はアナログ遅延素子やアナログMOS
出力段などに使用して好適な出力回路に係る。
出力段などに使用して好適な出力回路に係る。
第１図はCCD構成の遅延素子に使用されてい
る出力回路の一例で、遅延素子１の終段に設けら
れた出力回路１０の一部を構成する終段MOSト
ランジスタQ1のゲートには所定時間遅延された
映像信号SVが供給され、そのソース側にはクラ
ンプ回路２を介して出力トランジスタQ2が接続
される。
る出力回路の一例で、遅延素子１の終段に設けら
れた出力回路１０の一部を構成する終段MOSト
ランジスタQ1のゲートには所定時間遅延された
映像信号SVが供給され、そのソース側にはクラ
ンプ回路２を介して出力トランジスタQ2が接続
される。
クランプ回路２はダイオードクランプ構成で、
コンデンサＣとクランプ用ダイオードＤを有し、
端子２ａにクランプパルスPCが供給される。ま
た、終段トランジスタQ1のソース側にはさらに
定電流源３を構成するMOSトランジスタQ3とこ
れに一定のバイアスを与えるゲートバイアス電源
EBが接続される。
コンデンサＣとクランプ用ダイオードＤを有し、
端子２ａにクランプパルスPCが供給される。ま
た、終段トランジスタQ1のソース側にはさらに
定電流源３を構成するMOSトランジスタQ3とこ
れに一定のバイアスを与えるゲートバイアス電源
EBが接続される。
さて、この出力回路１０において、第２図Ａに
示すクランプパルスPCを供給すると、接続点Ｐ
の電位VPは第２図Ｂのように変化する。すなわ
ち、クランプパルスPCの入力によりコンデンサ
Ｃの電荷は定電流源用のトランジスタQ3を通じ
て接地側に移動することにより、電流iDが流れ
る。この電流iDは定電流なので、クランプパルス
PCの供給によつて接続点ｑの電位が急激に変化
しても、この電位変化に十分追従できるだけの電
流iDが流れることができない。
示すクランプパルスPCを供給すると、接続点Ｐ
の電位VPは第２図Ｂのように変化する。すなわ
ち、クランプパルスPCの入力によりコンデンサ
Ｃの電荷は定電流源用のトランジスタQ3を通じ
て接地側に移動することにより、電流iDが流れ
る。この電流iDは定電流なので、クランプパルス
PCの供給によつて接続点ｑの電位が急激に変化
しても、この電位変化に十分追従できるだけの電
流iDが流れることができない。
そのために、接続点Ｐの電位VPは特にその立
上り特性が悪く、クランプ電位ECは第２図Ｂの
ように変動する。
上り特性が悪く、クランプ電位ECは第２図Ｂの
ように変動する。
従つて、第３図ＢのクランプパルスPCで、同
図Ａの映像信号SVを水平同期パルスの挿入され
る区間でシンクチツプレベルクランプしようとす
ると、出力端子４に得られる映像信号SVCはクラ
ンプ区間でシンクチツプレベルが同図Ｃのように
乱れることがある。
図Ａの映像信号SVを水平同期パルスの挿入され
る区間でシンクチツプレベルクランプしようとす
ると、出力端子４に得られる映像信号SVCはクラ
ンプ区間でシンクチツプレベルが同図Ｃのように
乱れることがある。
この考案はこのようなことがないように工夫し
たものである。
たものである。
第４図はこの考案の一例を示すもので、この考
案では接続点Ｐに接続される電流源を可変電流源
５にしたものである。この例ではカレントミラー
構成のMOSトランジスタQ4，Q5で電流源が構成
されると共に、ダイオードとして動作する一方の
トランジスタQ5のドレイン側には可変インピー
ダンス素子として動作するMOSトランジスタQ6
が接続され、そのゲートが接続点Ｐに接続され
る。
案では接続点Ｐに接続される電流源を可変電流源
５にしたものである。この例ではカレントミラー
構成のMOSトランジスタQ4，Q5で電流源が構成
されると共に、ダイオードとして動作する一方の
トランジスタQ5のドレイン側には可変インピー
ダンス素子として動作するMOSトランジスタQ6
が接続され、そのゲートが接続点Ｐに接続され
る。
なお、このトランジスタQ6のドレインは固定
電源VDDに接続される。
電源VDDに接続される。
接続点Ｐに可変電流源５を接続すると、クラン
プパルスPCが入力して接続点ｑの電位が急激に
高くなり、接続点Ｐの電位VPがそれに応じて高
くなつた場合には、トランジスタQ6のゲート電
位も上昇するから、トランジスタQ5を流れる電
流が増え、その結果トランジスタQ4のドレイン
電流iD′が増える。
プパルスPCが入力して接続点ｑの電位が急激に
高くなり、接続点Ｐの電位VPがそれに応じて高
くなつた場合には、トランジスタQ6のゲート電
位も上昇するから、トランジスタQ5を流れる電
流が増え、その結果トランジスタQ4のドレイン
電流iD′が増える。
従つて、このときの接続点Ｐの電位VP′は第２
図Ｃのように殆んど変化しないから、この場合に
は映像信号のシンクチツプレベルを所定のクラン
プレベルECに正しくクランプすることができる。
図Ｃのように殆んど変化しないから、この場合に
は映像信号のシンクチツプレベルを所定のクラン
プレベルECに正しくクランプすることができる。
なお、ドレイン電流iD′の変化量はカレントミ
ラーを構成するトランジスタQ4，Q5の各チヤン
ネル長l4，l5とチヤンネル幅W4，W5の比（W5／
l5／W4／l4）によつて定まる。
ラーを構成するトランジスタQ4，Q5の各チヤン
ネル長l4，l5とチヤンネル幅W4，W5の比（W5／
l5／W4／l4）によつて定まる。
以上説明したように、この考案では可変電流源
５を設けたのでクランプ動作時、クランプ区間の
レベルが殆んど乱れないから、映像信号のシンク
チツプレベルを所定のレベルECに正しくクラン
プすることができる。従つて、この考案では
CCD構成の遅延素子やアナログMOSの出力回路
に適用して適用して極めて好適である。
５を設けたのでクランプ動作時、クランプ区間の
レベルが殆んど乱れないから、映像信号のシンク
チツプレベルを所定のレベルECに正しくクラン
プすることができる。従つて、この考案では
CCD構成の遅延素子やアナログMOSの出力回路
に適用して適用して極めて好適である。
第１図は従来の出力回路の一例を示す接続図、
第２図及び第３図はその動作説明図、第４図はこ
の考案に係る出力回路の一例を示す接続図であ
る。 １はCCD、Q1は終段MOSトランジスタ、２は
クランプ回路、５は可変電流源である。
第２図及び第３図はその動作説明図、第４図はこ
の考案に係る出力回路の一例を示す接続図であ
る。 １はCCD、Q1は終段MOSトランジスタ、２は
クランプ回路、５は可変電流源である。
Claims (1)
- 【実用新案登録請求の範囲】 第１のMOSトランジスタのゲートに信号が入
力され、上記第１のMOSトランジスタのドレイ
ンにドレインがソースにゲートが各々つながれた
第２のMOSトランジスタと、上記第１のMOSト
ランジスタのソースにドレインがつながれた第３
のMOSトランジスタと、上記第３のMOSトラン
ジスタのゲートにゲートがソースにソースが各々
つながれるとともにゲートとドレインがつながれ
た第４のMOSトランジスタを有し、 上記第１、第２、第３及び第４のMOSトラン
ジスタで可変電流源を構成せしめることを特徴と
する出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6062882U JPS58164326U (ja) | 1982-04-26 | 1982-04-26 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6062882U JPS58164326U (ja) | 1982-04-26 | 1982-04-26 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58164326U JPS58164326U (ja) | 1983-11-01 |
| JPH0314864Y2 true JPH0314864Y2 (ja) | 1991-04-02 |
Family
ID=30070864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6062882U Granted JPS58164326U (ja) | 1982-04-26 | 1982-04-26 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164326U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015098039A1 (ja) * | 2013-12-25 | 2017-03-23 | 株式会社ソシオネクスト | 信号電位変換回路 |
-
1982
- 1982-04-26 JP JP6062882U patent/JPS58164326U/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015098039A1 (ja) * | 2013-12-25 | 2017-03-23 | 株式会社ソシオネクスト | 信号電位変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58164326U (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212570A (ja) | クランプ回路 | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US5206553A (en) | Clamping circuit | |
| JPH0314864Y2 (ja) | ||
| JP2739800B2 (ja) | 半導体集積回路 | |
| US5065056A (en) | Clamping circuit | |
| CA1289204C (en) | Agc circuit | |
| US4404477A (en) | Detection circuit and structure therefor | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| EP0615182B1 (en) | Reference current generating circuit | |
| JPH0659761A (ja) | 半導体集積回路 | |
| JP2000101936A (ja) | 過電圧保護回路と過電圧保護機能を備えた信号処理ｉｃ | |
| US20030020532A1 (en) | System for a constant current source | |
| JPS6022862A (ja) | 電源回路 | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| JPH05110406A (ja) | 出力回路 | |
| FR2628547A1 (fr) | Generateur stabilise de fourniture de tension de seuil de transistor mos | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPH01305618A (ja) | Ｃｍｏｓインバータ出力回路 | |
| JPS623520A (ja) | 遅延回路 | |
| JPH08235891A (ja) | 信号処理回路及びこれを用いた電荷転送装置 | |
| JPH09233368A (ja) | 映像信号クランプ回路 | |
| JPS5893014U (ja) | コンプリメンタリ出力回路 | |
| JPH0770943B2 (ja) | フィルタ回路 |