JPH0770943B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH0770943B2 JPH0770943B2 JP63131029A JP13102988A JPH0770943B2 JP H0770943 B2 JPH0770943 B2 JP H0770943B2 JP 63131029 A JP63131029 A JP 63131029A JP 13102988 A JP13102988 A JP 13102988A JP H0770943 B2 JPH0770943 B2 JP H0770943B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- transistors
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はMOSトランジスタを用いたフィルタ回路に関す
る。
る。
［従来の技術］ 従来、この種のフィルタ回路は第２図に示すように構成
されていた。同図において、１は入力端子、２は出力端
子、3,4はMOSトランジスタ、6,7はコンデンサ、８はグ
ランド、９は電圧源であり、トランジスタ3,4のゲート
とコンデンサ6,7の第１の電極はグランドに接続され、
トランジスタ３のソースは入力端子１に接続され、ドレ
インは第２のトランジスタのソースと第１のコンデンサ
の第２の電極に接続され、第２のトランジスタのドレイ
ンは第２のコンデンサの第２の電極と出力に接続され、
トランジスタ3,4のWELLは電圧源９に接続される構成と
なっていた。
されていた。同図において、１は入力端子、２は出力端
子、3,4はMOSトランジスタ、6,7はコンデンサ、８はグ
ランド、９は電圧源であり、トランジスタ3,4のゲート
とコンデンサ6,7の第１の電極はグランドに接続され、
トランジスタ３のソースは入力端子１に接続され、ドレ
インは第２のトランジスタのソースと第１のコンデンサ
の第２の電極に接続され、第２のトランジスタのドレイ
ンは第２のコンデンサの第２の電極と出力に接続され、
トランジスタ3,4のWELLは電圧源９に接続される構成と
なっていた。
［発明が解決しようとする問題点］ 上述した従来のフィルタ回路は、トランジスタのWELL
（基板）が電圧源に接続されているので基板とソース、
ドレイン間の寄生容量により、電源雑音に対するフィル
タの雑音除去特性を悪化させるという欠点がある。
（基板）が電圧源に接続されているので基板とソース、
ドレイン間の寄生容量により、電源雑音に対するフィル
タの雑音除去特性を悪化させるという欠点がある。
［問題点を解決するための手段］ 本発明の要旨はゲートが第１の電圧源にそれぞれ接続さ
れた第１の極性の第１及び第２のトランジスタと、ドレ
インが第１の電圧源に接続された第１の極性の第３のト
ランジスタと、第３のトランジスタのソースと第２の電
圧源の間に接続された電流源と、第１の電極を第１の電
圧源にそれぞれ接続された第１及び第２のコンデンサと
から構成され、前記第１のトランジスタのソースを入力
に接続し、ドレインを第２のトランジスタのソースと第
１のコンデンサの第２の電極に接続し、前記第２のトラ
ンジスタのドレインに前記第３トランジスタのゲートと
前記第２のコンデンサの第２の電極を接続し、前記第３
のトランジスタのソースを前記第1,第2,第３のトランジ
スタの基板と接続し、前記第２のトランジスタのドレイ
ンを出力とすることである。
れた第１の極性の第１及び第２のトランジスタと、ドレ
インが第１の電圧源に接続された第１の極性の第３のト
ランジスタと、第３のトランジスタのソースと第２の電
圧源の間に接続された電流源と、第１の電極を第１の電
圧源にそれぞれ接続された第１及び第２のコンデンサと
から構成され、前記第１のトランジスタのソースを入力
に接続し、ドレインを第２のトランジスタのソースと第
１のコンデンサの第２の電極に接続し、前記第２のトラ
ンジスタのドレインに前記第３トランジスタのゲートと
前記第２のコンデンサの第２の電極を接続し、前記第３
のトランジスタのソースを前記第1,第2,第３のトランジ
スタの基板と接続し、前記第２のトランジスタのドレイ
ンを出力とすることである。
［実施例］ 第１図は本発明の一実施例を示す回路図である。ゲート
がグランドに接続されたトランジスタ3,4と、ドレイン
がグランドに接続されたトランジスタ５と、第１の電極
がグランド８に接続されたコンデンサ6,7と、一方の端
子を電圧源９に接続された電流源10とから構成され、ト
ランジスタ３のソースを入力とし、ドレインにトランジ
スタ４のソースとコンデンサ６の第２の電極を接続し、
トランジスタ４のドレインにトランジスタ５のゲート
と、コンデンサ７の第２の電極と出力を接続し、電流源
10の他方の端子にトランジスタ５のソースとトランジス
タ3,4,5のWELL（基板）を接続することにより、トラン
ジスタ3,4,5のWELLはトランジスタ５のソース電位で電
位的に固定されることになる。電流源10からの電流は、
トランジスタ５のソース、ドレインを流れてグランド８
に流れる。トランジスタに一定電流が流れていれば、ゲ
ート、ソース間電圧は一定となる。トランジスタ５には
一定電流が流れており、ゲートはフィルタ回路の出力段
に接続されている為、トランジスタ５のソース電位はフ
イルタ回路２の出力と交流的に同じ動きをする。フイル
タ回路２の出力は交流的にほとんだ動かない為、トラン
ジスタ５のソース電位もほとんど動かない。従って電圧
源に雑音が重畳された場合においても、フィルタを構成
するトランジスタのWELLとソース，ドレイン間の寄生容
量を通して電圧源の雑音が注入されなくなるのでフィル
タの雑音除去特性が向上する。さらに、フィルタの出力
電位を基準としてトランジスタのゲート，ソース間電圧
分だけ高い電位で、WELLを固定しているため、フィルタ
のダイナミックレンジを保証するための特別な電位を作
る必要がなくなる。
がグランドに接続されたトランジスタ3,4と、ドレイン
がグランドに接続されたトランジスタ５と、第１の電極
がグランド８に接続されたコンデンサ6,7と、一方の端
子を電圧源９に接続された電流源10とから構成され、ト
ランジスタ３のソースを入力とし、ドレインにトランジ
スタ４のソースとコンデンサ６の第２の電極を接続し、
トランジスタ４のドレインにトランジスタ５のゲート
と、コンデンサ７の第２の電極と出力を接続し、電流源
10の他方の端子にトランジスタ５のソースとトランジス
タ3,4,5のWELL（基板）を接続することにより、トラン
ジスタ3,4,5のWELLはトランジスタ５のソース電位で電
位的に固定されることになる。電流源10からの電流は、
トランジスタ５のソース、ドレインを流れてグランド８
に流れる。トランジスタに一定電流が流れていれば、ゲ
ート、ソース間電圧は一定となる。トランジスタ５には
一定電流が流れており、ゲートはフィルタ回路の出力段
に接続されている為、トランジスタ５のソース電位はフ
イルタ回路２の出力と交流的に同じ動きをする。フイル
タ回路２の出力は交流的にほとんだ動かない為、トラン
ジスタ５のソース電位もほとんど動かない。従って電圧
源に雑音が重畳された場合においても、フィルタを構成
するトランジスタのWELLとソース，ドレイン間の寄生容
量を通して電圧源の雑音が注入されなくなるのでフィル
タの雑音除去特性が向上する。さらに、フィルタの出力
電位を基準としてトランジスタのゲート，ソース間電圧
分だけ高い電位で、WELLを固定しているため、フィルタ
のダイナミックレンジを保証するための特別な電位を作
る必要がなくなる。
［発明の効果］ 本発明は以上説明したように、ゲートが第１の電圧源に
接続された第１の極性の第１、第２のトランジスタと、
ドレインが第１の電圧源に接続された第１の極性の第３
のトランジスタと、第３のトランジスタのソースと第２
の電圧源の間に接続された電流源と、第１の電極を第１
の電圧源に接続された第1,第２のコンデンサとから構成
され、該第１のトランジスタのソースを入力に接続し、
ドレインを第２のトランジスタのソースと第１のコンデ
ンサの第２の電極に接続し、該第２のトランジスタのド
レインに該第３トランジスタのゲートと該第２のコンデ
ンサの第２の電極を接続し、該第３のトランジスタのソ
ースを該第1,第2,第３のトランジスタの基板と接続し、
該第２のトランジスタのドレインを出力とすることによ
り、電源雑音に対するフィルタの雑音除去特性を簡単な
回路で良くできる効果がある。
接続された第１の極性の第１、第２のトランジスタと、
ドレインが第１の電圧源に接続された第１の極性の第３
のトランジスタと、第３のトランジスタのソースと第２
の電圧源の間に接続された電流源と、第１の電極を第１
の電圧源に接続された第1,第２のコンデンサとから構成
され、該第１のトランジスタのソースを入力に接続し、
ドレインを第２のトランジスタのソースと第１のコンデ
ンサの第２の電極に接続し、該第２のトランジスタのド
レインに該第３トランジスタのゲートと該第２のコンデ
ンサの第２の電極を接続し、該第３のトランジスタのソ
ースを該第1,第2,第３のトランジスタの基板と接続し、
該第２のトランジスタのドレインを出力とすることによ
り、電源雑音に対するフィルタの雑音除去特性を簡単な
回路で良くできる効果がある。
第１図は本発明のフィルタ回路を示す回路図、第２図は
従来のフィルタ回路を示す回路図であるる。 １……入力端子、 ２……出力端子、 ３〜５……トランジスタ、 6,7……コンデンサ、 ８……グランド、 ９……電圧源、 10……電流源。
従来のフィルタ回路を示す回路図であるる。 １……入力端子、 ２……出力端子、 ３〜５……トランジスタ、 6,7……コンデンサ、 ８……グランド、 ９……電圧源、 10……電流源。
Claims (1)
- 【請求項１】ゲートが第１の電圧源にそれぞれ接続され
た第１の極性の第１及び第２のトランジスタと、ドレイ
ンが第１の電圧源に接続された第１の極性の第３のトラ
ンジスタと、第３のトランジスタのソースと第２の電圧
源の間に接続された電流源と、第１の電極を第１の電圧
源にそれぞれ接続された第１及び第２のコンデンサとか
ら構成され、前記第１のトランジスタのソースを入力に
接続し、ドレインを第２のトランジスタのソースと第１
のコンデンサの第２の電極に接続し、前記第２のトラン
ジスタのドレインに前記第３のトランジスタのゲートと
前記第２のコンデンサの第２の電極を接続し、前記第３
のトランジスタのソースを前記第1,第2,第３のトランジ
スタの基板と接続し、前記第２のトランジスタのドレイ
ンを出力とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131029A JPH0770943B2 (ja) | 1988-05-26 | 1988-05-26 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131029A JPH0770943B2 (ja) | 1988-05-26 | 1988-05-26 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298808A JPH01298808A (ja) | 1989-12-01 |
| JPH0770943B2 true JPH0770943B2 (ja) | 1995-07-31 |
Family
ID=15048350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63131029A Expired - Lifetime JPH0770943B2 (ja) | 1988-05-26 | 1988-05-26 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770943B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5552027B2 (ja) * | 2010-11-01 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929801U (ja) * | 1972-03-03 | 1974-03-14 |
-
1988
- 1988-05-26 JP JP63131029A patent/JPH0770943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01298808A (ja) | 1989-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| JPS6161295B2 (ja) | ||
| JPH0159772B2 (ja) | ||
| JPH0324092B2 (ja) | ||
| KR940003011A (ko) | 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로 | |
| JP2739800B2 (ja) | 半導体集積回路 | |
| JPH0413305A (ja) | 遅延回路 | |
| JPH0423447B2 (ja) | ||
| JPS59178014A (ja) | 発振回路 | |
| JPH0770943B2 (ja) | フィルタ回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| US10756707B1 (en) | Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPH04130807A (ja) | Ｍｏｓ増幅回路 | |
| JPH04213916A (ja) | 入力回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPS60170306A (ja) | 電源ノイズ反転増幅回路 | |
| JPS61268053A (ja) | 昇圧回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| JPS61112425A (ja) | 出力回路 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 | |
| JPS6331123B2 (ja) | ||
| JPH0563464A (ja) | 演算増幅器回路 |