JPH04213916A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH04213916A JPH04213916A JP2401455A JP40145590A JPH04213916A JP H04213916 A JPH04213916 A JP H04213916A JP 2401455 A JP2401455 A JP 2401455A JP 40145590 A JP40145590 A JP 40145590A JP H04213916 A JPH04213916 A JP H04213916A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- channel mos
- input circuit
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力回路に関し、特に、
ＭＯＳ型半導体集積回路に用いられる入力回路に関する
。
ＭＯＳ型半導体集積回路に用いられる入力回路に関する
。
【０００２】
【従来の技術】従来のこの種の入力回路の一例の回路図
を図２（ａ）に示す。
を図２（ａ）に示す。
【０００３】この入力回路は、ＰチャンネルＭＯＳトラ
ンジスタＰとＮチャンネルＭＯＳトラジスタＮとを電源
端子と接地端子との間に直列に接続し、これらのＭＯＳ
トランジスタの互いのドレインを接続してその接続点を
出力とし、又、互いのゲートを接続してその接続点を入
力とする構成となっている。
ンジスタＰとＮチャンネルＭＯＳトラジスタＮとを電源
端子と接地端子との間に直列に接続し、これらのＭＯＳ
トランジスタの互いのドレインを接続してその接続点を
出力とし、又、互いのゲートを接続してその接続点を入
力とする構成となっている。
【０００４】
【発明が解決しようとする課題】上述の従来の入力回路
においては、接地電極に多量の電流が流れ、接地電位に
図２（ｂ）に示すような電圧波形のノイズが発生した場
合、ＮチャンネルＭＯＳトランジスタＮの相互コンダク
タンスが小さくなってしまう。
においては、接地電極に多量の電流が流れ、接地電位に
図２（ｂ）に示すような電圧波形のノイズが発生した場
合、ＮチャンネルＭＯＳトランジスタＮの相互コンダク
タンスが小さくなってしまう。
【０００５】このため、図２（ｂ）に示すように、たと
え入力信号ＩＮの電圧波形に歪みがなく平坦であっても
、出力信号ＯＵＴには歪みが生じてしまう。
え入力信号ＩＮの電圧波形に歪みがなく平坦であっても
、出力信号ＯＵＴには歪みが生じてしまう。
【０００６】本発明は、上記のような従来の入力回路の
欠点を改善し、接地電位にノイズが発生しても出力信号
には歪みが生ずることのない入力回路を提供することを
目的とする。
欠点を改善し、接地電位にノイズが発生しても出力信号
には歪みが生ずることのない入力回路を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明の入力回路は、論
理ゲートのゲート電極と前記論理ゲートの接地電極との
間に抵抗とコンデンサとを直列に接続したことを特徴と
する。
理ゲートのゲート電極と前記論理ゲートの接地電極との
間に抵抗とコンデンサとを直列に接続したことを特徴と
する。
【０００８】
【実施例】次に本発明の最適な実施例について、図面を
参照して説明する。図１（ａ）は本発明の一実施例の回
路構成を示す回路図である。図１（ｂ）はこの実施例の
動作波形を示す図である。
参照して説明する。図１（ａ）は本発明の一実施例の回
路構成を示す回路図である。図１（ｂ）はこの実施例の
動作波形を示す図である。
【０００９】本実施例が図２（ａ）に示す従来の入力回
路と異なるのは、ＰチャンネルＭＯＳトランジスタＰと
ＮチャンネルＭＯＳトランジスタＮの共通のゲートとＮ
チャンネルＭＯＳトランジスタＮのドレインとの間に抵
抗ＲとコンデンサＣとを直列に接続した点である。
路と異なるのは、ＰチャンネルＭＯＳトランジスタＰと
ＮチャンネルＭＯＳトランジスタＮの共通のゲートとＮ
チャンネルＭＯＳトランジスタＮのドレインとの間に抵
抗ＲとコンデンサＣとを直列に接続した点である。
【００１０】本実施例においては、接地電位に図１（ｂ
）に示すようなノイズが発生した場合、入力信号ＩＮの
電位は、抵抗ＲとコンデンサＣを介して図１（ｂ）に示
すように、この接地電位のノイズと同じ方向に変化する
。
）に示すようなノイズが発生した場合、入力信号ＩＮの
電位は、抵抗ＲとコンデンサＣを介して図１（ｂ）に示
すように、この接地電位のノイズと同じ方向に変化する
。
【００１１】このため、接地電位にノイズが発生した時
でも、ＮチャンネルＭＯＳトランジスタＮの相互コンダ
クタンスの変化が小さく抑えられるので、出力信号ＯＵ
Ｔは図１（ｂ）に示すように歪みのない平坦な電圧波形
を保つことができる。
でも、ＮチャンネルＭＯＳトランジスタＮの相互コンダ
クタンスの変化が小さく抑えられるので、出力信号ＯＵ
Ｔは図１（ｂ）に示すように歪みのない平坦な電圧波形
を保つことができる。
【００１２】
【発明の効果】以上説明したように、本発明は、論理ゲ
ートの接地電極とゲート電極との間に抵抗とコンデンサ
とを直列に接続することによって、接地電位にノイズが
発生した場合でも、出力信号には歪みが生ずることのな
い入力回路を提供することができるという効果を有する
。
ートの接地電極とゲート電極との間に抵抗とコンデンサ
とを直列に接続することによって、接地電位にノイズが
発生した場合でも、出力信号には歪みが生ずることのな
い入力回路を提供することができるという効果を有する
。
【図１】本発明の実施例の回路図および動作波形図であ
る。
る。
【図２】従来の入力回路の回路図および動作波形図であ
る。
る。
Ｐ ＰチャンネルＭＯＳトランジスタＮ
ＮチャンネルＭＯＳトランジスタＲ 抵抗 Ｃ コンデンサ
ＮチャンネルＭＯＳトランジスタＲ 抵抗 Ｃ コンデンサ
Claims (1)
- 【請求項１】 論理ゲートのゲート電極と前記論理ゲ
ートの接地電極との間に抵抗とコンデンサとを直列に接
続したことを特徴とする入力回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401455A JPH04213916A (ja) | 1990-12-12 | 1990-12-12 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401455A JPH04213916A (ja) | 1990-12-12 | 1990-12-12 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213916A true JPH04213916A (ja) | 1992-08-05 |
Family
ID=18511280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401455A Pending JPH04213916A (ja) | 1990-12-12 | 1990-12-12 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04213916A (ja) |
-
1990
- 1990-12-12 JP JP2401455A patent/JPH04213916A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346310A (en) | Voltage booster circuit | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| JPH0193207A (ja) | 演算増幅器 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JPH04213916A (ja) | 入力回路 | |
| JPH0918328A (ja) | 電圧レベルシフト回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JP2541289B2 (ja) | 出力回路 | |
| JPS6182532A (ja) | インバ−タ回路 | |
| JP2757632B2 (ja) | テスト信号発生回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 | |
| JPH0315854B2 (ja) | ||
| JPH04306915A (ja) | レベル変換回路 | |
| JPH0750562A (ja) | 半導体集積回路装置 | |
| JPH06132740A (ja) | 出力回路 | |
| JPH0529895A (ja) | ヒステリシス回路 | |
| JPH0770943B2 (ja) | フィルタ回路 | |
| JPH02168726A (ja) | 排他的論理和ゲート | |
| JPH0213490B2 (ja) |