JPH04212570A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH04212570A JPH04212570A JP3019340A JP1934091A JPH04212570A JP H04212570 A JPH04212570 A JP H04212570A JP 3019340 A JP3019340 A JP 3019340A JP 1934091 A JP1934091 A JP 1934091A JP H04212570 A JPH04212570 A JP H04212570A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output terminal
- comparator
- terminal
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Picture Signal Circuits (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＡＣ（交流）結合さ
れた信号のＤＣ（直流）レベルを再設定するための回路
に関するものである。
れた信号のＤＣ（直流）レベルを再設定するための回路
に関するものである。
【０００２】
【発明の背景】時間的に変化する信号の多くは、或るＤ
Ｃ値と信号振幅のエクスカ−ジョンとが情報を伝えるも
のとして、そのＤＣ値を基とする振幅スイングを持って
発生する。たとえば、普通のビデオ信号は、情景の相対
的な明るさを決める或るＤＣ値を基準とした、画像構成
情報を伝える時間的に変化する成分を含んでいる。
Ｃ値と信号振幅のエクスカ−ジョンとが情報を伝えるも
のとして、そのＤＣ値を基とする振幅スイングを持って
発生する。たとえば、普通のビデオ信号は、情景の相対
的な明るさを決める或るＤＣ値を基準とした、画像構成
情報を伝える時間的に変化する成分を含んでいる。
【０００３】この様な信号を伝送すると、上記のＤＣ基
準値が消失する可能性があるので、受信側でその様な基
準を再設定することが必要になる。通常、テレビジョン
受像機においては、水平同期パルスの先端（チップ）を
所定のＤＣ値にクランプすることによって、ＤＣ分再生
が行なわれる。この動作は、（ａ）ビデオ信号を検波し
て水平同期パルスと時間的に一致したパルス信号を発生
させ、（ｂ）受信したビデオ信号を結合キャパシタの入
力端子に結合し、（ｃ）上記のパルス信号を使ってスイ
ッチを制御し、水平同期期間中上記キャパシタの出力端
子に一定の基準値を印加するようにし、（ｄ）上記キャ
パシタの出力端子からＤＣ分が再生されたビデオ信号を
取出す、ことによって行なわれる。
準値が消失する可能性があるので、受信側でその様な基
準を再設定することが必要になる。通常、テレビジョン
受像機においては、水平同期パルスの先端（チップ）を
所定のＤＣ値にクランプすることによって、ＤＣ分再生
が行なわれる。この動作は、（ａ）ビデオ信号を検波し
て水平同期パルスと時間的に一致したパルス信号を発生
させ、（ｂ）受信したビデオ信号を結合キャパシタの入
力端子に結合し、（ｃ）上記のパルス信号を使ってスイ
ッチを制御し、水平同期期間中上記キャパシタの出力端
子に一定の基準値を印加するようにし、（ｄ）上記キャ
パシタの出力端子からＤＣ分が再生されたビデオ信号を
取出す、ことによって行なわれる。
【０００４】上記の形式のクランピング・システムには
、パルス信号が、ビデオ信号中にスイッチングに伴なう
過渡状態を導入する可能性があるという欠点がある。 これは、特にそのクランプ回路が他のアナログ信号処理
回路と共に一つの集積回路上に設けられているときに、
生じる。その集積回路が高インピーダンスの電界効果装
置で構成されていると、上記の様な過渡状態を誘起する
可能性は一層高くなる。
、パルス信号が、ビデオ信号中にスイッチングに伴なう
過渡状態を導入する可能性があるという欠点がある。 これは、特にそのクランプ回路が他のアナログ信号処理
回路と共に一つの集積回路上に設けられているときに、
生じる。その集積回路が高インピーダンスの電界効果装
置で構成されていると、上記の様な過渡状態を誘起する
可能性は一層高くなる。
【０００５】
【発明の概要】この発明は、クランプ回路自身において
も或いは付属する処理回路においてでも、処理された信
号中にスイッチングに伴なう過渡状態を結合する可能性
を低減したクランプ回路に関するものである。この発明
のクランプ回路は、ＤＣ分再生を行なうべき信号が供給
される入力端子とクランプされた信号を取出し得る出力
端子とを持った、結合キャパシタを持っている。この結
合キャパシタの出力端子には低域通過フィルタを介して
比較器が結合されていて、このフィルタを通過した信号
電位と所定値との間の差に関係した出力信号を発生する
。結合キャパシタの出力端子には可変電流源が結合され
ていて、上記比較器の出力信号により制御されてこの結
合キャパシタを所定電位に充電する。
も或いは付属する処理回路においてでも、処理された信
号中にスイッチングに伴なう過渡状態を結合する可能性
を低減したクランプ回路に関するものである。この発明
のクランプ回路は、ＤＣ分再生を行なうべき信号が供給
される入力端子とクランプされた信号を取出し得る出力
端子とを持った、結合キャパシタを持っている。この結
合キャパシタの出力端子には低域通過フィルタを介して
比較器が結合されていて、このフィルタを通過した信号
電位と所定値との間の差に関係した出力信号を発生する
。結合キャパシタの出力端子には可変電流源が結合され
ていて、上記比較器の出力信号により制御されてこの結
合キャパシタを所定電位に充電する。
【０００６】
【詳細な説明と実施例】以下、図面に示す実施例を参照
して詳細に説明する。なお、以下の説明では水平同期成
分を含む普通のビデオ信号について述べるが、この発明
は、たとえばパルス化された期間中その振幅が信号のＤ
Ｃ基準値と或る関係を持っている、どの様な信号にも適
用し得るものである。
して詳細に説明する。なお、以下の説明では水平同期成
分を含む普通のビデオ信号について述べるが、この発明
は、たとえばパルス化された期間中その振幅が信号のＤ
Ｃ基準値と或る関係を持っている、どの様な信号にも適
用し得るものである。
【０００７】図１において、クランプすることを要する
ビデオ信号は結合キャパシタＣ１の入力端子１０に供給
される。なお、ここで、水平同期パルスは負向きのパル
スであり、有効なビデオ信号部の正方向への振れは伝送
される画像の白部分を表わすものとする。キャパシタＣ
１の出力端子１２はＤＣ分が再生された、すなわちクラ
ンプされたビデオ出力信号を供給する。
ビデオ信号は結合キャパシタＣ１の入力端子１０に供給
される。なお、ここで、水平同期パルスは負向きのパル
スであり、有効なビデオ信号部の正方向への振れは伝送
される画像の白部分を表わすものとする。キャパシタＣ
１の出力端子１２はＤＣ分が再生された、すなわちクラ
ンプされたビデオ出力信号を供給する。
【０００８】定電流源１８が端子１２に結合されていて
、キャパシタＣ１からの電流をシンクして端子１２を比
較的負の電位にしようとする。電流源１８とキャパシタ
Ｃ１の組合わせの実効時定数は７０ミリ秒または水平線
期間約１０００本分の程度である。この電流源１８は、
何かの誤りでこのシステムが相対的に正のＤＣ値にロッ
クされることが無いように保証している。
、キャパシタＣ１からの電流をシンクして端子１２を比
較的負の電位にしようとする。電流源１８とキャパシタ
Ｃ１の組合わせの実効時定数は７０ミリ秒または水平線
期間約１０００本分の程度である。この電流源１８は、
何かの誤りでこのシステムが相対的に正のＤＣ値にロッ
クされることが無いように保証している。
【０００９】端子１２からのビデオ信号は、直列抵抗Ｒ
１と分路キャパシタＣ２とで構成される低域通過フィル
タに供給される。この低域通過フィルタは、水平同期パ
ルスは通過させるが、バーストを含む有効ビデオ信号の
高周波数成分や雑音は減衰させるように構成されている
。抵抗Ｒ１ とキャパシタＣ２のこの組合せ回路として
適当な時定数の一例は０．５９マイクロ秒である。しか
し、抵抗Ｒ１は端子１２の負荷となることがないように
充分大きな値のものとすべきである。
１と分路キャパシタＣ２とで構成される低域通過フィル
タに供給される。この低域通過フィルタは、水平同期パ
ルスは通過させるが、バーストを含む有効ビデオ信号の
高周波数成分や雑音は減衰させるように構成されている
。抵抗Ｒ１ とキャパシタＣ２のこの組合せ回路として
適当な時定数の一例は０．５９マイクロ秒である。しか
し、抵抗Ｒ１は端子１２の負荷となることがないように
充分大きな値のものとすべきである。
【００１０】低域通過濾波されたビデオ信号は比較器回
路１４の非反転入力端子に供給される。この比較器回路
１４の反転入力端子には基準電位ＶＲＥＦが印加されて
いる。比較器１４は、低域濾波されたビデオ信号の振幅
がＶＲＥＦより大きい場合には相対的に正で、またＶＲ
ＥＦの方がそのビデオ信号振幅よりも大である場合には
相対的に負であるような、実質的に２レベルの出力信号
を発生する。ＶＲＥＦの値（図の実施例において）は、
ビデオ出力信号の水平同期パルスがクランプされるべき
ＤＣ電位の値に等しく選ばれている。しかし、低域通過
フィルタ中にＤＣ減衰機能が含まれていれば、上記のク
ランプ電位はＶＲＥＦからずれた値になる。
路１４の非反転入力端子に供給される。この比較器回路
１４の反転入力端子には基準電位ＶＲＥＦが印加されて
いる。比較器１４は、低域濾波されたビデオ信号の振幅
がＶＲＥＦより大きい場合には相対的に正で、またＶＲ
ＥＦの方がそのビデオ信号振幅よりも大である場合には
相対的に負であるような、実質的に２レベルの出力信号
を発生する。ＶＲＥＦの値（図の実施例において）は、
ビデオ出力信号の水平同期パルスがクランプされるべき
ＤＣ電位の値に等しく選ばれている。しかし、低域通過
フィルタ中にＤＣ減衰機能が含まれていれば、上記のク
ランプ電位はＶＲＥＦからずれた値になる。
【００１１】比較器１４からの出力信号は、共通ソース
増幅器として動作するように接続されているＰ型電界効
果トランジスタ１６のゲート電極に供給される。トラン
ジスタ１６のドレイン電極は抵抗１２を介して端子１２
に結合されている。トランジスタ１６と抵抗Ｒ２は、端
子１２に選択的に電流を供給する電流源を形成している
。
増幅器として動作するように接続されているＰ型電界効
果トランジスタ１６のゲート電極に供給される。トラン
ジスタ１６のドレイン電極は抵抗１２を介して端子１２
に結合されている。トランジスタ１６と抵抗Ｒ２は、端
子１２に選択的に電流を供給する電流源を形成している
。
【００１２】水平同期パルス期間中、端子１２における
ビデオ信号の振幅は、電流源１８によってキャパシタＣ
１が一定放電されるために、通常、ＶＲＥＦよりも小さ
い。その様な状態のとき、比較器１４は相対的に負の出
力信号を発生し、それがトランジスタ１６を導通させて
端子１２を電位ＶＲＥＦに充電することになる。この端
子１２の電位がＶＲＥＦになったとき、或いは水平同期
周期が終了してビデオ信号が相対的に正になると、比較
器１４の出力信号は相対的に正となる。これによりトラ
ンジスタ１６は導通状態でなくなり、実質的に回路から
切離される。キャパシタＣ１、抵抗Ｒ２およびトランジ
スタ１６（導通時の）の組合せ回路の実効時定数は１ミ
リ秒のオーダである。従って所望の電位にクランプする
には水平線数本分の期間を必要とする。この時定数は、
より速い応答時間を得るために低減することができる。
ビデオ信号の振幅は、電流源１８によってキャパシタＣ
１が一定放電されるために、通常、ＶＲＥＦよりも小さ
い。その様な状態のとき、比較器１４は相対的に負の出
力信号を発生し、それがトランジスタ１６を導通させて
端子１２を電位ＶＲＥＦに充電することになる。この端
子１２の電位がＶＲＥＦになったとき、或いは水平同期
周期が終了してビデオ信号が相対的に正になると、比較
器１４の出力信号は相対的に正となる。これによりトラ
ンジスタ１６は導通状態でなくなり、実質的に回路から
切離される。キャパシタＣ１、抵抗Ｒ２およびトランジ
スタ１６（導通時の）の組合せ回路の実効時定数は１ミ
リ秒のオーダである。従って所望の電位にクランプする
には水平線数本分の期間を必要とする。この時定数は、
より速い応答時間を得るために低減することができる。
【００１３】水平同期パルス期間以外に不要なクランプ
動作が行なわれる可能性を減じて、クランプ・レベルの
振幅に対する雑音の影響を少くし、また比較器出力信号
の出力過渡変化を遅くしてスイッチングによる過渡状態
を減殺するためには、比較器１４とトランジスタ１６の
間に低域通過フィルタ回路を挿入すると有効であること
が判った。その様な低域通過フィルタは、勿論比較器回
路と一体化して形成することができる。
動作が行なわれる可能性を減じて、クランプ・レベルの
振幅に対する雑音の影響を少くし、また比較器出力信号
の出力過渡変化を遅くしてスイッチングによる過渡状態
を減殺するためには、比較器１４とトランジスタ１６の
間に低域通過フィルタ回路を挿入すると有効であること
が判った。その様な低域通過フィルタは、勿論比較器回
路と一体化して形成することができる。
【００１４】図２に示す回路は、端子１２に充電電流を
供給する回路以外の点では、図１の回路と同様なもので
ある。すなわち、トランジスタ１６と抵抗Ｒ２がゲート
増幅器２０と抵抗Ｒ３とに置換されている。増幅器２０
は比較器１４の出力端子に結合された制御入力端子を有
し、比較器からの制御信号に応動して、端子１２におけ
るビデオ信号がＶＲＥＦより小であるときは動作するよ
うに、またビデオ信号がＶＲＥＦより大であるときは高
出力インピーダンスを呈するように、制御される。
供給する回路以外の点では、図１の回路と同様なもので
ある。すなわち、トランジスタ１６と抵抗Ｒ２がゲート
増幅器２０と抵抗Ｒ３とに置換されている。増幅器２０
は比較器１４の出力端子に結合された制御入力端子を有
し、比較器からの制御信号に応動して、端子１２におけ
るビデオ信号がＶＲＥＦより小であるときは動作するよ
うに、またビデオ信号がＶＲＥＦより大であるときは高
出力インピーダンスを呈するように、制御される。
【００１５】増幅器２０の非反転入力端子は基準電位Ｖ
ＲＥＦに結合されている。増幅器２０の出力端子と反転
入力端子との間には抵抗Ｒ３が結合されていてこの増幅
器を電圧ホロワ型にしている。抵抗Ｒ３と反転入力端子
との相互接続点は端子１２に接続されている。抵抗Ｒ３
とキャパシタＣ１の組合せの時定数は比較的短い。この
増幅器２０と抵抗Ｒ３はキャパシタＣ１を充電または放
電する電流を供給する。
ＲＥＦに結合されている。増幅器２０の出力端子と反転
入力端子との間には抵抗Ｒ３が結合されていてこの増幅
器を電圧ホロワ型にしている。抵抗Ｒ３と反転入力端子
との相互接続点は端子１２に接続されている。抵抗Ｒ３
とキャパシタＣ１の組合せの時定数は比較的短い。この
増幅器２０と抵抗Ｒ３はキャパシタＣ１を充電または放
電する電流を供給する。
【００１６】図２に示した実施例回路の特長点は、抵抗
Ｒ３によって供給される充電電流が、増幅器２０のホロ
ワ型構成によって、ＶＲＥＦと端子１２の電位との差の
関数であることである。この充電電流は比較器１４で発
生した制御信号中に存在する変動（たとえば雑音による
）に影響されない。
Ｒ３によって供給される充電電流が、増幅器２０のホロ
ワ型構成によって、ＶＲＥＦと端子１２の電位との差の
関数であることである。この充電電流は比較器１４で発
生した制御信号中に存在する変動（たとえば雑音による
）に影響されない。
【００１７】図３は、電界効果トランジスタ集積回路と
して構成した、図１に示されるシステムと同様な実施例
の回路図である。図３の回路はまた比較器の出力と電流
源トランジスタ１６′の入力との間に低域通過フィルタ
が接続されている。図３において、ダッシ付の数字で示
された回路素子やブロックは、図１における同様な数字
で示された素子に対応し、かつ同様な機能を有するもの
である。ゲート電極に小円印を付けたトランジスタはＰ
型装置で、小円印の無いトランジスタはＮ型装置である
。比較器１４′は普通の設計のものであるから、詳細な
説明は省略する。
して構成した、図１に示されるシステムと同様な実施例
の回路図である。図３の回路はまた比較器の出力と電流
源トランジスタ１６′の入力との間に低域通過フィルタ
が接続されている。図３において、ダッシ付の数字で示
された回路素子やブロックは、図１における同様な数字
で示された素子に対応し、かつ同様な機能を有するもの
である。ゲート電極に小円印を付けたトランジスタはＰ
型装置で、小円印の無いトランジスタはＮ型装置である
。比較器１４′は普通の設計のものであるから、詳細な
説明は省略する。
【００１８】電流シンク１８′は、トランジスタＰ２と
Ｎ２を含む電流発生器を有し、両トランジスタはそれら
直列接続体を流れる電流に関係した電位をその相互接続
点に発生する。トランジスタＮ２とＮ３は電流ミラー回
路を形成するように接続されていて、トランジスタＮ３
が供給する電流はトランジスタＮ２を流れる電流に対し
、その各チャンネル面積の比に従った関係を示す。
Ｎ２を含む電流発生器を有し、両トランジスタはそれら
直列接続体を流れる電流に関係した電位をその相互接続
点に発生する。トランジスタＮ２とＮ３は電流ミラー回
路を形成するように接続されていて、トランジスタＮ３
が供給する電流はトランジスタＮ２を流れる電流に対し
、その各チャンネル面積の比に従った関係を示す。
【００１９】端子１２に結合された低域通過フィルタ（
ＬＰＦ）は、抵抗性素子Ｒ１′を有し、この素子は、共
に高いソース・ドレイン間インピーダンスを有し、各電
源電位ＶＤＤと大地電位によって共に導通状態にバイア
スされて普通の相補トランジスタ伝送ゲートを構成する
ように接続された、１対のトランジスタより成るもので
ある。このＬＰＦ用のキャパシタ（Ｃ２）は、対をなす
相補性トランジスＰ１とＮ１のゲート対基板／チャンネ
ルによって実現できる。出力低域通過フィルタＬＰＦ２
も同様にして構成される。フィルタＬＰＦ２の一例時定
数は０．１マイクロ秒のオーダである。
ＬＰＦ）は、抵抗性素子Ｒ１′を有し、この素子は、共
に高いソース・ドレイン間インピーダンスを有し、各電
源電位ＶＤＤと大地電位によって共に導通状態にバイア
スされて普通の相補トランジスタ伝送ゲートを構成する
ように接続された、１対のトランジスタより成るもので
ある。このＬＰＦ用のキャパシタ（Ｃ２）は、対をなす
相補性トランジスＰ１とＮ１のゲート対基板／チャンネ
ルによって実現できる。出力低域通過フィルタＬＰＦ２
も同様にして構成される。フィルタＬＰＦ２の一例時定
数は０．１マイクロ秒のオーダである。
【００２０】電流源トランジスタ１６′と端子１２間に
接続された抵抗Ｒ２′も、通常の相補トランジスタ伝送
ゲートの形に接続され電源電位により導通状態にバイア
スされている１対の高インピーダンスのトランジスタで
、構成されている。基準電位ＶＲＥＦは基準電位発生器
１００によって発生される。この発生器１００は、マイ
クロプロセッサ（図示省略）の様なシステム制御素子か
らデジタル制御値を受取るように構成されているため、
プログラムできるようにされている。
接続された抵抗Ｒ２′も、通常の相補トランジスタ伝送
ゲートの形に接続され電源電位により導通状態にバイア
スされている１対の高インピーダンスのトランジスタで
、構成されている。基準電位ＶＲＥＦは基準電位発生器
１００によって発生される。この発生器１００は、マイ
クロプロセッサ（図示省略）の様なシステム制御素子か
らデジタル制御値を受取るように構成されているため、
プログラムできるようにされている。
【００２１】基準電位制御値は、デジタル・アナログ変
換器１０２に印加され、そこからその制御信号に対応す
る各出力電流値が供給される。このデジタル・アナログ
変換器からの電流は電流ミラー増幅器１０４の入力接続
に供給される。電流ミラー増幅器１０４の出力電流は、
電流電圧変換器として構成されたＰ型トランジスタＰ３
に供給され、このトランジスタは印加された基準電位制
御値に対応した電位ＶＲＥＦを生成する。
換器１０２に印加され、そこからその制御信号に対応す
る各出力電流値が供給される。このデジタル・アナログ
変換器からの電流は電流ミラー増幅器１０４の入力接続
に供給される。電流ミラー増幅器１０４の出力電流は、
電流電圧変換器として構成されたＰ型トランジスタＰ３
に供給され、このトランジスタは印加された基準電位制
御値に対応した電位ＶＲＥＦを生成する。
【図１】この発明によるクランプ回路の一実施例構成を
示すブロック図である。
示すブロック図である。
【図２】この発明によるクランプ回路のまた別の実施例
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図１に示した回路を構成するための一例具体的
回路の詳細を示す接続図である。
回路の詳細を示す接続図である。
１０ 信号入力端子
１２ 信号出力端子
Ｃ１ 結合キャパシタ
Ｒ１とＣ２ 低域通過フィルタを構成する抵抗とキャ
パシタ １４ 比較器 １６とＲ２ 可制御電流源を構成するトランジスタと
抵抗
パシタ １４ 比較器 １６とＲ２ 可制御電流源を構成するトランジスタと
抵抗
Claims (1)
- 【請求項１】 信号入力端子および信号出力端子と；
上記信号入力および出力端子間に結合された結合キャパ
シタと；上記の信号出力端子に結合された入力端子と、
出力端子とを有する低域通過フィルタと；上記低域通過
フィルタの出力端子に結合された第１入力端子と、基準
電位源に結合された第２入力端子とを有し、上記低域通
過フィルタが供給する信号と上記基準電位との間の差に
関連した制御信号を発生する比較器と；上記比較器に結
合された制御入力端子と上記信号出力端子に結合された
出力端子とを有し、上記制御信号に応動して、上記低域
通過フィルタから供給される信号に対して上記基準電位
が所定の極性方向に異なるときには、上記基準電位に対
して所定の関係を有する電位を上記信号出力端子に設定
する向きに上記キャパシタに電流を供給し、そうでない
ときには実質的に電流を供給しない可制御電流源と；を
具備して成るクランプ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/467,608 US5027017A (en) | 1990-01-19 | 1990-01-19 | Sync tip clamp circuitry |
| US467608 | 1990-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212570A true JPH04212570A (ja) | 1992-08-04 |
| JP3225053B2 JP3225053B2 (ja) | 2001-11-05 |
Family
ID=23856380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01934091A Expired - Fee Related JP3225053B2 (ja) | 1990-01-19 | 1991-01-18 | クランプ回路 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5027017A (ja) |
| EP (1) | EP0437945B1 (ja) |
| JP (1) | JP3225053B2 (ja) |
| KR (1) | KR100227709B1 (ja) |
| CN (1) | CN1026842C (ja) |
| CA (1) | CA2031082A1 (ja) |
| DE (1) | DE69030569T2 (ja) |
| ES (1) | ES2100168T3 (ja) |
| FI (1) | FI102999B1 (ja) |
| MY (1) | MY104551A (ja) |
| SG (1) | SG97736A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031976A1 (fr) * | 2000-10-06 | 2002-04-18 | Niigata Seimitsu Co., Ltd. | Circuit filtrant |
| JP2009206823A (ja) * | 2008-02-27 | 2009-09-10 | Canon Inc | 直流電流除去回路 |
| DE112009000750T5 (de) | 2008-03-31 | 2011-03-03 | Neturen Co. Ltd. | Stahlgegenstand, Verfahren zur Herstellung des Stahlgegenstands und Vorrichtung zur Herstellung eines Stahlgegenstands |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343255A (en) * | 1992-09-17 | 1994-08-30 | Thomson Consumer Electronics, Inc. | Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit |
| FR2705520B1 (fr) * | 1993-05-19 | 1995-08-04 | Sgs Thomson Microelectronics | Dispositif d'ajustement du niveau du noir d'un signal vidéo. |
| US5418410A (en) * | 1993-05-25 | 1995-05-23 | Motorola, Inc. | Leading edge blanking circuit |
| JP3384045B2 (ja) * | 1993-07-27 | 2003-03-10 | ソニー株式会社 | シンクチップクランプ／同期分離回路 |
| US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
| EP0700200A3 (en) * | 1994-08-30 | 1996-07-10 | Plessey Semiconductors Ltd | Video Synchronization Signal Peak Lockout Circuit |
| GB9417418D0 (en) * | 1994-08-30 | 1994-10-19 | Plessey Semiconductors Ltd | Semiconductor circuit arrangement |
| KR960028179A (ko) * | 1994-12-06 | 1996-07-22 | 조셉 제이 락스 | 적응 동기 신호 분리기 |
| US5841488A (en) * | 1995-12-28 | 1998-11-24 | Thomson Consumer Electronics, Inc. | Multiple video input clamping arrangement |
| DE19637312A1 (de) | 1996-09-12 | 1998-03-19 | Bosch Gmbh Robert | Verfahren zur Kontrolle der Verbindungen eines Übertragungssystems und Komponente zur Durchführung des Verfahrens |
| KR100577621B1 (ko) * | 1996-09-26 | 2006-11-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 부가적인병렬dc-전류싱킹브랜치를갖는전류분배회로 |
| DE69824565T2 (de) * | 1997-04-04 | 2005-06-09 | Gennum Corp., Burlington | Seriendatenübertragungsempfänger mit automatischer kabelentzerrungseinrichtung, verstärkungsregelungssystem und wiederherstellungseinrichtung der gleichspannungskomponenten |
| CA2201834A1 (en) | 1997-04-04 | 1998-10-04 | Gennum Corporation | Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer |
| WO1998057431A1 (de) * | 1997-06-09 | 1998-12-17 | Siemens Aktiengesellschaft | Integrierte schaltungsanordnung |
| JP3127878B2 (ja) * | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
| US6130719A (en) * | 1998-09-04 | 2000-10-10 | Telecruz Technology, Inc. | Method and apparatus for accurately recovering the synchronization signals contained in composite video signals |
| GB0101759D0 (en) * | 2001-01-23 | 2001-03-07 | Toumaz Technology Ltd | Circuit |
| US7065134B2 (en) | 2001-08-27 | 2006-06-20 | Gennum Corporation | Adaptive equalizer with large data rate range |
| US6956914B2 (en) | 2001-09-19 | 2005-10-18 | Gennum Corporation | Transmit amplitude independent adaptive equalizer |
| DE60323818D1 (de) | 2002-03-15 | 2008-11-13 | Gennum Corp | System und verfahren zum kompensieren von leitungsverlusten über eine strecke für eine digitale visuelle schnittstelle (dvi) |
| US7375572B2 (en) | 2005-07-05 | 2008-05-20 | Mediatek Inc. | Clamping circuit |
| CN101415070B (zh) * | 2007-10-16 | 2010-10-27 | 瑞昱半导体股份有限公司 | 同步信号撷取器 |
| US8063688B2 (en) * | 2009-01-21 | 2011-11-22 | Texas Instruments Incorporated | AC clamp circuit for video applications |
| CN103475801A (zh) * | 2012-06-06 | 2013-12-25 | 比亚迪股份有限公司 | 一种信号箝位装置 |
| CN108650436A (zh) * | 2018-07-04 | 2018-10-12 | 无锡思泰迪半导体有限公司 | 一种集成比较器的滤波器结构 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2507231B1 (de) * | 1975-02-20 | 1976-05-20 | Bosch Gmbh Robert | Schaltungsanordnung zur Wiedereinfuehrung des Gleichspannungsanteils in einem Videosignal |
| NL7901722A (nl) * | 1979-03-05 | 1980-09-09 | Philips Nv | Klemschakeling voor een videosignaal. |
| DE3214756C2 (de) * | 1981-05-02 | 1991-10-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels |
| NL8200670A (nl) * | 1982-02-19 | 1983-09-16 | Philips Nv | Voorversterker. |
| US4481433A (en) * | 1982-07-29 | 1984-11-06 | Rca Corporation | Voltage clamp circuit utilizing an active device |
| US4513321A (en) * | 1982-10-29 | 1985-04-23 | Rca Corporation | Black level clamp for television signals |
| DE3242127A1 (de) * | 1982-11-13 | 1984-05-17 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zum betrieb einer bildroehre in einem fernsehempfaenger |
| JPS60117970A (ja) * | 1983-11-30 | 1985-06-25 | Canon Inc | クランプ回路 |
| US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
| DE3673255D1 (de) * | 1985-05-21 | 1990-09-13 | Citizen Watch Co Ltd | Automatische austastpegel-klemmschaltung. |
| JPS6223224A (ja) * | 1985-07-22 | 1987-01-31 | Oki Electric Ind Co Ltd | デイジタル中継器用直流再生回路 |
| DE3625702A1 (de) * | 1986-07-30 | 1988-02-11 | Siemens Ag | Schaltungsanordnung zum klemmen von videosignalen |
| US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
-
1990
- 1990-01-19 US US07/467,608 patent/US5027017A/en not_active Expired - Lifetime
- 1990-11-29 CA CA002031082A patent/CA2031082A1/en not_active Abandoned
- 1990-11-30 MY MYPI90002110A patent/MY104551A/en unknown
- 1990-12-14 DE DE69030569T patent/DE69030569T2/de not_active Expired - Fee Related
- 1990-12-14 ES ES90313649T patent/ES2100168T3/es not_active Expired - Lifetime
- 1990-12-14 EP EP90313649A patent/EP0437945B1/en not_active Expired - Lifetime
- 1990-12-14 SG SG9602331A patent/SG97736A1/en unknown
-
1991
- 1991-01-11 FI FI910156A patent/FI102999B1/fi active
- 1991-01-16 KR KR1019910000590A patent/KR100227709B1/ko not_active IP Right Cessation
- 1991-01-18 CN CN91100305A patent/CN1026842C/zh not_active Expired - Fee Related
- 1991-01-18 JP JP01934091A patent/JP3225053B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031976A1 (fr) * | 2000-10-06 | 2002-04-18 | Niigata Seimitsu Co., Ltd. | Circuit filtrant |
| US6744307B2 (en) | 2000-10-06 | 2004-06-01 | Niigata Seimitsu Co., Ltd. | Filter circuit |
| JP2009206823A (ja) * | 2008-02-27 | 2009-09-10 | Canon Inc | 直流電流除去回路 |
| DE112009000750T5 (de) | 2008-03-31 | 2011-03-03 | Neturen Co. Ltd. | Stahlgegenstand, Verfahren zur Herstellung des Stahlgegenstands und Vorrichtung zur Herstellung eines Stahlgegenstands |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69030569T2 (de) | 1997-08-07 |
| FI910156A0 (fi) | 1991-01-11 |
| SG97736A1 (en) | 2003-08-20 |
| JP3225053B2 (ja) | 2001-11-05 |
| ES2100168T3 (es) | 1997-06-16 |
| KR100227709B1 (ko) | 1999-11-01 |
| KR910015167A (ko) | 1991-08-31 |
| FI102999B (fi) | 1999-03-31 |
| MY104551A (en) | 1994-04-30 |
| EP0437945B1 (en) | 1997-04-23 |
| US5027017A (en) | 1991-06-25 |
| DE69030569D1 (de) | 1997-05-28 |
| EP0437945A1 (en) | 1991-07-24 |
| FI910156A (fi) | 1991-07-20 |
| CA2031082A1 (en) | 1991-07-20 |
| FI102999B1 (fi) | 1999-03-31 |
| CN1053522A (zh) | 1991-07-31 |
| CN1026842C (zh) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212570A (ja) | クランプ回路 | |
| US4431868A (en) | Solid state telephone line interface circuit with ringing capability | |
| US2864888A (en) | Automatic gain control circuits | |
| JPH0356486B2 (ja) | ||
| US4536800A (en) | Additive pulse sampling circuit | |
| US4725882A (en) | Scrambled video signal processor | |
| US6366136B1 (en) | Voltage comparator circuit with hysteresis | |
| EP0222481B1 (en) | Video output signal clamping circuit | |
| US3619648A (en) | Circuit arrangement for restoring the direct-current component by the control of a reference value | |
| KR960008946B1 (ko) | 신호 접속용 회로 장치 | |
| US7176985B2 (en) | Clamping circuit for video signals | |
| JPS61163774A (ja) | ビデオ同期信号セパレータ | |
| JPH0314864Y2 (ja) | ||
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JPS58161424A (ja) | スイツチング回路 | |
| KR100396353B1 (ko) | 입력신호제한장치및펄스제한기 | |
| JP3454642B2 (ja) | 信号選択出力回路 | |
| EP0700201A2 (en) | A white clip circuit | |
| JP2000134506A (ja) | クランプ回路 | |
| JPH02130800A (ja) | 電荷結合素子の入力バイアス決定装置 | |
| GB2280803A (en) | Pop reduction in audio amplifier for a TV receiver | |
| JPH0568154B2 (ja) | ||
| JPH0691624B2 (ja) | 直流再生回路 | |
| JPH07143422A (ja) | 自動映像信号振幅制御装置 | |
| KR19990066313A (ko) | 선명도 조절 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| LAPS | Cancellation because of no payment of annual fees |