JPH0356486B2 - - Google Patents
Info
- Publication number
- JPH0356486B2 JPH0356486B2 JP59174272A JP17427284A JPH0356486B2 JP H0356486 B2 JPH0356486 B2 JP H0356486B2 JP 59174272 A JP59174272 A JP 59174272A JP 17427284 A JP17427284 A JP 17427284A JP H0356486 B2 JPH0356486 B2 JP H0356486B2
- Authority
- JP
- Japan
- Prior art keywords
- differential comparator
- voltage
- digital signal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000007493 shaping process Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二線式伝送路から到着するデイジタル
信号を波形整形する回路に設けられるスケルチ回
路に関す。
信号を波形整形する回路に設けられるスケルチ回
路に関す。
二種類の信号レベルにより二値情報を直列伝送
するデイジタル信号を、長遠な二線式伝送路を経
由して伝送すると、デイジタル信号の振幅も減衰
し、また波形も歪を生ずる。かかるデイジタル信
号から二値情報を忠実に抽出する為に、受信側に
波形整形回路を設けることが行われている。然し
この種波形整形回路は、前記二線式伝送路からデ
イジタル信号が到着しない場合に、線路雑音等を
誤つて整形出力しないことが必要である。
するデイジタル信号を、長遠な二線式伝送路を経
由して伝送すると、デイジタル信号の振幅も減衰
し、また波形も歪を生ずる。かかるデイジタル信
号から二値情報を忠実に抽出する為に、受信側に
波形整形回路を設けることが行われている。然し
この種波形整形回路は、前記二線式伝送路からデ
イジタル信号が到着しない場合に、線路雑音等を
誤つて整形出力しないことが必要である。
第４図はこの種従来ある波形整形回路の一例を
示す図である。
示す図である。
第４図において、図示されぬ二線式伝送路から
入力端子１および２間に到着するデイジタル信号
は、パルス変成器３を介して差動比較器４の反転
入力端子５および非反転入力端子６に入力され
る。抵抗７および８は、パルス変成器３を前記二
線式伝送路の特性インピーダンスに等しい抵抗値
で終端すると共に、中点から反転入力端子５およ
び非反転入力端子６に閾値電圧VBBを供給する。
入力端子１および２間に到着するデイジタル信号
は、パルス変成器３を介して差動比較器４の反転
入力端子５および非反転入力端子６に入力され
る。抵抗７および８は、パルス変成器３を前記二
線式伝送路の特性インピーダンスに等しい抵抗値
で終端すると共に、中点から反転入力端子５およ
び非反転入力端子６に閾値電圧VBBを供給する。
かかる状態で、入力端子１および２間にデイジ
タル信号が到着すると、差動比較器４は反転入力
端子５および非反転入力端子６間に閾値電圧VBB
を中心電圧として入力されるデイジタル信号を波
形整形し、出力端子９および１０間に波形整形さ
れたデイジタル信号を出力する。
タル信号が到着すると、差動比較器４は反転入力
端子５および非反転入力端子６間に閾値電圧VBB
を中心電圧として入力されるデイジタル信号を波
形整形し、出力端子９および１０間に波形整形さ
れたデイジタル信号を出力する。
なお入力端子１および２間にデイジタル信号が
到着しない場合には、差動比較器４から出力端子
９および１０間に出力される電圧レベルは不定と
なり、例えば入力端子１および２間に到着する微
小な雑音電圧を増幅し、出力端子９および１０間
の電圧レベルが変動する恐れがある。
到着しない場合には、差動比較器４から出力端子
９および１０間に出力される電圧レベルは不定と
なり、例えば入力端子１および２間に到着する微
小な雑音電圧を増幅し、出力端子９および１０間
の電圧レベルが変動する恐れがある。
以上の説明から明らかな如く、従来ある波形整
形回路においては、入力端子間にデイジタル信号
が到着しない場合に、出力端子から出力される電
圧レベルは不定となり、例えば線路雑音等により
変動する恐れがある。
形回路においては、入力端子間にデイジタル信号
が到着しない場合に、出力端子から出力される電
圧レベルは不定となり、例えば線路雑音等により
変動する恐れがある。
前記問題点は、二線式伝送路から到着する直列
二値のデイジタル信号を差動比較器に入力して波
形整形を行う回路において、前記差動比較器の両
入力端子に直列に挿入する抵抗と、何れか一方の
前記抵抗に電流開閉素子を介して直流バイアス電
流を供給する第１の手段と、前記差動比較器に到
着するデイジタル信号を検出し、該デイジタル信
号の継続中前記電流開閉素子を遮断状態に設定す
る第２の手段と、電源投入後第１の手段による直
流バイアス電流の供給前に強制的に電流開閉素子
を導通状態に設定する第３の手段とから構成され
ることを特徴とする本発明により解決される。
二値のデイジタル信号を差動比較器に入力して波
形整形を行う回路において、前記差動比較器の両
入力端子に直列に挿入する抵抗と、何れか一方の
前記抵抗に電流開閉素子を介して直流バイアス電
流を供給する第１の手段と、前記差動比較器に到
着するデイジタル信号を検出し、該デイジタル信
号の継続中前記電流開閉素子を遮断状態に設定す
る第２の手段と、電源投入後第１の手段による直
流バイアス電流の供給前に強制的に電流開閉素子
を導通状態に設定する第３の手段とから構成され
ることを特徴とする本発明により解決される。
即ち本発明によれば、デイジタル信号が到着し
ない場合には前記第１の手段から前記一方の抵抗
に直流バイアス電流が供給され、差動比較器の両
入力端子間には直流バイアス電流により抵抗の両
端に生ずる直流電圧が常時印加されることとな
り、差動比較器から出力される電圧レベルを一定
値に維持する。この侭の状態で差動比較器にデイ
ジタル信号が到着すると、差動比較器にはデイタ
ル信号と前記直流電圧とが重畳されて入力され、
差動比較器の波形整形に歪を与えることとなる。
かかる影響を除去する為に、前記第２の手段が、
到着するデイジタル信号を検出し、該デイジタル
信号が継続する間前記第１の手段の電流開閉素子
を遮断状態として直流バイアス電流を阻止させ
る。その結果前記抵抗には最早直流電圧は発生せ
ず到着するデイジタル信号のみが差動比較器に入
力されることとなり、差動比較器は正常な波形整
形を行う。
ない場合には前記第１の手段から前記一方の抵抗
に直流バイアス電流が供給され、差動比較器の両
入力端子間には直流バイアス電流により抵抗の両
端に生ずる直流電圧が常時印加されることとな
り、差動比較器から出力される電圧レベルを一定
値に維持する。この侭の状態で差動比較器にデイ
ジタル信号が到着すると、差動比較器にはデイタ
ル信号と前記直流電圧とが重畳されて入力され、
差動比較器の波形整形に歪を与えることとなる。
かかる影響を除去する為に、前記第２の手段が、
到着するデイジタル信号を検出し、該デイジタル
信号が継続する間前記第１の手段の電流開閉素子
を遮断状態として直流バイアス電流を阻止させ
る。その結果前記抵抗には最早直流電圧は発生せ
ず到着するデイジタル信号のみが差動比較器に入
力されることとなり、差動比較器は正常な波形整
形を行う。
また電源投入直後、いまだ直流バイアス電流が
流れ始める前には、第３の手段によつて強制的に
電流開閉素子を導通状態にするので、この場合雑
音電圧が入力されても差動比較器からの出力電圧
は一定値に維持される。
流れ始める前には、第３の手段によつて強制的に
電流開閉素子を導通状態にするので、この場合雑
音電圧が入力されても差動比較器からの出力電圧
は一定値に維持される。
以下、本発明の一実施例を図面により説明す
る。第１図は受信回路において本発明の第１の手
段と第２の手段の機能を説明するための図であ
る。なお、全図を通じて同一符号は同一対象物を
示す。
る。第１図は受信回路において本発明の第１の手
段と第２の手段の機能を説明するための図であ
る。なお、全図を通じて同一符号は同一対象物を
示す。
第１図においては、第４図に示される受信回路
の他に、抵抗１１乃至１４、コンデンサ１５、ト
ランジスタ１６および１７、エミツタ出力差動比
較器１８およびダイオード１９から構成されるス
ケルチ回路が設けられている。抵抗１１および１
２は差動比較器４の反転入力端子５および非反転
入力端子６に直列に挿入される抵抗であり、抵抗
１３および電流開閉素子であるトランジスタ１６
は前記第１の手段を構成し、またエミツタ出力差
動比較器１８、抵抗１４、コンデンサ１５、トラ
ンジスタ１７およびダイオード１９は前記第２の
手段を構成する。
の他に、抵抗１１乃至１４、コンデンサ１５、ト
ランジスタ１６および１７、エミツタ出力差動比
較器１８およびダイオード１９から構成されるス
ケルチ回路が設けられている。抵抗１１および１
２は差動比較器４の反転入力端子５および非反転
入力端子６に直列に挿入される抵抗であり、抵抗
１３および電流開閉素子であるトランジスタ１６
は前記第１の手段を構成し、またエミツタ出力差
動比較器１８、抵抗１４、コンデンサ１５、トラ
ンジスタ１７およびダイオード１９は前記第２の
手段を構成する。
第１図において、トランジスタ１６のベースに
は閾値電圧VBBに近い電圧が印加されてトランジ
スタ１６が導通状態にあると、負電圧VEEから抵
抗１３、トランジスタ１６、抵抗１１，７，８お
よびパルス変成器３を経由して直流バイアス電流
が流れ、抵抗１１の両端には直流電圧（以後バ
イアス電圧VBと称す）が生ずる。今入力端子１
および２間にデイジタル信号が到着していない
と、エミツタ出力差動比較器１８の反転入力端子
２０には抵抗８および１２を介して閾値電圧VBB
と略等しい電圧が印加されるが（抵抗７および８
は抵抗１１および１２に比べて充分小さく設定す
る）、非反転入力端子２１には閾値電圧VBBより
略バイアス電圧VBだけ低下した直流電圧が印加
される。即ち反転入力端子２０および非反転入力
端子２１間には、バイアス電圧VBが印加される
こととなる。その結果エミツタ出力差動比較器１
８は負電圧VEEに近い電圧レベル（以後低電圧レ
ベルVLと称す）を出力し、トランジスタ１７に
はベース電流が供給されぬ為遮断状態となり、ト
ランジスタ１６は導通状態を維持する。かかる状
態では、差動比較器４の反転入力端子５と非反転
入力端子６との間にもバイアス電圧VBが入力さ
れ、出力端子９および１０間に出力される電圧レ
ベルも所定値に維持される。かかる状態で入力端
子１および２間に線路雑音等が到着しても、雑音
電圧がバイアス電圧VBを打消さぬ限り、差動比
較器４の出力する電圧レベルは変動することは無
い。
は閾値電圧VBBに近い電圧が印加されてトランジ
スタ１６が導通状態にあると、負電圧VEEから抵
抗１３、トランジスタ１６、抵抗１１，７，８お
よびパルス変成器３を経由して直流バイアス電流
が流れ、抵抗１１の両端には直流電圧（以後バ
イアス電圧VBと称す）が生ずる。今入力端子１
および２間にデイジタル信号が到着していない
と、エミツタ出力差動比較器１８の反転入力端子
２０には抵抗８および１２を介して閾値電圧VBB
と略等しい電圧が印加されるが（抵抗７および８
は抵抗１１および１２に比べて充分小さく設定す
る）、非反転入力端子２１には閾値電圧VBBより
略バイアス電圧VBだけ低下した直流電圧が印加
される。即ち反転入力端子２０および非反転入力
端子２１間には、バイアス電圧VBが印加される
こととなる。その結果エミツタ出力差動比較器１
８は負電圧VEEに近い電圧レベル（以後低電圧レ
ベルVLと称す）を出力し、トランジスタ１７に
はベース電流が供給されぬ為遮断状態となり、ト
ランジスタ１６は導通状態を維持する。かかる状
態では、差動比較器４の反転入力端子５と非反転
入力端子６との間にもバイアス電圧VBが入力さ
れ、出力端子９および１０間に出力される電圧レ
ベルも所定値に維持される。かかる状態で入力端
子１および２間に線路雑音等が到着しても、雑音
電圧がバイアス電圧VBを打消さぬ限り、差動比
較器４の出力する電圧レベルは変動することは無
い。
かかる状態で入力端子１および２間にデイジタ
ル信号が到着すると、エミツタ出力差動比較器１
８の反転入力端子２０および非反転入力端子２１
間には、バイアス電圧VBに重畳してデイジタル
信号が入力される。デイジタル信号がバイアス電
圧VBと同一極性の信号レベル（以後第１の信号
レベルと称す）を示す場合には、エミツタ出力差
動比較器１８が出力する電圧レベルは変化しない
が、デイジタル信号がバイアス電圧VBと逆極性
の信号レベル（以後第２の信号レベルと称す）を
示す場合には、エミツタ出力差動比較器１８は閾
値電圧VBBに近い電圧レベル（以後高電圧レベル
VHと称す）を出力する。なおエミツタ出力差動
比較器１８は、低電圧レベルVLから高電圧レベ
ルVHに変化する場合には低出力インピーダンス
を示し、逆に高電圧レベルVHから低電圧レベル
VLに変化する場合には高出力インピーダンスを
示す。従つてエミツタ出力差動比較器１８が低電
圧レベルVLから高電圧レベルVHに変化する場合
には、コンデンサ１５は低電圧レベルVLと高電
圧レベルVHとの差電圧により急速に充電される。
トランジスタ１７にはダイオード１９を介してベ
ース電流が供給され、トランジスタ１７は導通状
態となり、負電圧VEEから抵抗１３およびトラン
ジスタ１７を経由して略直流バイアス電流に等
しい直流電流が流れる。その結果トランジスタ１
６は遮断状態に設定され、抵抗１１には直流バイ
アス電流が供給されなくなる。その結果差動比
較器４（およびエミツタ出力差動比較器１８）に
はデイジタル信号のみが入力されることとなり、
第４図におけると同様の波形整形機能を維持す
る。なおデイジタル信号が第２の信号レベルから
第１の信号レベルに変化し、エミツタ出力差動比
較器１８が高電圧レベルVHから低電圧レベルVL
に変化する場合、エミツタ出力差動比較器１８は
高出力インピーダンスを示す為、コンデンサ１５
に充電されている電荷は、抵抗１４を通じて放電
されることとなる。抵抗１４およびコンデンサ１
５から成る時定数回路の時定数を充分長く設定す
れば、デイジタル信号が再び第１の信号レベルか
ら第２の信号レベルに変化し、エミツタ出力差動
比較器１８が再び高電圧レベルVHを出力する迄、
トランジスタ１７には前記時定数回路からベース
電流が供給され、トランジスタ１７は導通状態を
維持し、またトランジスタ１６は遮断状態を維持
する。その結果デイジタル信号が到着している
間、直流バイアス電流は抵抗１１に供給される
ことは無く、差動比較器４は第１図と同様の波形
整形を行う。
ル信号が到着すると、エミツタ出力差動比較器１
８の反転入力端子２０および非反転入力端子２１
間には、バイアス電圧VBに重畳してデイジタル
信号が入力される。デイジタル信号がバイアス電
圧VBと同一極性の信号レベル（以後第１の信号
レベルと称す）を示す場合には、エミツタ出力差
動比較器１８が出力する電圧レベルは変化しない
が、デイジタル信号がバイアス電圧VBと逆極性
の信号レベル（以後第２の信号レベルと称す）を
示す場合には、エミツタ出力差動比較器１８は閾
値電圧VBBに近い電圧レベル（以後高電圧レベル
VHと称す）を出力する。なおエミツタ出力差動
比較器１８は、低電圧レベルVLから高電圧レベ
ルVHに変化する場合には低出力インピーダンス
を示し、逆に高電圧レベルVHから低電圧レベル
VLに変化する場合には高出力インピーダンスを
示す。従つてエミツタ出力差動比較器１８が低電
圧レベルVLから高電圧レベルVHに変化する場合
には、コンデンサ１５は低電圧レベルVLと高電
圧レベルVHとの差電圧により急速に充電される。
トランジスタ１７にはダイオード１９を介してベ
ース電流が供給され、トランジスタ１７は導通状
態となり、負電圧VEEから抵抗１３およびトラン
ジスタ１７を経由して略直流バイアス電流に等
しい直流電流が流れる。その結果トランジスタ１
６は遮断状態に設定され、抵抗１１には直流バイ
アス電流が供給されなくなる。その結果差動比
較器４（およびエミツタ出力差動比較器１８）に
はデイジタル信号のみが入力されることとなり、
第４図におけると同様の波形整形機能を維持す
る。なおデイジタル信号が第２の信号レベルから
第１の信号レベルに変化し、エミツタ出力差動比
較器１８が高電圧レベルVHから低電圧レベルVL
に変化する場合、エミツタ出力差動比較器１８は
高出力インピーダンスを示す為、コンデンサ１５
に充電されている電荷は、抵抗１４を通じて放電
されることとなる。抵抗１４およびコンデンサ１
５から成る時定数回路の時定数を充分長く設定す
れば、デイジタル信号が再び第１の信号レベルか
ら第２の信号レベルに変化し、エミツタ出力差動
比較器１８が再び高電圧レベルVHを出力する迄、
トランジスタ１７には前記時定数回路からベース
電流が供給され、トランジスタ１７は導通状態を
維持し、またトランジスタ１６は遮断状態を維持
する。その結果デイジタル信号が到着している
間、直流バイアス電流は抵抗１１に供給される
ことは無く、差動比較器４は第１図と同様の波形
整形を行う。
然し、第１図において電源を投入した直後、未
だ直流バイアス電流が流れ始める以前にエミツ
タ出力差動比較器１８の反転入力端子２０および
非反転入力端子２１間に雑音電圧が入力され、エ
ミツタ出力差動比較器１８が高電圧レベルVHを
出力すると、前記時定数回路の時定数により定ま
る期間、前述の過程でトランジスタ１７が導通状
態となり、直流バイアス電流が抵抗１１に供給
されなくなり、その間差動比較器４は第４図にお
けると同様に入力される線路雑音等により出力す
る電圧レベルが変動する恐れがある。
だ直流バイアス電流が流れ始める以前にエミツ
タ出力差動比較器１８の反転入力端子２０および
非反転入力端子２１間に雑音電圧が入力され、エ
ミツタ出力差動比較器１８が高電圧レベルVHを
出力すると、前記時定数回路の時定数により定ま
る期間、前述の過程でトランジスタ１７が導通状
態となり、直流バイアス電流が抵抗１１に供給
されなくなり、その間差動比較器４は第４図にお
けると同様に入力される線路雑音等により出力す
る電圧レベルが変動する恐れがある。
第２図は第１図における前記問題点を解決した
本発明の一実施例による受信回路を示す図であ
る。第２図においては、第１図におけるスケルチ
回路に、第３の手段としての抵抗２２乃至２５が
付加されている。
本発明の一実施例による受信回路を示す図であ
る。第２図においては、第１図におけるスケルチ
回路に、第３の手段としての抵抗２２乃至２５が
付加されている。
第２図においては、電源が投入されると、正電
圧VCCから抵抗２２，２３，１２および８を介し
て閾値電圧VBBに直流電流が流れ、また閾値電圧
VBBから抵抗７，１１，２５および２４を介して
負電圧VEEに直流電流が流れる。その結果エミツ
タ出力差動比較器１８の反転入力端子２０および
非反転入力端子２１間には、前記直流電流による
直流電圧が入力されることとなり、エミツタ出力
差動比較器１８は低電圧レベルVLを出力し、コ
ンデンサ１５は放電状態となり、トランジスタ１
７にはベース電流が供給されなくなり、トランジ
スタ１７は遮断状態に維持され、トランジスタ１
６は導通状態に設定されて、直流バイアス電流
が常に流れることとなり、第１図における直流バ
イアス電流が流れなくなる恐れは解消する。
圧VCCから抵抗２２，２３，１２および８を介し
て閾値電圧VBBに直流電流が流れ、また閾値電圧
VBBから抵抗７，１１，２５および２４を介して
負電圧VEEに直流電流が流れる。その結果エミツ
タ出力差動比較器１８の反転入力端子２０および
非反転入力端子２１間には、前記直流電流による
直流電圧が入力されることとなり、エミツタ出力
差動比較器１８は低電圧レベルVLを出力し、コ
ンデンサ１５は放電状態となり、トランジスタ１
７にはベース電流が供給されなくなり、トランジ
スタ１７は遮断状態に維持され、トランジスタ１
６は導通状態に設定されて、直流バイアス電流
が常に流れることとなり、第１図における直流バ
イアス電流が流れなくなる恐れは解消する。
第３図は第２図と同様に第１図における前記問
題点を解決した本発明の他の一実施例による受信
回路を示す図である。第３図においては、第１図
におけるスケルチ回路の他に、第３の手段として
の抵抗２６乃至２９と、コンデンサ３０および３
１が付加されている。
題点を解決した本発明の他の一実施例による受信
回路を示す図である。第３図においては、第１図
におけるスケルチ回路の他に、第３の手段として
の抵抗２６乃至２９と、コンデンサ３０および３
１が付加されている。
第３図にいても、正電圧VCCから抵抗２６およ
び２７を介して直流電流がながれ、負電圧VEEへ
抵抗２８および２９を介して直流電流が流れる。
その結果第２図におけると同様に、電源を投入す
ると直ちにエミツタ出力差動比較器１８の反転入
力端子２０および非反転入力端子２１間に直流電
圧が入力され、トランジスタ１７が遮断状態、ト
ランジスタ１６が導通状態となり、直流バイアス
電流が必ず抵抗１１に供給される。
び２７を介して直流電流がながれ、負電圧VEEへ
抵抗２８および２９を介して直流電流が流れる。
その結果第２図におけると同様に、電源を投入す
ると直ちにエミツタ出力差動比較器１８の反転入
力端子２０および非反転入力端子２１間に直流電
圧が入力され、トランジスタ１７が遮断状態、ト
ランジスタ１６が導通状態となり、直流バイアス
電流が必ず抵抗１１に供給される。
以上の説明から明らかな如く、本実施例によれ
ば、デイジタル信号が到着しない場合には抵抗１
１に直流バイアス電流が供給され、抵抗１１に
生ずるバイアス電圧VBが差動比較器４の反転入
力端子５および非反転入力端子６間に入力され、
出力端子９および１０間に出力される電圧レベル
を所定値に維持し、線路雑音等による電圧レベル
の変動を防止することが可能となる。
ば、デイジタル信号が到着しない場合には抵抗１
１に直流バイアス電流が供給され、抵抗１１に
生ずるバイアス電圧VBが差動比較器４の反転入
力端子５および非反転入力端子６間に入力され、
出力端子９および１０間に出力される電圧レベル
を所定値に維持し、線路雑音等による電圧レベル
の変動を防止することが可能となる。
以上、本発明によれば、前記受信回路におい
て、二線式伝送路からデイジタル信号が到着しな
い場合に、線路雑音等により差動比較器の出力す
る電圧レベルが変動するごとが防止され、安定し
た波形整形が実施可能となる。
て、二線式伝送路からデイジタル信号が到着しな
い場合に、線路雑音等により差動比較器の出力す
る電圧レベルが変動するごとが防止され、安定し
た波形整形が実施可能となる。
第１図は本発明の第１の手段及び第２の手段の
機能を説明するための波形整形回路を示す図、第
２図は本発明の一実施例による波形整形回路を示
す図、第３図は本発明の他の一実施例による波形
整形回路を示す図、第４図は従来ある波形整形回
路の一例を示す図である。 図において、１および２は入力端子、３はパル
ス変成器、４は差動比較器、５および２０は反転
入力端子、６および２１は非反転入力端子、７，
８，１１乃至１４および２２乃至乃至２９は抵
抗、９および１０は出力端子、１５，３１および
３２はコンデンサ、１６および１７はトランジス
タ、１９はダイオード、は直流バイアス電流、
VBはバイアス電圧、VBBは閾値電圧、VCCは正電
圧、VEEは負電圧、を示す。
機能を説明するための波形整形回路を示す図、第
２図は本発明の一実施例による波形整形回路を示
す図、第３図は本発明の他の一実施例による波形
整形回路を示す図、第４図は従来ある波形整形回
路の一例を示す図である。 図において、１および２は入力端子、３はパル
ス変成器、４は差動比較器、５および２０は反転
入力端子、６および２１は非反転入力端子、７，
８，１１乃至１４および２２乃至乃至２９は抵
抗、９および１０は出力端子、１５，３１および
３２はコンデンサ、１６および１７はトランジス
タ、１９はダイオード、は直流バイアス電流、
VBはバイアス電圧、VBBは閾値電圧、VCCは正電
圧、VEEは負電圧、を示す。
Claims (1)
- １ 二線式伝送路から到着する直列二値のデイジ
タル信号を差動比較器に入力して波形整形を行う
回路において、差動比較器の両入力端子に直列に
挿入された抵抗と、何れか一方の前記抵抗に電流
開閉素子を介して直流バイアス電流を供給する第
１の手段と、差動比較器に到着するデイジタル信
号を検出し、該デイジタル信号の継続中電流開閉
素子を遮断状態に設定する第２の手段と、電源投
入後第１の手段による直流バイアス電流の供給前
に、強制的に電流開閉素子を導通状態に設定する
第３の手段とから構成されることを特徴とするス
ケルチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174272A JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174272A JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152021A JPS6152021A (ja) | 1986-03-14 |
| JPH0356486B2 true JPH0356486B2 (ja) | 1991-08-28 |
Family
ID=15975750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174272A Granted JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152021A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005075436A2 (en) | 2004-02-05 | 2005-08-18 | Probiodrug Ag | Novel inhibitors of glutaminyl cyclase |
| WO2008055945A1 (en) | 2006-11-09 | 2008-05-15 | Probiodrug Ag | 3-hydr0xy-1,5-dihydr0-pyrr0l-2-one derivatives as inhibitors of glutaminyl cyclase for the treatment of ulcer, cancer and other diseases |
| WO2008065141A1 (en) | 2006-11-30 | 2008-06-05 | Probiodrug Ag | Novel inhibitors of glutaminyl cyclase |
| WO2008104580A1 (en) | 2007-03-01 | 2008-09-04 | Probiodrug Ag | New use of glutaminyl cyclase inhibitors |
| WO2011107530A2 (en) | 2010-03-03 | 2011-09-09 | Probiodrug Ag | Novel inhibitors |
| WO2011110613A1 (en) | 2010-03-10 | 2011-09-15 | Probiodrug Ag | Heterocyclic inhibitors of glutaminyl cyclase (qc, ec 2.3.2.5) |
| WO2011131748A2 (en) | 2010-04-21 | 2011-10-27 | Probiodrug Ag | Novel inhibitors |
| EP3461819A1 (en) | 2017-09-29 | 2019-04-03 | Probiodrug AG | Inhibitors of glutaminyl cyclase |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03111028U (ja) * | 1990-02-28 | 1991-11-14 | ||
| JPH04191165A (ja) * | 1990-11-27 | 1992-07-09 | Hitachi Ltd | ディーゼル機関車のラジエータ室内艤装方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
-
1984
- 1984-08-22 JP JP59174272A patent/JPS6152021A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005075436A2 (en) | 2004-02-05 | 2005-08-18 | Probiodrug Ag | Novel inhibitors of glutaminyl cyclase |
| WO2008055945A1 (en) | 2006-11-09 | 2008-05-15 | Probiodrug Ag | 3-hydr0xy-1,5-dihydr0-pyrr0l-2-one derivatives as inhibitors of glutaminyl cyclase for the treatment of ulcer, cancer and other diseases |
| WO2008065141A1 (en) | 2006-11-30 | 2008-06-05 | Probiodrug Ag | Novel inhibitors of glutaminyl cyclase |
| WO2008104580A1 (en) | 2007-03-01 | 2008-09-04 | Probiodrug Ag | New use of glutaminyl cyclase inhibitors |
| WO2011107530A2 (en) | 2010-03-03 | 2011-09-09 | Probiodrug Ag | Novel inhibitors |
| WO2011110613A1 (en) | 2010-03-10 | 2011-09-15 | Probiodrug Ag | Heterocyclic inhibitors of glutaminyl cyclase (qc, ec 2.3.2.5) |
| WO2011131748A2 (en) | 2010-04-21 | 2011-10-27 | Probiodrug Ag | Novel inhibitors |
| EP3461819A1 (en) | 2017-09-29 | 2019-04-03 | Probiodrug AG | Inhibitors of glutaminyl cyclase |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6152021A (ja) | 1986-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3868519A (en) | Data transmission systems and components therefor | |
| JPH04212570A (ja) | クランプ回路 | |
| JP3500442B2 (ja) | 直流再生回路 | |
| US4071781A (en) | Pulse duration correction circuit | |
| JPH0356486B2 (ja) | ||
| EP0100177B1 (en) | A differential signal receiver | |
| JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
| CA2078041A1 (en) | Ring trip detection circuit | |
| US2986655A (en) | Variable level gating circuit | |
| US4431930A (en) | Digital time domain noise filter | |
| EP1199799B1 (en) | Signal compensator circuit and demodulator circuit | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| KR910005576A (ko) | 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로 | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| US3573496A (en) | Dc sense amplifier | |
| JPH0276317A (ja) | 電圧比較回路 | |
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| JPH0441531B2 (ja) | ||
| US7176985B2 (en) | Clamping circuit for video signals | |
| US4371793A (en) | Dual-mode control signal generating apparatus | |
| JPS61142896A (ja) | 直流二値信号検出回路 | |
| JP2001044809A (ja) | 波形整形回路 | |
| JPS6118462Y2 (ja) | ||
| JPH0918297A (ja) | ヒステリシス付きコンパレータ |