JP2005521375A - ディジタル通信用オプトエレクトロニクス受信機回路 - Google Patents
ディジタル通信用オプトエレクトロニクス受信機回路 Download PDFInfo
- Publication number
- JP2005521375A JP2005521375A JP2003579366A JP2003579366A JP2005521375A JP 2005521375 A JP2005521375 A JP 2005521375A JP 2003579366 A JP2003579366 A JP 2003579366A JP 2003579366 A JP2003579366 A JP 2003579366A JP 2005521375 A JP2005521375 A JP 2005521375A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- interface
- voltage
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Emergency Protection Circuit Devices (AREA)
- Near-Field Transmission Systems (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
ディジタル通信用オプトエレクトロニクスインターフェースにおいて、ディジタル信号の立上り縁及び立ち下がり縁の勾配をRCの組合せを用いて減少させる。これにより発生されるEMIの量が減少する。
Description
本発明は、バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子とを具えているディジタル通信用インターフェースに関するものである。
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子とを具えているディジタル通信用インターフェースに関するものである。
このようなインターフェースは、ディジタルアドレッサブルライティングインターフェース(DALI)として知られるディジタルインターフェースシステムから既知である。既知のインターフェースでは、スイッチング素子と制御回路を用いてスレーブからの信号をマスタに送信する。スレーブは光信号を送信する発光ダイオードを具える。これらの光信号は、光アイソレータ出力段を構成する光センサにより検出される。この光センサは前記発光ダイオードとともに光カプラを構成し、この光カプラは光アイソレータとして機能する。光センサが光を検出すると、光センサは導通し、制御回路に含まれる直列回路を経て電流が流れるため、直列回路の一部である前記インピーダンスの両端間に電圧が発生する。既知のインターフェースでは、このインピーダンスはオーミック抵抗である。光センサが光を検出しないときは、光センサは非導通になるため、前記直列回路を流れる電流も前記インピーダンスの両端間の電圧も零に低下する。この既知のインターフェースでは、前記インピーダンスの両端間の電圧がスイッチング素子の制御電極にも存在する。その結果として、光センサが導通すると、スイッチング素子が導通して信号端子間の短絡回路を構成する。バス電圧供給源は、信号端末を流れる電流が所定値以下のときに信号端子間のバス電圧を維持しうるように構成されているのみである。短絡回路のために信号端子を流れる電流は実際上所定値より高くなり、信号端子間の電圧はほぼ零に等しくなる。光センサが非導通になると、スイッチング素子も非導通になるため、信号端子間の電圧はバス電圧に等しくなる。
既知のインターフェースはいくつかの重大な欠点を有する。第1に、DALI標準は、DALI信号の立上り縁及び立下り縁を10マイクロ秒より長くする必要がある(EMIを低減するため)が100ミクロ秒を超えてはならないことを要求している。換言すれば、16ボルトの代表的なバス電圧の場合には、スイッチング素子により発生される信号端子間の信号の立上り縁及び立ち下がり縁の勾配を1.6MV/sec以上にしてはならない。既知のインターフェースの具体例は大きな容量性負荷の場合にのみこの要件を満たすのみで、殆どの実際の環境ではこの要件を満たさない。
本発明の目的は、比較的少量のEMIを生ずるのみであるディジタル通信用の簡単なインターフェースを提供することにある。
本発明は、バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子と、
を具えているディジタル通信用インターフェースにおいて、該インターフェースには、更に、前記スイッチング素子の制御電極と信号端子との間に結合された、キャパシタを具える第1の回路と、前記制御回路の出力端子と前記スイッチング素子の制御電極との間に結合された、オーミック抵抗を具える第2の回路とを設けたことを特徴とする。
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子と、
を具えているディジタル通信用インターフェースにおいて、該インターフェースには、更に、前記スイッチング素子の制御電極と信号端子との間に結合された、キャパシタを具える第1の回路と、前記制御回路の出力端子と前記スイッチング素子の制御電極との間に結合された、オーミック抵抗を具える第2の回路とを設けたことを特徴とする。
本発明のインターフェース内には前記第1の回路と前記第2の回路が存在するために、本発明のインターフェースは比較的少量のEMIを生ずるのみであることが確かめられた。
前記制御回路に含まれるインピーダンスがオーミック抵抗である本発明のインターフェースの実施例に対して良い結果が得られた。
スイッチング素子により信号端子間に発生される信号の立上り縁及び立下り縁は急勾配すぎることとは別に、既知のインターフェースは、スイッチング素子がスイッチオスするときの立上り縁の時間遅延がスイッチング素子がスイッチオンするときの立下り縁の時間遅延と大きく相違することにより別の欠点もある。この差はスイッチング素子により発生される信号の「高/低比(high/low-ratio)」の妨害を生ずる。DALI標準は、「高/低比」は約1に等しいことを要求しているため、この比の妨害は受信マスタにより信号の誤った解釈を生じうる。立上り縁及び立ち下がり縁の時間遅延の差を克服するためには、制御回路に含まれるインピーダンスをオーミック抵抗とツェナーダイオードの並列回路を具えるものとするのが好ましい。この時間遅延の差は、ツェナーダイオードのツェナー電圧Vzをスイッチング素子の閾値電圧Vtに対して1.6Vt<Vz<2.4Vt、好ましくは1.8Vt<Vz<2.2Vtになるように選択する場合に、最小になることが確かめられた。
本発明のインターフェースの好適実施例では、前記供給電圧発生手段は単方向性手段とバッファキャパシタ手段を具えるものとする。このような供給電圧発生手段は極めて簡単且つ高信頼度に実現される。
図面を参照して本発明のインターフェースの一実施例を説明する。図面において、図1は本発明のインターフェースの一実施例を示す。
図1において、K1,K2は信号端子であり、動作中両端子間にバス電圧が存在する。信号端子K1とK2はスイッチング素子T1により接続される。スイッチング素子T1はダイオードD1とキャパシタC2の直列接続により分路される。この実施例では、ダイオードD1は単方向性手段を構成し、キャパシタC2はバッファキャパシタ手段を構成する。ダイオードD1とキャパシタC2はあいまって供給電圧発生手段を構成する。キャパシタC2の第1の端子は供給電圧端子K3に接続し、キャパシタC2の第2の端子は供給電圧端子K4に接続する。キャパシタC2は光センサT2とオーミック抵抗R3の直列接続により分路される。オーミック抵抗R3はツェナーダイオードD2により分路される。ツェナーダイオードD2のツェナー電圧はスイッチング素子T1の閾値電圧の2倍にほぼ等しく選択する。オーミック抵抗R3とツェナーダイオードD2と光センサT2の共通接続端子は出力端子K5を構成する。供給電圧端子K3及びK4、ダイオードD1、キャパシタC2、光センサT2、オーミック抵抗R3、ツェナーダイオードD2及び出力端子K5はスイッチング素子T1の導通状態を成業する制御回路を構成する。オーミック抵抗R3とツェナーダイオードD2の並列接続は制御回路に含まれるインピーダンスを構成する。出力端子K5はオーミック抵抗R1を経てスイッチング素子T1の制御電極に接続する。本実施例では、オーミック抵抗R1は制御回路の出力端子K5とスイッチング素子T1の制御電極との間に結合された第2の回路を構成する。スイッチング素子T1の制御電極はキャパシタC1を経て信号端子K1に接続する。本実施例では、キャパシタC1は制御電極と信号端子との間の第1の回路を構成する。
図1に示すインターフェースの動作は次の通りである。
信号端子K1及びK2をバス電圧供給源に接続すると、インターフェースの使用時に信号端子間に存在するバス電圧がキャパシタC2をバス電圧にほぼ等しい電圧まで充電する。図1に示すインターフェースを、光信号を送信する発光ダイオードを具えるスレーブ回路に接続すると、これらの光信号が制御回路内の光センサT2を交互に導通及び非導通にする。光センサT2が導通すると、キャパシタC2の両端間の電圧が光センサT2及びオーミック抵抗R3を経て電流を流す。オーミック抵抗R3の両端間の電圧がスイッチング素子T1を導通させる。スイッチング素子T1は短絡回路を構成し、バス電圧供給源により供給される電流を所定値以上に増大させる。この所定値は、バス電圧供給源が信号端子間のバス電圧を維持しながら供給しうる最高電流である。実際の電流は所定値より高いため、信号端子間の電圧は低下する。C1及びR1の存在のために、スイッチング素子T1は直ちに導通しないで徐々に導通する。その結果として、この電圧低下の勾配がオーミック抵抗R1とキャパシタC1の存在により減少する。光センサT2の導通中、キャパシタC1が光センサT2、オーミック抵抗R1及びキャパシタC1を流れる電流により充電される。同様に、光センサが非導通になると、抵抗R3の両端間の電圧が零に低下するため、スイッチング素子T1は非導通にされ、信号端子間の電圧が増大する。この電圧増大の勾配もオーミック抵抗R1とキャパシタC1の存在により制限される。その理由は、スイッチング素子T1は直ちに非導通にならずに徐々に非導通になるためである。光センサT2の非導通中、キャパシタC1が信号端子K1からキャパシタC1、オーミック抵抗R1及びR3を経て信号端子K2へ流れる電流により充電される。ツェナー電圧をスイッチング素子T1の閾値電圧の2倍にほぼ等しく選択するとともに、オーミック抵抗R3を(オーミック抵抗R1に対して)比較的小さく選択することにより、キャパシタC1を充電する電流をC1を充電する電流にほぼ等しくする。その結果として、信号端子間に存在する信号の立上り縁の時間遅延がこの信号の立下り縁の時間遅延にほぼ等しくなる。これにより、信号端子間に存在する信号の「高/低比」の妨害を極めて小さくすることができる。
信号端子K1及びK2をバス電圧供給源に接続すると、インターフェースの使用時に信号端子間に存在するバス電圧がキャパシタC2をバス電圧にほぼ等しい電圧まで充電する。図1に示すインターフェースを、光信号を送信する発光ダイオードを具えるスレーブ回路に接続すると、これらの光信号が制御回路内の光センサT2を交互に導通及び非導通にする。光センサT2が導通すると、キャパシタC2の両端間の電圧が光センサT2及びオーミック抵抗R3を経て電流を流す。オーミック抵抗R3の両端間の電圧がスイッチング素子T1を導通させる。スイッチング素子T1は短絡回路を構成し、バス電圧供給源により供給される電流を所定値以上に増大させる。この所定値は、バス電圧供給源が信号端子間のバス電圧を維持しながら供給しうる最高電流である。実際の電流は所定値より高いため、信号端子間の電圧は低下する。C1及びR1の存在のために、スイッチング素子T1は直ちに導通しないで徐々に導通する。その結果として、この電圧低下の勾配がオーミック抵抗R1とキャパシタC1の存在により減少する。光センサT2の導通中、キャパシタC1が光センサT2、オーミック抵抗R1及びキャパシタC1を流れる電流により充電される。同様に、光センサが非導通になると、抵抗R3の両端間の電圧が零に低下するため、スイッチング素子T1は非導通にされ、信号端子間の電圧が増大する。この電圧増大の勾配もオーミック抵抗R1とキャパシタC1の存在により制限される。その理由は、スイッチング素子T1は直ちに非導通にならずに徐々に非導通になるためである。光センサT2の非導通中、キャパシタC1が信号端子K1からキャパシタC1、オーミック抵抗R1及びR3を経て信号端子K2へ流れる電流により充電される。ツェナー電圧をスイッチング素子T1の閾値電圧の2倍にほぼ等しく選択するとともに、オーミック抵抗R3を(オーミック抵抗R1に対して)比較的小さく選択することにより、キャパシタC1を充電する電流をC1を充電する電流にほぼ等しくする。その結果として、信号端子間に存在する信号の立上り縁の時間遅延がこの信号の立下り縁の時間遅延にほぼ等しくなる。これにより、信号端子間に存在する信号の「高/低比」の妨害を極めて小さくすることができる。
2つのインターフェースを用いて実験した。第1のインターフェースは図1に示すインターフェースの実施例とし、第2のインターフェースは、キャパシタC1、オーミック抵抗R1及びツェナーダイオードD2を具えない以外は第1のインターフェースと同一であるものとした。各インターフェースの信号端子間に存在する信号の勾配を同一の発光ダイオードにより送信された同一の信号及び16Vのバス電圧に対して評価した。第2のインターフェースでは、立上り縁の勾配は28MV/secであるとともに時間遅延は8.5マイクロ秒であり、且つ立下り縁は17MV/secであるとともに時間遅延は3.5マイクロ秒であった。第1のインターフェースでは、立上り縁の勾配は1.1MV/secであるとともに時間遅延は28マイクロ秒であり、且つ立下り縁は0.5MV/secであるとともに時間遅延は38マイクロ秒であった。第1のインターフェースの場合には信号の立上り縁及び立下り縁の勾配はDALI要件を満たすが第2のインターフェースの場合にはこの要件を満たさないと結論することができる。更に、第1のインターフェースの場合の方が第2のインターフェースの場合より信号の立上り縁の遅延と立下り縁の遅延が同等になる。その結果として、信号端子間に存在する信号の「高/低比」が極めて1に近くなる。
Claims (6)
- バス電圧供給源に接続するための信号端子と、
前記信号端子間に結合されたスイッチング素子と、
前記スイッチング素子の導通状態を制御する制御回路とを具えるディジタル通信用のインターフェースであって、前記制御回路が、
供給電圧端子と、
該供給電圧端子間に供給電圧を発生させる手段と、
該供給電圧端子間に結合された、ディジタル信号を受信する光センサとインピーダンスを具える直列回路と、
前記直列回路と前記スイッチング素子の制御電極に結合された出力端子とを具えているディジタル通信用インターフェースにおいて、
該インターフェースには、更に、前記スイッチング素子の制御電極と信号端子との間に結合された、キャパシタを具える第1の回路と、前記制御回路の出力端子と前記スイッチング素子の制御電極との間に結合された、オーミック抵抗を具える第2の回路とを設けたことを特徴とするディジタル通信用インターフェース。 - 前記制御回路に含まれる前記インピーダンスがオーミック抵抗を具えることを特徴とする請求項1記載のインターフェース。
- 前記制御回路に含まれる前記インピーダンスはオーミック抵抗とツェナーダイオードの並列回路を具えることを特徴とする請求項1又は2記載のインターフェース。
- 前記ツェナーダイオードのツェナー電圧Vzは、前記スイッチング素子の閾値電圧Vtに対して、1.6Vt<Vz<2.4Vtになるように選択することを特徴とする請求項3記載のインターフェース。
- 前記ツェナーダイオードのツェナー電圧Vzは、前記スイッチング素子の閾値電圧Vtに対して、1.8Vt<Vz<2.2Vtになるように選択することを特徴とする請求項3記載のインターフェース。
- 前記供給電圧発生手段は単方向性手段とバッファキャパシタ手段を具えることを特徴とする請求項1−5の何れかに記載のインターフェース。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076186 | 2002-03-26 | ||
PCT/IB2003/000751 WO2003081777A1 (en) | 2002-03-26 | 2003-02-26 | Optoelectronic receiver circuit for digital communication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005521375A true JP2005521375A (ja) | 2005-07-14 |
Family
ID=28051813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579366A Abandoned JP2005521375A (ja) | 2002-03-26 | 2003-02-26 | ディジタル通信用オプトエレクトロニクス受信機回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20050152440A1 (ja) |
EP (1) | EP1490972B1 (ja) |
JP (1) | JP2005521375A (ja) |
CN (1) | CN1303760C (ja) |
AT (1) | ATE368959T1 (ja) |
AU (1) | AU2003255932A1 (ja) |
DE (1) | DE60315275T2 (ja) |
WO (1) | WO2003081777A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7789685B2 (en) | 2006-12-18 | 2010-09-07 | Caterpillar Inc | Electrical shorting system |
WO2008076169A1 (en) * | 2006-12-18 | 2008-06-26 | Caterpillar Inc. | Electrical interface system |
US7616421B2 (en) | 2006-12-18 | 2009-11-10 | Caterpillar Inc. | Electrical interface system |
US7764479B2 (en) | 2007-04-18 | 2010-07-27 | Lutron Electronics Co., Inc. | Communication circuit for a digital electronic dimming ballast |
RU2624452C2 (ru) * | 2012-04-12 | 2017-07-04 | Филипс Лайтинг Холдинг Б.В. | Интерфейсная схема цифровой связи для проводной пары с индивидуально регулируемыми границами перехода |
AT13367U1 (de) * | 2012-04-26 | 2013-11-15 | Tridonic Gmbh & Co Kg | Schnittstelle mit Sende- und Empfangszweig |
US9930757B2 (en) | 2012-07-20 | 2018-03-27 | Philips Lighting Holding B.V. | Digital communication interface circuit for line-pair with duty cycle imbalance compensation |
WO2014013454A2 (en) | 2012-07-20 | 2014-01-23 | Koninklijke Philips N.V. | Digital communication interface circuit for line-pair with duty cycle imbalance compensation |
CN103903381A (zh) * | 2012-12-29 | 2014-07-02 | 鸿富锦精密工业(深圳)有限公司 | 火灾报警装置 |
KR20170132050A (ko) | 2016-05-23 | 2017-12-01 | 엘지이노텍 주식회사 | Dali 인터페이스 및 이를 포함하는 전원장치 |
US10602590B1 (en) | 2018-10-23 | 2020-03-24 | Abl Ip Holding Llc | Isolation of digital signals in a lighting control transceiver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825896A (en) * | 1972-05-01 | 1974-07-23 | Texas Instruments Inc | Computer input/output interface systems using optically coupled isolators |
US4197471A (en) * | 1977-09-29 | 1980-04-08 | Texas Instruments Incorporated | Circuit for interfacing between an external signal and control apparatus |
US4347445A (en) * | 1979-12-31 | 1982-08-31 | Exxon Research And Engineering Co. | Floating hybrid switch |
DE3102256C2 (de) * | 1981-01-24 | 1982-10-21 | Saba Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung zur Unterdrückung von Störsignalen |
US6664809B1 (en) * | 2001-08-14 | 2003-12-16 | National Semiconductor Corporation | Method and system for a CMOS level shifter circuit for converting a low voltage input to a very high-voltage output |
-
2003
- 2003-02-26 AT AT03744929T patent/ATE368959T1/de not_active IP Right Cessation
- 2003-02-26 EP EP03744929A patent/EP1490972B1/en not_active Expired - Lifetime
- 2003-02-26 CN CNB038068591A patent/CN1303760C/zh not_active Expired - Fee Related
- 2003-02-26 WO PCT/IB2003/000751 patent/WO2003081777A1/en active IP Right Grant
- 2003-02-26 AU AU2003255932A patent/AU2003255932A1/en not_active Abandoned
- 2003-02-26 DE DE60315275T patent/DE60315275T2/de not_active Expired - Fee Related
- 2003-02-26 JP JP2003579366A patent/JP2005521375A/ja not_active Abandoned
- 2003-02-26 US US10/508,454 patent/US20050152440A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1490972B1 (en) | 2007-08-01 |
EP1490972A1 (en) | 2004-12-29 |
ATE368959T1 (de) | 2007-08-15 |
DE60315275T2 (de) | 2008-02-14 |
CN1643790A (zh) | 2005-07-20 |
WO2003081777A1 (en) | 2003-10-02 |
DE60315275D1 (de) | 2007-09-13 |
US20050152440A1 (en) | 2005-07-14 |
CN1303760C (zh) | 2007-03-07 |
AU2003255932A1 (en) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3225053B2 (ja) | クランプ回路 | |
JPH10247868A (ja) | Acライン上でパルス伝送を利用する電力線通信システム | |
US6664821B2 (en) | Line driver with current source output and low sensitivity to load variations | |
GB2234642A (en) | Protection for a switched bridge circuit | |
JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
GB1601999A (en) | Protection circuit for transistorised switch | |
JP3121339B2 (ja) | 光アイソレータ | |
US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
EP1491076B1 (en) | Interface for digital communication | |
JPH0356486B2 (ja) | ||
AU4724389A (en) | Optical receiver including a current limiter | |
US4431930A (en) | Digital time domain noise filter | |
EP1199799A2 (en) | Signal compensator circuit and demodulator circuit | |
GB1601595A (en) | Window discriminator or voltage range sensor | |
KR20190018365A (ko) | 2선 무극선 통신시스템 | |
KR100243632B1 (ko) | 피크 검출기를 사용한 자기 인에이블링 데이타 충돌 방지 장치 | |
CN111404538B (zh) | 连接电路及其连接方法 | |
JPH01147943A (ja) | データ受信回路 | |
EP0720357B1 (en) | Method and apparatus providing high speed video signal limiting | |
GB2076261A (en) | Speech direction detection circuits | |
JP2963287B2 (ja) | 半導体集積回路装置 | |
JPH04107019A (ja) | ピークホールド回路 | |
JP2000151658A (ja) | バスレベルのバイアス調整用回路配置 | |
SU1088632A1 (ru) | Генератор импульсов напр жени | |
CN115811327A (zh) | 一种终端通信电路、工业相机及终端通信系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060914 |