JP2963287B2

JP2963287B2 - 半導体集積回路装置

Info

Publication number: JP2963287B2
Application number: JP27963492A
Authority: JP
Inventors: 和之湯田; 幸博荒谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-10-19
Filing date: 1992-10-19
Publication date: 1999-10-18
Anticipated expiration: 2014-10-18
Also published as: JPH06130091A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路装置
に関し、特に信号と直流電圧との双方が伝送される複数
本の伝送路の直流電圧の極性を検出する極性検出回路を
有する半導体集積回路装置に関するものである。

【０００２】

【従来の技術】図５はホームバス等の伝送路及び伝送路
に接続された機器を示すブロック図である。図５におい
て、５０ａ〜５０ｄは直流電圧を受けて動作する各種機
能を備えた機器、５１，５２は機器５０ａ〜５０ｄに接
続し、機器５０ａ〜５０ｄに直流電圧を供給するととも
に各機器５０ａ〜５０ｄ間の信号をその直流電圧に重畳
して伝達する伝送路、５３は抵抗５４，５５を介して伝
送路５１，５２に接続され、機器５０ａ〜５０ｄに電源
電圧を供給する直流電源、５６〜５８は伝送路５１，５
２を伝達する信号波形の歪を抑えるために付加された抵
抗及びコンデンサである。図に示す伝送路５１，５２の
間には機器５０ａ〜５０ｄの出力する信号と共に直流電
圧が印加されている。しかし、伝送路５１，５２に印加
される直流電圧の極性は伝送路５１，５２の外観からは
見分けられない場合が多く、例えば伝送路５１の方が伝
送路５２より常に高いとは限っておらず、直流電源５３
から直流電圧の供給がなされていない場合もある。その
ため、機器５０ａ〜５０ｄはそれぞれ伝送路５１，５２
に印加された直流電圧の極性を検出するための回路を備
えているのが一般的である。

【０００３】図６は図５の点線で囲まれた部分を詳細に
示した図である。機器５０ａは直流電圧を入力するため
の電源端子６５とコンデンサ６３，６４を介して信号を
入出力するための信号入出力端子６６とを備えており、
例えばドライバ／レシーバ回路６１が信号入出力端子６
６に接続され、データの送受信を行う。また、電源端子
６５には極性検出回路６０が接続され、電源端子６５か
ら直流電圧を取り込み、その極性を極性検出回路６０で
検出して機器５０ａは直流電圧を使用することが可能に
なる。なお、機器５０ａが伝送路５１，５２より電源を
取る場合は、ブリッジ回路を通して接続された電源回路
が必要であるが、ここでは図示していない。

【０００４】次に、図７に図６で示した極性検出回路の
一例として回路図を示す。図７において、５１，５２は
伝送路、６０は極性検出回路、７５は一方端を伝送路５
２に接続し、極性検出回路６０に流れる電流を制限する
ための電流制限抵抗、７２，７３は電流制限抵抗７５の
他方端と伝送路５１との間に接続された保護用ダイオー
ドである。６９は電流制限抵抗７５の他方端にアノード
を接続したダイオード、６７はダイオード６９のカソー
ドに発光ダイオードのアノードを接続し、伝送路５１に
発光ダイオードのカソードを接続し、フォトトランジス
タのエミッタを接地したフォトカプラー、７４ａはフォ
トカプラー６７のフォトトランジスタのコレクタに一方
端を接続し、電源に他方端を接続したプルアップ抵抗で
ある。伝送路５１が伝送路５２に対して電圧が低くな
り、ダイオード６９とフォトカプラー６７の発光ダイオ
ードのしきい値電圧の和以上にその絶対値が大きくなっ
た場合、伝送路５２からダイオード６９、フォトカプラ
ー６７及び電流制限抵抗７５を通して伝送路５１へ電流
が流れる。その結果、極性検出信号出力端７６より出力
される出力信号ＰＯ１は“Ｈ”レベルから“Ｌ”レベル
へと変化する。また、７０は電流制限抵抗７５の他方端
にカソードを接続したダイオード、６８はダイオード７
０のアノードに発光ダイオードのカソードを接続し、伝
送路５１に発光ダイオードのアノードを接続し、フォト
トランジスタのエミッタを接地したフォトカプラー、７
４ｂはフォトカプラー６８のフォトトランジスタのコレ
クタに一方端を接続し、電源に他方端を接続したプルア
ップ抵抗である。伝送路５１が伝送路５２に対して電圧
が高くなり、ダイオード７０とフォトカプラー６８の発
光ダイオードのしきい値電圧の和以上にその電圧の絶対
値が大きくなった場合、伝送路５１からダイオード７
０、フォトカプラー６８及び電流制限抵抗７５を通して
伝送路５２へ電流が流れる。その結果、極性検出信号出
力端７７より出力される出力信号ＰＯ２は“Ｈ”レベル
から“Ｌ”レベルへと変化する。伝送路５１，５２の間
の電圧極性は極性検出回路６０より出力される出力信号
ＰＯ１，ＰＯ２によって判断される。また、極性検出回
路６０はフォトカプラー６７，６８によって伝送路５
１，５２と出力端７６，７７より先の回路とは絶縁され
ている。

【０００５】

【発明が解決しようとする課題】従来の極性検出回路装
置は以上のように構成されており、フォトカプラー等の
個別部品にて構成されているため、部品点数が多くなる
という問題点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、極性検出回路を半導体集積回路
装置化することを目的とする。

【０００７】また、入力回路入力信号の電圧が不感帯以
上あるいは以下の電圧となったときのみ、伝送路間の極
性を検出でき、さらに不感帯の範囲を任意に設定できる
ようにすることを目的とする。

【０００８】

【課題を解決するための手段】第１の発明に係る半導体
集積回路装置は、第１及び第２の電位の直流電圧と該直
流電圧に重畳された信号とを供給するための第１及び第
２の伝送路に接続されて、前記直流電圧に関する検出を
行うための半導体集積回路装置であって、半導体基板上
に形成され、前記第１及び第２の伝送路の前記第１及び
第２の電位に応じた電位をそれぞれ入力する第１及び第
２の入力端を有し、前記第１の入力端の電位が第１の所
定電位を超えるかまたは該第１の所定電位より低い第２
の所定電位を下回るかを検出し、その検出結果を第１の
信号として出力するとともに前記第２の入力端の電位が
前記第１の所定電位を超えるかまたは前記第２の所定電
位を下回るかを検出し、その検出結果を第２の信号とし
て出力する入力回路と、前記半導体基板上に形成され、
前記第１及び第２の信号を入力する第１及び第２の信号
入力端と、出力端とを有し、前記第１の信号によって前
記第１の伝送路が前記第１の所定電位を超えていること
が示されかつ、前記第２の信号によって前記第２の伝送
路が前記第２の所定電位を下回っていることが示されて
いるときには前記第１の伝送路の電位が前記第２の伝送
路よりも高いと判定してその検出結果を前記出力端から
出力し、前記第２の信号によって前記第２の伝送路が前
記第１の所定電位を超えていることが示されかつ、前記
第１の信号によって前記第１の伝送路が前記第２の所定
電位を下回っていることが示されているときには前記第
２の伝送路の電位が前記第１の伝送路よりも高いと判定
してその検出結果を前記出力端から出力し、前記第１及
び第２の信号によって前記第１および第２の伝送路がと
もに前記第１の所定電位と前記第２の所定電位との間に
あることが示されているときには前記判定を行わずに、
判定が行われなかったことを示す信号を前記出力端から
出力する出力回路とを備えて構成される。

【０００９】第２の発明に係る半導体集積回路装置は、
第１の発明の半導体集積回路装置において、前記入力回
路は、前記半導体基板上に形成され、前記第１の所定電
位よりも高い電位を供給する第１の電源に接続された一
方電流電極、前記第１の入力端に接続された他方電流電
極および当該第１の入力端に接続された制御電極を有
し、前記第２の所定電位に設定されたしきい値電位を有
する第１のトランジスタと、前記半導体基板上に形成さ
れ、前記第２の所定電位よりも低い電位を供給する第２
の電源に接続された一方電流電極、前記第１の入力端に
接続された他方電流電極および当該第１の入力端に接続
された制御電極を有し、前記第１の所定電位に設定され
たしきい値電位を有する第２のトランジスタと、前記半
導体基板上に形成され、前記第１の電源に接続された一
方電流電極、前記第２の入力端に接続された他方電流電
極および当該第２の入力端に接続された制御電極を有
し、前記第２の所定電位に設定されたしきい値電位を有
する第３のトランジスタと、前記半導体基板上に形成さ
れ、前記第２の電源に接続された一方電流電極、前記第
２の入力端に接続された他方電流電極および当該第２の
入力端に接続された制御電極を有し、前記第１の所定電
位に設定されたしきい値電位を有する第４のトランジス
タとを備えて構成される。

【００１０】第３の発明に係る半導体集積回路装置は、
第２の発明の半導体集積回路装置において、前記入力回
路は、前記第１の電源と前記第１のトランジスタの間
に、前記第１の電源と前記第３のトランジスタの間に、
前記第２の電源と前記第２のトランジスタの間に、およ
び前記第２の電源と前記第４のトランジスタと間にそれ
ぞれ順方向に向けて接続されたダイオード手段をさらに
備えて構成される。

【００１１】

【作用】第１の発明における入力回路は、第１または第
２の出力端の電位が第１の所定電位と第２の所定電位の
間にある状態が第１および第２の伝送路の電位の高低の
判定に影響を与えないように構成され、つまり第１の所
定電位と第２の所定電位の間を不感帯としている。

【００１２】第２の発明における入力回路は第１または
第２の電源の電位を変えることによって第１〜第４のト
ランジスタがオンオフする電位、つまり第１または第２
の所定電位を変更して、不感帯の範囲を任意に設定す
る。

【００１３】第３の発明におけるダイオード手段が一定
のしきい値電圧を有することから、接続するダイオード
手段の個数を変えて不感帯の範囲を調整する。

【００１４】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による極性検出機能を
有する半導体集積回路装置の構成を示すブロック図であ
る。図１において、１は接地、２は電源、３は半導体集
積回路装置、８，９は半導体集積回路装置３に設けられ
た検出入力端子、４，５はそれぞれ一方端を伝送路５
１，５２に接続し他方端を検出入力端子８，９に接続し
た入力抵抗、６は検出入力端子８，９、接地１及び電源
２に接続された入力回路、７は入力回路６の出力信号を
入力してそれに応じた出力信号を出力する出力回路、４
０，４１は入力回路６の出力、１０，１１は出力回路７
から出力される極性検出出力であり、その他図７と同一
符号が付されたものは図７の同一符号部分と同一もしく
は相当する部分を示す。

【００１５】次に動作について説明する。伝送路５１お
よび伝送路５２の電圧は、それぞれ入力抵抗４、入力抵
抗５を介して検出入力端子８及び検出入力端子９から半
導体集積回路装置３へと入力される。入力抵抗４，５
は、半導体集積回路装置３に大電流が流れ込まない、あ
るいは伝送路５１，５２に大電流を吸い込まないよう電
流を制御するための抵抗である。入力回路６は検出入力
端子８と検出入力端子９の電圧が電源電位あるいは接地
電位を用いて入力回路６内で設定された不感帯の上限値
以上あるいは下限値以下の電圧になった場合、入力回路
６が出力回路７に対して第１および第２の信号（出力４
０，４１）でもって検出結果を出力し、出力回路７は極
性検出出力１０，１１を出力するように動作する。ここ
で不感帯とは、伝送路５１，５２の間に電位差が生じて
いるにもかかわらず、半導体集積回路装置３がその電位
差に対して反応しない伝送路５１，５２の電位の範囲を
いう。

【００１６】例えば伝送路５１が検出入力端子８におい
て入力回路６で設定された不感帯の上限値以上の電圧
で、伝送路５２が検出入力端子９において不感帯の下限
値以下の電圧となった場合（検出入力端子８と検出入力
端子９の電位差は不感帯の電位差以上）、入力回路６は
出力回路７に対して出力信号を出力し、極性検出結果と
して極性検出出力１０，１１が例えば“Ｈ”レベルおよ
び“Ｌ”レベルを出力する。

【００１７】次に図１に示した入力回路６と出力回路７
とで構成される半導体集積回路装置３の極性検出回路部
分を図２に基づいて説明する。図２は極性検出回路の入
力回路と出力回路の構成の一例を示す回路図である。図
２において、１２は図１に示した検出入力端子８に接続
される入力回路の入力端、１３は図１に示した検出入力
端子９に接続される入力回路６の入力端、４０ａ，４０
ｂ，４１ａ，４１ｂは入力回路６の出力、５０ａ，５０
ｂは出力回路７の第１の信号入力端、５１ａ，５１ｂは
出力回路７の第２の信号入力端、１４，１５は出力回路
７の出力端である。また、Ｑ１〜Ｑ２５はＮＰＮまたは
ＰＮＰトランジスタ、Ｒ１〜Ｒ５は抵抗、Ｄ１〜Ｄ５は
定電流源である。

【００１８】入力端１２にＰＮＰトランジスタＱ１とＮ
ＰＮトランジスタＱ４のコレクタ電極及びベース電極が
接続されている。ＰＮＰトランジスタＱ１のエミッタ電
極はノードＡに接続されている。ＮＰＮトランジスタＱ
４のエミッタ電極は接地されている。ＰＮＰトランジス
タＱ１のベース電極にはＰＮＰトランジスタＱ２，Ｑ３
のベース電極が接続され、ＰＮＰトランジスタＱ２，Ｑ
３のエミッタ電極はノードＡに接続され、ＰＮＰトラン
ジスタＱ２，Ｑ３はそれぞれＰＮＰトランジスタＱ１と
ともにカレントミラー回路を構成している。ＮＰＮトラ
ンジスタＱ４のベース電極にはＮＰＮトランジスタＱ
５，Ｑ６のベース電極が接続され、ＮＰＮトランジスタ
Ｑ５，Ｑ６のエミッタ電極は接地され、ＮＰＮトランジ
スタＱ５のコレクタ電極はＰＮＰトランジスタＱ２のコ
レクタ電極と接続され、ＮＰＮトランジスタＱ６のコレ
クタ電極はＰＮＰトランジスタＱ３のコレクタ電極と接
続され、ＮＰＮトランジスタＱ５，Ｑ６はそれぞれＮＰ
ＮトランジスタＱ４とともにカレントミラー回路を構成
している。

【００１９】入力端１３にＰＮＰトランジスタＱ７とＮ
ＰＮトランジスタＱ１０のコレクタ電極及びベース電極
が接続されている。ＰＮＰトランジスタＱ７のエミッタ
電極はノードＡに接続されている。ＮＰＮトランジスタ
Ｑ１０のエミッタ電極は接地されている。ＰＮＰトラン
ジスタＱ７のベース電極にはＰＮＰトランジスタＱ８，
Ｑ９のベース電極が接続され、ＰＮＰトランジスタＱ
８，Ｑ９のエミッタ電極はノードＡに接続され、ＰＮＰ
トランジスタＱ８，Ｑ９はそれぞれＰＮＰトランジスタ
Ｑ７とともにカレントミラー回路を構成している。ＮＰ
ＮトランジスタＱ１０のベース電極にはＮＰＮトランジ
スタＱ１１，Ｑ１２のベース電極が接続され、ＮＰＮト
ランジスタＱ１１，Ｑ１２のエミッタ電極は接地され、
ＮＰＮトランジスタＱ１１のコレクタ電極はＰＮＰトラ
ンジスタＱ８のコレクタ電極と接続され、ＮＰＮトラン
ジスタＱ１２のコレクタ電極はＰＮＰトランジスタＱ９
のコレクタ電極と接続され、ＮＰＮトランジスタＱ１
１，Ｑ１２はそれぞれＮＰＮトランジスタＱ１０ととも
にカレントミラー回路を構成している。そして、第１の
信号として、トランジスタＱ２，Ｑ５のコレクタ電極か
ら入力回路６の出力４０ａが出ており、トランジスタＱ
３，Ｑ６のコレクタ電極から入力回路６の出力４０ｂが
出ている。また、第２の信号として、トランジスタＱ
８，Ｑ１１のコレクタ電極から入力回路６の出力４１ａ
が出ており、トランジスタＱ９，Ｑ１２のコレクタ電極
から入力回路６の出力４１ｂが出ている。

【００２０】ノードＡと電源２との間には直列にＮＰＮ
トランジスタＱ１３が接続され、ＮＰＮトランジスタＱ
１３のベース電極と電源２との間には、定電流源Ｄ１が
接続されている。また、ＮＰＮトランジスタＱ１３のベ
ース電極は、直列に接続された抵抗Ｒ１とＰＮＰトラン
ジスタＱ１４とＮＰＮトランジスタＱ１５とを介して接
地される。ノードＡの電位はＮＰＮトランジスタＱ１３
のベース電位を抵抗Ｒ１とＰＮＰトランジスタＱ１４と
ＮＰＮトランジスタＱ１５とで調整することにより設定
できる。

【００２１】ＮＰＮトランジスタＱ１６は、エミッタ電
極を接地し、コレクタ電極及びベース電極をＰＮＰトラ
ンジスタＱ２及びＮＰＮトランジスタＱ５のコレクタ電
極に接続している。ＮＰＮトランジスタＱ１７は、エミ
ッタ電極を接地し、コレクタ電極をＰＮＰトランジスタ
Ｑ９及びＮＰＮトランジスタＱ１２のコレクタ電極に接
続し、ベース電極をＮＰＮトランジスタＱ１６のベース
電極に接続している。これらＮＰＮトランジスタＱ１
６，Ｑ１７はカレントミラー回路を構成している。抵抗
Ｒ２はＮＰＮトランジスタＱ１７のコレクタ電極に一方
端を接続し、他方端を接地している。ＮＰＮトランジス
タＱ１８は抵抗Ｒ２の一方端にベース電極を接続し、エ
ミッタ電極を接地している。定電流源Ｄ２は一方端を電
源２に接続し、他方端をＮＰＮトランジスタＱ１８のコ
レクタ電極に接続している。ＮＰＮトランジスタＱ１９
はＮＰＮトランジスタＱ１８のコレクタ電極にベース電
極を接続し、エミッタ電極を接地している。定電流源Ｄ
３は一方端を電源２に接続し、他方端をＮＰＮトランジ
スタＱ１９のコレクタ電極に接続している。ＮＰＮトラ
ンジスタＱ２０はＮＰＮトランジスタＱ１９のコレクタ
電極にベース電極を接続し、エミッタ電極を接地してい
る。抵抗Ｒ３は一方端を電源２に接続し、他方端をＮＰ
ＮトランジスタＱ２０のコレクタ電極に接続している。
そして、ＮＰＮトランジスタＱ２０のコレクタ電極に出
力端１４が接続している。

【００２２】ＮＰＮトランジスタＱ２１は、エミッタ電
極を接地し、コレクタ電極及びベース電極をＰＮＰトラ
ンジスタＱ８及びＮＰＮトランジスタＱ１１のコレクタ
電極に接続している。ＮＰＮトランジスタＱ２２は、エ
ミッタ電極を接地し、コレクタ電極をＰＮＰトランジス
タＱ３及びＮＰＮトランジスタＱ６のコレクタ電極に接
続し、ベース電極をＮＰＮトランジスタＱ２１のベース
電極に接続している。これらＮＰＮトランジスタＱ２
１，Ｑ２２はカレントミラー回路を構成している。抵抗
Ｒ４はＮＰＮトランジスタＱ２２のコレクタ電極に一方
端を接続し他方端を接地している。ＮＰＮトランジスタ
Ｑ２３は抵抗Ｒ４の一方端にベース電極を接続し、エミ
ッタ電極を接地している。定電流源Ｄ４は一方端を電源
２に接続し、他方端をＮＰＮトランジスタＱ２３のコレ
クタ電極に接続している。ＮＰＮトランジスタＱ２４は
ＮＰＮトランジスタＱ２３のコレクタ電極にベース電極
を接続し、エミッタ電極を接地している。定電流源Ｄ５
は一方端を電源２に接続し、他方端をＮＰＮトランジス
タＱ２４のコレクタ電極に接続している。ＮＰＮトラン
ジスタＱ２５はＮＰＮトランジスタＱ２４のコレクタ電
極にベース電極を接続し、エミッタ電極を接地してい
る。抵抗Ｒ５は一方端を電源２に接続し、他方端をＮＰ
ＮトランジスタＱ２５のコレクタ電極に接続している。
そして、ＮＰＮトランジスタＱ２５のコレクタ電極に出
力端１５が接続している。

【００２３】次に動作について説明する。入力回路６は
入力端１２の電位が第１の所定電位を超えるかまたは第
１の所定電位より低い第２の所定電位を下回るかを検出
し、また入力端１３の電位が第１の所定電位を超えるか
または第２の所定電位を下回るかを検出し、その検出結
果を出力回路７に対して出力する。出力回路７は入力回
路６の出力４０ａ，４０ｂ，４１ａ，４１ｂを第１およ
び第２の信号入力端子５０ａ，５０ｂ，５１ａ、５１ｂ
から入力し、極性検出結果として出力端１４，１５より
“Ｈ”レベルまたは“Ｌ”レベルを出力する。具体的に
分かり易く説明するために図中のノードＡの電位を１
Ｖ、接地電位を０Ｖとして説明する。ノードＡの電位が
１Ｖとすると、通常カレントミラーを形成する入力回路
用ＰＮＰトランジスタＱ１，Ｑ７は入力端１２，１３が
０．３Ｖ以下の時にＯＮする。逆にカレントミラーを形
成する入力回路用ＮＰＮトランジスタＱ４，Ｑ１０は、
通常入力端１２，１３が０．７Ｖ以上の時にＯＮする。
従って、入力端１２，１３の電位が０．３Ｖ〜０．７Ｖ
の間ではＰＮＰトランジスタＱ１，Ｑ７及びＮＰＮトラ
ンジスタＱ４，Ｑ１０はＯＦＦ状態となり、ＮＰＮトラ
ンジスタＱ１６，Ｑ１７，Ｑ２１，Ｑ２２のコレクタ電
極へ対しての電流の供給あるいは吸い込みが起こらな
い。これにより０．３〜０．７Ｖでは動作しない不感帯
を生ずる。すなわち、トランジスタＱ２〜Ｑ６がＯＦＦ
状態になることによって、入力回路６の第１の信号とし
て出力回路７の第１の信号入力端５０ａ，５０ｂに電流
を流さないという状態が現れる。また、トランジスタＱ
７〜Ｑ１２がＯＦＦ状態になることによって、入力回路
６の第２の信号として出力回路７の第２の信号入力端５
１ａ，５１ｂに電流を流さないという状態が現れる。

【００２４】入力端１２が０．３Ｖ、入力端１３が０．
７Ｖの場合を考える。入力端１２側は入力回路用ＰＮＰ
トランジスタＱ１がＯＮ状態になるため、入力回路６で
はＰＮＰトランジスタＱ２，Ｑ３がＯＮして出力回路７
のＮＰＮトランジスタＱ１６，Ｑ２２のコレクタ電極に
電流を供給する。すなわち、トランジスタＱ２，Ｑ３が
ＯＮ状態となり、入力回路６の第１の信号としてトラン
ジスタＱ２，Ｑ３からトランジスタＱ１６，Ｑ２２へ電
流が流れるという電流供給状態が現れる。

【００２５】一方、入力端１３側は入力回路用ＮＰＮト
ランジスタＱ１０がＯＮ状態になるため、入力回路６の
ＮＰＮトランジスタＱ１１，Ｑ１２がＯＮして出力回路
７のＮＰＮトランジスタＱ１７，Ｑ２１のコレクタ電極
から電流を吸い込もうとする。すなわち、トランジスタ
Ｑ１１，Ｑ１２がＯＮ状態となり、入力回路６の第２の
信号としてトランジスタＱ１７，Ｑ２１からトランジス
タＱ１１，Ｑ１２へ電流が流れるという電流吸い込み状
態が現れる。この２つの作用によって出力回路７では、
出力端１５側のカレントミラー回路はＯＦＦ状態にな
り、ＮＰＮトランジスタＱ２３のベース電極に電流が供
給されてＮＰＮトランジスタＱ２５がＯＮするため、出
力端１５は“Ｌ”レベルとなる。逆に出力端１４側のカ
レントミラー回路はＯＮ状態となり、ＮＰＮトランジス
タＱ１８のベース電極に電流が供給されずＮＰＮトラン
ジスタＱ１８がオフし従ってＮＰＮトランジスタＱ２０
がＯＦＦするため出力端１４は“Ｈ”レベルとなる。

【００２６】逆に入力端１２が０．７Ｖ、入力端１３が
０．３Ｖの場合、出力回路７の第１の信号入力端５０
ａ，５０ｂでは入力回路６へ向かって電流が流れるとい
う電流吸い込み状態（第１の信号）を受け、出力回路７
の第２の信号入力端５１ａ，５１ｂでは出力回路７へ向
かって電流が流れるという電流供給状態（第２の信号）
を受けるので、出力端１４は“Ｌ”レベル、出力端１５
は“Ｈ”レベルとなる。

【００２７】なお、上述の場合入力端１２，１３の電位
の一方のみが不感帯にある場合でも出力端１４，１５の
信号の状態は変化しない。

【００２８】なお、この入力回路６において、入力端１
２、入力端１３がともに０．７Ｖ以上であったり、とも
に０．３Ｖ以下となるようなことはない。また負電圧が
かかることもない。

【００２９】また、上記実施例では、ＮＰＮトランジス
タＱ１３等によりノードＡの電位を１Ｖに設定したが、
接地電位側にもＮＰＮトランジスタＱ１３，Ｑ１５と抵
抗Ｒ１とＰＮＰトランジスタＱ１４と定電流源Ｄ１と同
様の回路を設けてＮＰＮトランジスタＱ５，Ｑ１０のエ
ミッタ側の電位を調節して不感帯の範囲を変えることも
できる。

【００３０】次に半導体集積回路の極性検出回路の他の
態様を図３に基づいて説明する。図３は図２で示した極
性検出回路の入力回路に不感帯調整部を追加した例を示
す回路図である。

【００３１】図３において、Ｑ２６〜Ｑ２８及びＱ３２
〜Ｑ３３は不感帯調整用ＰＮＰトランジスタ、Ｑ２９〜
Ｑ３１及びＱ３５〜Ｑ３７は不感帯調整用ＮＰＮトラン
ジスタ、２５〜２８は不感帯調整部、２９は第１の出力
回路入力、３０は第２の出力回路入力、３１は第３の出
力回路入力、３２は第４の出力回路入力である。なお、
不感帯調整用ＰＮＰトランジスタＱ２６〜Ｑ２８及びＱ
３２〜Ｑ３３はそれぞれｍ個、不感帯調整用ＮＰＮトラ
ンジスタＱ２９〜Ｑ３１及びＱ３５〜Ｑ３７はそれぞれ
ｎ個直列に接続されたものである。

【００３２】不感帯の設定法について述べる。ノードＡ
の電圧を３Ｖとする。入力回路用ＰＮＰトランジスタの
電圧範囲が、〔３−０．７（入力回路用ＰＮＰトランジ
スタ１コ分）−０．７×ｍ（不感帯調整用ＰＮＰトラン
ジスタｍコ分）〕＞０（ｍは整数）の範囲であればＰＮ
ＰトランジスタＱ１，Ｑ７がＯＮ状態となる。すなわ
ち、ＰＮＰトランジスタＱ１，Ｑ７がＯＮ状態となる電
圧は、ｍ＝０の時２．３Ｖ、ｍ＝１の時１．６Ｖ、ｍ＝
２の時０．９Ｖ、ｍ＝３の時０．２Ｖとなる。

【００３３】同様に入力回路用ＮＰＮトランジスタの電
圧範囲が、〔０．７（入力回路用ＮＰＮトランジスタ１
コ分）＋０．７×ｎ（不感帯調整用ＮＰＮトランジスタ
ｎコ分）〕＜３（ｍは整数）の範囲であれば、ＮＰＮト
ランジスタＱ４，Ｑ１０がＯＮ状態となる。すなわち、
ＮＰＮトランジスタＱ４，Ｑ１０がＯＮ状態となる電圧
は、ｎ＝０の時０．７Ｖ、ｎ＝１の時１．４Ｖ、ｎ＝２
の時２．１Ｖ、ｎ＝３の時２．８Ｖとなる。これらの組
み合わせによって不感帯の範囲を任意に選ぶことが可能
である。但し、入力回路用ＰＮＰトランジスタＱ１，Ｑ
７の動作電圧＞入力回路用ＮＰＮトランジスタＱ４，Ｑ
１０の動作電圧を満たさなければならない。その他の入
力回路、出力回路の動作については、図２に示した半導
体集積回路装置と同様の動作をする。

【００３４】なお、上記実施例では不感帯調整部にトラ
ンジスタＱ２６〜Ｑ３７を用いたが、ダイオードを用い
てもよく上記実施例と同様の効果を奏する。

【００３５】また、図４に示すように図１に示した入力
抵抗３，４を半導体集積回路装置３内に設けてもよく、
上記実施例と同様の効果を奏する。

【００３６】

【発明の効果】以上のように請求項１記載の発明の半導
体集積回路装置によれば、集積化された入力回路と出力
回路によって第１の所定電位を上限とし第２の所定電位
を下限とする不感帯を有する極性検出を行うことがで
き、従来のようにフォトカプラーを用なくても極性検出
が可能となり、部品点数を削減することができるという
効果がある。

【００３７】請求項２記載の発明の半導体集積回路装置
によれば、第１および第２の電源の少なくとも一方を用
いて不感帯の上限と下限を容易に設定することができる
という効果がある。

【００３８】請求項３記載の発明の半導体集積回路装置
によれば、ダイオードの接続の有無と接続する数とを調
整することによってさらに容易に不感帯の範囲を任意に
設定することができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体集積回路装置
の構成を示すブロック図である。

【図２】図１に示した入力回路及び出力回路の構成の一
例を示す回路図である。

【図３】図１に示した入力回路の他の態様を示す回路図
である。

【図４】この発明の他の実施例による半導体集積回路装
置の構成を示すブロック図である。

【図５】従来の伝送路と機器接続を示すブロック図であ
る。

【図６】図５の機器の構成の一部を示すブロック図であ
る。

【図７】従来の半導体集積回路装置の構成を示す回路図
である。

【符号の説明】

１接地２電源３半導体集積回路装置４，５入力抵抗６入力回路７出力回路８，９検出入力端子１０，１１極性検出出力２５〜２８不感帯調整部５１，５２伝送路

Claims

(57)【特許請求の範囲】

【請求項１】第１及び第２の電位の直流電圧と該直流
電圧に重畳された信号とを供給するための第１及び第２
の伝送路に接続されて、前記直流電圧に関する検出を行
うための半導体集積回路装置であって、半導体基板上に形成され、前記第１及び第２の伝送路の
前記第１及び第２の電位に応じた電位をそれぞれ入力す
る第１及び第２の入力端を有し、前記第１の入力端の電
位が第１の所定電位を超えるかまたは該第１の所定電位
より低い第２の所定電位を下回るかを検出し、その検出
結果を第１の信号として出力するとともに前記第２の入
力端の電位が前記第１の所定電位を超えるかまたは前記
第２の所定電位を下回るかを検出し、その検出結果を第
２の信号として出力する入力回路と、前記半導体基板上に形成され、前記第１及び第２の信号
を入力する第１及び第２の信号入力端と、出力端とを有
し、前記第１の信号によって前記第１の伝送路が前記第
１の所定電位を超えていることが示されかつ、前記第２
の信号によって前記第２の伝送路が前記第２の所定電位
を下回っていることが示されているときには前記第１の
伝送路の電位が前記第２の伝送路よりも高いと判定して
その検出結果を前記出力端から出力し、前記第２の信号
によって前記第２の伝送路が前記第１の所定電位を超え
ていることが示されかつ、前記第１の信号によって前記
第１の伝送路が前記第２の所定電位を下回っていること
が示されているときには前記第２の伝送路の電位が前記
第１の伝送路よりも高いと判定してその検出結果を前記
出力端から出力し、前記第１及び第２の信号によって前
記第１および第２の伝送路がともに前記第１の所定電位
と前記第２の所定電位との間にあることが示されている
ときには前記判定を行わずに、判定が行われなかったこ
とを示す信号を前記出力端から出力する出力回路と、を備える半導体集積回路装置。
【請求項２】前記入力回路は、前記半導体基板上に形成され、前記第１の所定電位より
も高い電位を供給する第１の電源に接続された一方電流
電極、前記第１の入力端に接続された他方電流電極およ
び当該第１の入力端に接続された制御電極を有し、前記
第２の所定電位に設定されたしきい値電位を有する第１
のトランジスタと、前記半導体基板上に形成され、前記第２の所定電位より
も低い電位を供給する第２の電源に接続された一方電流
電極、前記第１の入力端に接続された他方電流電極およ
び当該第１の入力端に接続された制御電極を有し、前記
第１の所定電位に設定されたしきい値電位を有する第２
のトランジスタと、前記半導体基板上に形成され、前記第１の電源に接続さ
れた一方電流電極、前記第２の入力端に接続された他方
電流電極および当該第２の入力端に接続された制御電極
を有し、前記第２の所定電位に設定されたしきい値電位
を有する第３のトランジスタと、前記半導体基板上に形成され、前記第２の電源に接続さ
れた一方電流電極、前記第２の入力端に接続された他方
電流電極および当該第２の入力端に接続された制御電極
を有し、前記第１の所定電位に設定されたしきい値電位
を有する第４のトランジスタとを備える、請求項１記載
の半導体集積回路装置。
【請求項３】前記入力回路は、前記第１の電源と前記第１のトランジスタの間に、前記
第１の電源と前記第３のトランジスタの間に、前記第２
の電源と前記第２のトランジスタの間に、および前記第
２の電源と前記第４のトランジスタと間にそれぞれ順方
向に向けて接続されたダイオード手段をさらに備える、
請求項２記載の半導体集積回路装置。