JPH01109917A

JPH01109917A - 信号レベル識別回路

Info

Publication number: JPH01109917A
Application number: JP62268740A
Authority: JP
Inventors: Riyouichi Danki; 亮一段木; Takashi Kawabata; 川畑　考志; Hisashi Morikawa; 久森川; Toshiaki Usui; 敏彰臼井; Kiyoshi Sugita; 清杉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-10-23
Filing date: 1987-10-23
Publication date: 1989-04-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕遠隔地点等から入力されるレベル変動し得るディジタル
信号を識別する回路に関し、入力信号の論理レベルがまちまちでも、これに対応して
入力信号の識別が正確に行うことができることを目的と
し、基準電圧を有する基準電源と、基準電圧よりも所定電圧
だけ高く２つの入力電圧の間に可変設定される値を閾値
として有し、該閾値よりも入力電圧が低い時のみ、後続
のインタフェース素子に接続された出力回路に所定の出
力電圧を発生させるための電流を供給する比較回路とで
構成する。

〔産業上の利用分野〕

本発明は信号レベル識別回路に関するものであり、特に
遠隔地点等から入力されるレベル変動し得るディジタル
信号を識別する回路に関するものである。

〔従来の技術〕

従来から良く知られた信号レベル識別回路としては、第
４図（ａ）及び（ｂ）に示すものがある。

図中、１０は識別レベルが予め定まっている汎用のディ
ジクルインタフェース素子としてのバッファ又はインバ
ータ、Ｒアは受信側での終端（プルアップ）抵抗、Ｒｔ
は送受信間の線路インピーダンス、１１は送信側で“Ｈ
”又はＬ”レヘルを作るためのスイッチ、１２は同じく
送信側に設けられたスイッチ１１と等価なバッファ又は
インバータである。尚、ＶＣＣは終端抵抗Ｒ７のプルア
ップ電圧である。

このような信号レベル識別回路では、受信側のバッファ
又はインバータ１０の入力レベルが例えば１．８ｖ以上
であれば“Ｈ″レベル識別し、０゜４ｖ以下であれば“
Ｌ”レベルと識別して同じ論理出力又は反転した論理出
力を発生ずる。

〔発明が解決しようとする問題点〕

このように受信側の入力端近傍で終端した場合、バッフ
ァ又はインバータ１０の入力信号ＶＩＲは、次式（１ン
のように終端抵抗Ｒ，と！ＩＩＡ路インピーダンスＲｔ
　との分圧値になる。

但し、ｖｓは送信側のスイッチ１１又はバッファ１２の
出力電圧である。

従って、送信側電圧Ｖ、を例えば１Ｌ”レベルとすると
、入力側のバッファ又はインバータ１０では式（１）の
右辺の第１項だけ“Ｌ”レベルが上昇するため、特にバ
ッファ又はインバータ１ｏがＴＴＬ回路構成の場合には
、上記の閾値である０、４Ｖ以下に下がらず、入力信号
を“Ｌ”レベルとして識別できないという問題点がある
。また、この場合にＲ７は終端抵抗として特定の値を有
するため、値を大きくする七終端抵抗としての意味がな
くなり且つ外来雑音が乗り易（なるという問題点がある
。

更に、ＣＭＯ３で構成した場合には、閾値は高いが、ラ
ッチアップの危険性を有するため、かかる入力インタフ
ェース素子として不適当であった。

従って、本発明は、入力信号の論理レベルがまちまちで
あっても、これに対応して入力信号の識別が正確に行う
ことのできる信号レベル識別回路を実現することを目的
とする。

〔問題点を解決するための手段］第１図は、上記の目的を達成するための本発明に係る信
号レベル識別回路の原理図を示し、Ｉは基準電圧Ｖｌｌ
ＥＦを有する基準電源、２は基準電圧Ｖ　ＩＩＥＦより
も所定電圧だけ高く２つの入力電圧Ｖ　ｉｎの間に可変
設定される値を閾値Ｔｈとして有し、この閾値Ｔｈより
も入力電圧Ｖ、７が低い時のみ、後続のインタフェース
素子１０に接続された出力回路３に所定の出力電圧を発
生させるための電流を供給する比較回路である。

〔作　　　用〕

第１図に示した本発明に係る信号レベル識別回路では、
比較回路２は基準電源１によって与えられる基準電圧Ｖ
　ＩＩＥＦよりも所定電圧だけ高い値を閾値Ｔｈとして
有しており、この閾値Ｔｈより入力電圧Ｖ　ｉ　１１が
低い時は出力回路３に出力電圧を与えないが、閾値Ｔｈ
より入力電圧Ｖ、、ｌが高い時は出力回路３に所定の電
圧を発生するように出力回路３に電流を供給する。従っ
て、出力回路３に電圧が発生されるか否かによって入力
信号が“Ｈ”レベルであるか又は“Ｌ″レベルあるかが
後続のインタフェース素子１０において識別できる。

この場合、閾値Ｔｈは２つの入力電圧■、７の間に可変
設定できるようになっているので、入力信号レベルが予
め分かれば、これに合わせて基準電圧Ｖ！ｌＥＦ、延い
ては閾値Ｔｈを色々に設定でき、以て信号レベル識別を
正確に行える。

〔実　施　例〕

以下、本願発明に係る信号レベル識別回路の実施例を説
明する。

第２図は、本発明に係る信号レベル識別回路の一実施例
が示されており、この実施例では、比較回路２が、入力
電圧Ｖ　ｉ　ｎをプルアップする終端抵抗Ｒｔと、この
終端抵抗ＲＴにエミッタが接続され、コレクタが出力回
路３に接続され、ベースが基準電源ｌに接続されたトラ
ンジスタＱとで構成されている。また、出力回路３は抵
抗Ｒｃで構成されており、この抵抗Ｒｃの両端電圧を後
続のディジタルインタフェース素子としてのバッファ又
はインバータＩＯの入力信号としている。

次に、この実施例の動作を説明する。

まず、この実施例では、基準電源１がＶＥ準電圧Ｖ　Ｉ
ＥＦを有しているため、トランジスタＱのエミｙ９電位
ｖｔは、Ｖｔ　＝Ｖ＋＋ｔｒ　＋　ＶＩＬ！　（但し、
■、はトランジスタＱの略一定のベース−エミッタ電圧
降下）となり、これが上記の閾値Ｔｈに相当する。そし
て、この閾値Ｔｈは、比較回路２の入力端子としてのト
ランジスタＱのエミッタに入力される信号■、、、の“
Ｈ”及び“Ｌ゛レベルこれは例えば計測或いは線路イン
ピーダンスＲ５を考慮した時の計算によって求められる
）の間に位置するように設定される。

従って、今、比較回路２への入力信号■、７のレベルが
閾値Ｔｈより高ければ、電圧ＶＣＣからの電流は線路イ
ンピーダンスＲ３の方には流れず、専ら抵抗Ｒ１を介し
て抵抗Ｒｃに流れる。

この時の電流値ＩＦは、Ｉｔ　＝　（Ｖｃｃ　　Ｖｔ　）　／　Ｒｔ＝　（Ｖｃ
ｃ　　ＶＩＩＥＦ　　Ｖａｔ）　／　Ｒｔの一定電流と
なるから、出力抵抗Ｒｃの両端の電圧ｖ０は、Ｖｏ　＝　（Ｖｃｃ　　ＶＩＩＥＦ　　Ｖａｔ）　Ｒｅ
　／Ｒｔの一定電圧となる。

バッファ又はインバータ１０は、この出力電圧■。を識
別できる所定の閾値を存している。

一方、比較回路２への入力信号レベルが閾値Ｔｈより低
ければ、電圧ＶＣＣからの電流はトランジスタＱの方に
は流れず専ら線路インピーダンスＲＬの方に流れる。

従って、出力抵抗Ｒ６には比較回路２から電流が供給さ
れない。この場合、バッファ又はインバータ１０がＴＴ
Ｌ回路構成を有している時には、バッファ又はインバー
タ１０から電ｉｒｔが流れ出して出力抵抗Ｒｅの両端に
Ｒｏ・■、なる電圧を発生するとともに、この時にはバ
ッファ又はインバータ１０としては“Ｌ″レベル入力し
て識別する。バッファ又はインバータ１０がＣＭＯ３回
路構成を有している場合には、出力抵抗Ｒ６の両端電圧
は０゛となって“Ｌ”レベル識別を行うこととなる。

言い換えれば、Ｒ６とＲ１をかかる識別が可能なように
基準電圧Ｖ　ＩＩＦとともに予め選定すれば、バッファ
又はインバータ１０は、ｖｏを“Ｈ”レベル又は“Ｌ”
レベル入力として識別することができることとなる。

上記の実施例では、終端抵抗ＲＴを線路インピーダンス
ＲＬの側から見た時、整合をとるため一定の値としたが
、終端抵抗Ｒアを用いずに線路インピーダンスＲｔの側
から見た時の終端抵抗を無限にすることも入力側に直列
に終端抵抗を挿入することにより可能である。

第３図は、本発明に係る信号レベル識別回路の他の実施
例が示されており、この実施例では、比較回路２が、出
力回路３としての出力抵抗Ｒｅと直列に縦続接続された
第１及び第２のトランジスタＱ１、Ｑ２と、第１のトラ
ンジスタＱ１のエミフタ抵抗Ｒ４と、両トランジスタＱ
１、Ｑ２のベース間に接続されエミフタ抵抗ＲＥに電流
を供給するための電源■、とを含み、第１のトランジス
タＱ１のコレクタに接続された第２のトランジスタＱ２
のエミフタを入力端子ｖＩ、、の入力端子としている。

従って、線路側からは柊＠砥抗は無限の抵抗を存し且つ
入力側にて整合をとっているため外来雑音にも強い回路
となっている。その他の構成は第２図の実施例と同様で
ある。

次に、この実施例の動作を説明する。

今、比較回路２への入力電圧Ｖ　ｉｎがトランジスタＱ
２のエミフタ電位（トランジスタＱ１のコレクタ電位）
となっている閾値Ｔｈ　＝Ｖ＋＋ｉｙ　　ＶＩＩ！より
も大きい時には、電ｔａ　Ｖ　ｃ　ｃから抵抗Ｒえを通
って流れる電流■、は、線路インピーダンスＲ５の方へ
は流れず専ら出力抵抗Ｒｃの方へ流れる。

この場合の電流■、は、出力抵抗Ｒ９を流れる電流ＩＣ
と等しいので、Ｉｃ＝Ｉｔ＝　　（Ｖｃｃ　　ＶＩＥ　　ＶＳ　　Ｖ＊１ｒ）Ｒｃ
／　Ｒｃとなり、これらの要素はいずれも定数であるの
で、電流■。は一定となる。そして、この場合も第２図
の実施例と同様に、電流Ｉ、によって出力抵抗ＲＣの両
端に発生する出力電圧■。をバッファ又はインバータ１
０が”　Ｈ”　レベルとして識別できるように抵抗Ｒ１
とＲＣの値が選択されている。

一方、比較回路２への入力電圧ｙ　ｉｎが上記の閾値Ｔ
ｈより低ければ、電圧ｖｃｅからの電流■、はトランジ
スタＱ２の方には流れず専ら線路インピーダンスＲ，の
方に流れる。

従って、出力抵抗Ｒ９には比較回路２から電流が供給さ
れない。この場合も上記の実施例と同様に、バッファ又
はインバータＩＯがＴＴＬ回路＋ｆａ成を有している時
には、バッファ又はインバータ１０から電流■、が流れ
出して出力抵抗Ｒｃの両端にＲｅ　　・ｒ＋なる電圧を
発生するとともに、この時にはバッファ又はインバータ
１０としては、“Ｌ”レベル入力として識別する。バッ
ファ又はインバータ１０がＣＭＯ３回路構成を有してい
る場合には、出力抵抗Ｒｃの両端電圧は“０”となって
“Ｌ′”レベル識別を行うこととなる。

尚、この実施例では、電源■、とＶ　ＲＥｒとを直列接
続したが、切り離してそれぞれトランジスタＱＩＱ２の
ベースに接続してもよい。但し、この場合には、Ｖ、＞
Ｖ□、なる関係が必要である。

〔発明の効果〕

以上のように、本発明の信号レベル識別回路によれば、
２つの入力信号レベルの間に比較回路の閾値が位置する
ように基準電圧を設定し、その閾値を入力電圧が越えた
時のみ出力１回路に比較回路から電流を供給して後続の
ディジクルインタフェース素子でレベル識別ができるよ
うにしたので、入力信号が変動しても、それに合わせた
閾値を設定することができるので、特に線路インピーダ
ンスが大きく変動するような遠隔地点間のディジタル信
号伝送に対して効果がある。また、閾値が種々の値を選
択できることは、回路設計上の余裕度が大きくとれる利
点がある。

【図面の簡単な説明】

第１図は本発明に係る信号レベル識別回路を概念的に示
した図、第２図は本発明に係る信号レベル識別回路の一実施例を
示す回路図、第３図は本発明に係る信号レベル識別回路の他の実施例
を示す回路図、第４図は従来の一般的な信号レベル識別回路を示す回路
図、である。第１図において、 ■・・・基準電源、２・・・比較回路、３、Ｒｏ・・・出力回路、１０・・・バッファ又はインバータ、Ｑ、Ｑｌ、Ｑ２・・・トランジスタ、 ■、・・・電源。図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

（１）基準電圧（Ｖ＿Ｒ＿Ｅ＿Ｆ）を有する基準電源（
１）と、該基準電圧（Ｖ＿Ｒ＿Ｅ＿Ｆ）よりも所定電圧
だけ高く２つの入力電圧（Ｖ＿ｉ＿ｎ）の間に可変設定
される値を閾値（Ｔｈ）として有し、該閾値（Ｔｈ）よ
りも入力電圧（Ｖ＿ｉ＿ｎ）が低い時のみ、後続のイン
タフェース素子（１０）に接続された出力回路（３）に
所定の出力電圧を発生させるための電流を供給する比較
回路（２）と、を備えたことを特徴とする信号レベル識別回路。
（２）前記比較回路（２）が、前記入力電圧（Ｖ＿ｉ＿
ｎ）をプルアップする抵抗（Ｒ＿Ｔ）と、該抵抗（Ｒ＿
Ｔ）にエミッタが接続され、コレクタが前記出力回路に
接続され、ベースが前記基準電源（１）に接続されたト
ランジスタ（Ｑ）とで構成されている特許請求の範囲第
１項に記載の信号レベル識別回路。
（３）前記比較回路（２）が、前記出力回路（３）と直
列に縦続接続された第１及び第２のトランジスタ（Ｑ１
、Ｑ２）と、該第１のトランジスタ（Ｑ１）のエミッタ
抵抗（Ｒ＿Ｅ）と、両トランジスタ（Ｑ１、Ｑ２）のベ
ース間に接続され該エミッタ抵抗（Ｒ＿Ｅ）に電流を供
給するための電源（Ｖ＿Ｓ）とを含み、該第１のトラン
ジスタ（Ｑ１）のコレクタに接続された該第２のトラン
ジスタ（Ｑ２）のエミッタを前記入力電圧（Ｖ＿ｉ＿ｎ
）の入力端子とする特許請求の範囲第１項に記載の信号
レベル識別回路。
（４）前記出力回路（３）に発生される所定の出力電圧
が、前記インタフェース素子（１０）の識別電圧に対応
するように該比較回路（２）内の電流供給路の抵抗値及
び前記出力回路（３）の抵抗値が設定されている特許請
求の範囲第１項に記載の信号レベル識別回路。