JP2544098B2 - 搬送電流デイジタル・デ−タ・トランシ−バ - Google Patents

Description

【発明の詳細な説明】 ［発明の背景］ マイクロプロセッサは家庭や工業においてインテリジ
ェント制御装置として多くの用途が発見されつつある。
このようなマイクロプロセッサを複数個共通のデータ母
線を介して相互接続した場合には、情報を正しく転送す
るために、特願昭59−260965号（特開昭60−169257号に
対応）明細書に記載されているような種々のプロトコル
が使用される。

共通データ母線が電力周波数とともに変調された高周
波搬送波信号を含む電力線通信母線のような広帯域通信
母線で構成される場合には、トランシーバが使用され
る。このトランシーバは、マイクロプロセッサによって
利用できるように被変調（すなわち変調された）搬送波
をベースバンド・データに変換し、またマイクロプロセ
ッサからのベースバンド・データを電力線通信母線に伝
送できるように被変調搬送波に変換できるものでなけれ
ばならない。従来のトランシーバはマイクロプロセッサ
との相互接続用に４端子を必要としており、これによっ
てトランシーバの送信器部および受信器部のデータ入
力、データ出力および制御を行っている。従って、従来
のトランシーバは２本の導体線からなるベースバンド・
データ母線に直接接続するのに適していない。また、こ
のような従来のトランシーバは受信動作モードおよび送
信動作モードの両方において広帯域端子に対して低イン
ピーダンスを呈してるので、複数のトランシーバを２本
の導体線からなる広帯域データ母線に接続した場合には
搬送波信号を減衰させる。

マイクロプロセッサまたはベースバンド・データ母線
と相互接続するために２個の端子のみを必要とする搬送
電流ディジタル・データ・トランシーバが前述の特許出
願明細書に記載されている。このトランシーバは、工業
用としては優れた性能を有しているけれども、個別部品
を使用して設計されているので、例えば壁のコンセント
を利用して電力線に接続される家庭用装置に用いること
ができるように、簡単に小型化することができない。

本発明の搬送電流ディジタル・データ・トランシーバ
は、いくつかのマイクロプロセッサと共通データ母線に
関連した上述のすべての問題を克服するのに十分な論理
およびインピーダンス制御機能と共に、広帯域データ母
線とベースバンド・データ母線との間の「透明な」イン
ターフェース機能を備えている。回路素子および機能の
選択により、コンパクトで効率のよい構成の集積回路で
トランシーバを形成することができる。

［発明の概要］ 搬送電流ディジタル・データ・トランシーバは、100
乃至200kHzの範囲の搬送波周波数のASK100％変調すなわ
ちオンオフ・キーイングにより1000ビット／秒でデータ
の通信を行うためのアナログ集積回路内に形成されるよ
うに設計されている。ベースバンド入力／出力ポートに
おいてノア・ゲートに結合したオープンコレクタ駆動器
により「送信中受信（ilsten−while−talk）」機能が
可能になる。可変相互コンダクタンス増幅器、低域通過
フィルタおよび二極性ピーク比較器から構成されるダイ
ナミック・リミタが、搬送波を復調する前に搬送波信号
から雑音を除去する機能を果す。三状態（tristate）電
力増幅器が送信モードにおいて広帯域端子に対し低イン
ピーダンスを形成し、受信モードにおいては高インピー
ダンスを形成する。

［好適実施例の説明］ トランシーバの機能 第１図のブロック図はトランシーバ10の主な機能を示
している。ベースバンドI/O（入力／出力）ポート11
は、負の直流電源母線を基準とした単一の端子であり、
例えば抵抗を介して5Vの正の電源電圧に共通に接続され
ている。ベースバンドI/Oポートの電圧は通常すなわち
広帯域I/Oポートに搬送波信号がない場合には高レベル
であり、広帯域I/Oポート12に搬送波が存在する場合す
なわちデータが受信されていることを示している場合に
は内部のオープンコレクタ駆動器28によって低レベルに
引き下げられる。またベースバンドI/Oポートは、同様
なオープンコレクタ駆動器に適当に接続されたマイクロ
プロセッサのようないくつかのディジタル装置の一つに
よって外部から低レベルに引き下げられ、この場合には
送信のための搬送波信号が広帯域I/Oポート12に発生さ
れる。

送信／受信（T/R）制御はノア・ゲート27によって達
成される。このノア・ゲート27はベースバンドI/Oポー
ト11が外部から低レベルに引き下げられた時のみ高レベ
ルの出力を発生する。このノア・ゲートの出力はインバ
ータ26、線35およびゲート付きレベル検出器21を介して
受信路を不作動にし、また搬送波信号で広帯域I/Oポー
ト12を駆動する三状態電力増幅器25を作動する。線35の
作動／不作動機能はレベル検出器21に供給されるように
図示されているけれども、この機能は適当に回路を変更
することにより機能素子22、23、24、32、31または30の
いずれかに対して適用することができる。ベースバンド
I/Oポート11が高レベルにある時、トランシーバ10は常
に受信モードにあり、従って、その期間中広帯域I/Oポ
ート12に結合された広帯域母線上の別の搬送波信号を検
出することができる。この論理方式は前掲の特許出願明
細書に記載されているような所要の透明特性を形成する
とともに、競合（コンテンション）信号を検知する能力
を与える。

広帯域I/Oポート12は一対の端子で構成され、その一
方の端子のみが図示されており、これは開放回路におい
て約2000オームの誘導性インピーダンスを有する高周波
分離変成器13に容量結合されている。変成器13の二次側
に接続された電圧サージ抑圧器14内のクランプ・ダイオ
ードが過渡電圧を±５ボルトに制限する。受信モードに
おいては電力増幅器25の出力インピーダンスは約10000
オームである。広帯域フィルタ15は分離変成器13に対し
て2000オームの負荷を与え、搬送波信号をダイナミック
・リミタ16内の入力増幅器17に結合する。

入力増幅器17は可変相互コンダクタンス増幅器で構成
され、この増幅器は搬送信号電圧を信号電流に変換し
て、抵抗R_Aを介して並列共振L/C狭帯域フィルタ20を駆
動する。フィルタ電圧と抵抗R_Aの両端間の電圧の和が二
極性ピーク電圧比較器すなわち二極性ピーク検出器19に
よって検知され、この検知器19は増幅器17の相互コンダ
クタンスを制御する帰還信号を発生し、これによってL/
C狭帯域フィルタ20の電圧を、予め定められた最小値以
上のすべての搬送波入力信号についてある固定された振
幅に制限する。すなわち、ダイナミック・リミタ16は、
上記予め定められた最小値以上のすべての搬送波入力信
号をある最大値レベルに制限して、これを上記L/C狭帯
域フィルタ20に供給する。前に述べたように、T/R論理
回路により制御されるレベル検出器21は上記制限された
値の50％より高いフィルタ電圧の正のピーク電圧を通過
させる。このピーク電圧は分周器22を構成するフリップ
フロップによって搬送波周波数の1/2の周波数の矩形波
に変換される。この矩形波は高域通過フィルタ23を介し
てタイムドメイン（time−domain）帯域フィルタ24に結
合され、このフィルタ24は周波数が通過帯域内にある場
合には前記矩形波を出力に通過させ、そうでない場合に
は出力しない。このフィルタの出力の矩形波は本質的に
検出器および高速積分器32内で整流平滑され、この検出
器および積分器32は搬送波の「変調エンベロープ」（矩
形波）を復元する。

高振幅のインパルス雑音の影響を最小にするために、
矩形波は二重スロープ線形積分器31を駆動して約330マ
イクロ秒の状態認識時間（SRT）を形成する。積分され
た波形は比較器30に供給され、比較器30は幅の狭い「グ
リッチ（望ましくない電圧スパイク）］のないSRTだけ
遅延した矩形波を再生する。ヒステリシス回路29が幅の
狭いパルスを除去する第２の手段として線39を介して比
較器の基準入力に接続されている。

最後に、ベースバンド・データの遅延した矩形波はベ
ースバンドI/Oポート11の反転用オープンコレクタ駆動
器28およびT/R制御用ノア・ゲート27に供給される。

ベースバンドI/Oポート11および駆動器28の入力が両
方とも低レベルにある場合、すなわち外部装置がベース
バンドI/Oポート11を低レベルに引き下げている場合に
は、ノア・ゲート27はゲート付きレベル検出器21を不作
動にして、フィルタ23、検出器および積分器32、および
比較器30を「搬送波のない」状態に設定し、これによっ
てベースバンド用の駆動器の入力端子を低レベルに維持
する。また、ノア・ゲート27は二段の電力増幅器25を作
動し、このため増幅器25は正弦波L/Cフィルタ電圧を約5
0の電圧利得をもって分離変成器13に供給する。L/C狭帯
域フィルタ20はダイナミック・リミタ16を介した帰還に
よって固定されたある最大振幅レベルに制限された入力
信号によって駆動され、このようにして送信される搬送
波信号の振幅、周波数および波形を定める。電流制限器
を構成する抵抗R_Bは電力増幅器を短絡および過渡高電圧
から保護する。送信モードにおける電力増幅器の出力イ
ンピーダンスは抵抗R_Bを含んでも10オーム以下である。
電力増幅器が作動されない時には、その出力インピーダ
ンスは10000オームに増大する。これは搬送波信号の減
衰を最小にし、これにより多くのトランシーバが共通の
広帯域母線に接続されることを可能にする。

トランシーバ 第２図において、トランシーバの広帯域I/Oポート12
の端子T1およびT2が、すなわち通信用の被変調搬送波信
号を運ぶ電力線の内の一対の線路導体、または線路導体
と中性導体、またはアースと中性導体に接続される。ベ
ースバンドI/Oポート11の端子T3、T4はマイクロプロセ
ッサのI/Oポートに接続され、これによりこのマイクロ
プロセッサと、同じ電力線を介して動作する同様なトラ
ンシーバに接続された他のマイクロプロセッサとの間の
「透明な」通信を可能にしている。また、ベースバンド
I/Oポート11の端子T3、T4は複数のマイクロプロセッサ
を含むベースバンド・データ母線に接続することがで
き、これによってどのマイクロプロセッサも母線を制御
して、そのベースバンド・データ母線に接続された他の
すべてのマイクロプロセッサに送信し、また広帯域デー
タ母線として作用する電力線に接続されたトランシーバ
を介して、同様なトランシーバのベースバンドI/Oポー
ト11の端子に同様に接続されている複数の遠隔のマイク
ロプロセッサのすべてに送信することができる。

第２図は、第８図に示すように単一チップ内に構成し
た集積回路40（後で詳しく説明する）と共に第１図のト
ランシーバ回路10内で使用される外部構成部品および電
源回路を示す。広帯域I/Oポート12は端子T1、T2を有し
ており、この端子T1、T2は電力線通信システム（図示せ
ず）の線路導体と中性導体、中性導体とアース、または
一対の線路導体に接続されて信号を小さな高電圧用コン
デンサC1を介して変成器13に結合する。この変成器13は
高周波分離変成器であって、搬送波周波数において2000
オームの磁化インピーダンスがI/Oポート12に対して現
われるようにする。単一のコンデンサC1が示されている
けれども、用途によっては２つのコンデンサを直列に使
用してもよい。直流阻止用コンデンサC2が変成器を電流
制限用抵抗R1、R2を介して集積回路の出力ピンＢに結合
する。ダイオードD1、D2は変成器の二次電圧を±0.5V_CC
に制限することによって回路を高い過渡電圧から保護す
る。正の電源電圧V_CCは９ボルトの直流であり、これは
集積回路のピンＤ、Ｅに供給される。負の電源電圧は集
積回路のピンＡ、Ｕに供給される。それぞれ２つの端子
を用いることによって集積回路内の出力段と他の回路と
の間のクロストークを最小にしている。この対の端子が
集積回路パッケージの単一のピンに接続されている。抵
抗R5乃至R8が基準電圧V_Rを形成する抵抗分圧器を構成し
ており、この基準電圧V_RはピンＧに供給され、0.5V_CCで
あってコンデンサC3によってバイパスされている。ま
た、この分圧器は基準電圧V_Rより20ミリボルト高いバイ
アス電圧をピンＬに供給し、電圧V_Rより60ミリボルト高
い別のバイアス電圧をピン０に供給する。

ダイナミック・リミタ 第１図に示すダイナミック・リミタ16に対する入力は
広帯域フィルタ15の搬送波信号出力であり、このフィル
タ15は第３図に詳しく示すようにコンデンサC4、C5、C6
および抵抗R9、R10、R11からなり、抵抗R10を介して基
準電圧V_Rが供給される。広帯域フィルタ15はR/Cフィル
タとして示されているが、L/Cフィルタが用途によって
は有利である。信号の振幅は２ミリボルト乃至２ボルト
の範囲にある。雑音パルスが±V_CCを越えることがある
ので、増幅器入力ピンＨの電圧は可変相互コンダクタン
ス増幅器17を過駆動することを避けるためにトランジス
タQ1およびQ101によって制限される。

可変相互コンダクタンス増幅器17を有するダイナミッ
ク・リミタ16は並列共振L/Cフィルタ回路20に対して高
出力インピーダンス電流駆動回路を構成する。相互コン
ダクタンス増幅器17は第３図に示すダイナミック・リミ
タ回路16内のトランジスタQ2乃至Q7、Q102およびQ103で
構成される。トランジスタQ4およびQ5は差動増幅器とし
て接続され、入力信号および直流基準電圧V_Rが集積回路
のピンＨおよびトランジスタQ4のベースに供給され、集
積回路のピンＪからのオフセット補正直流帰還出力が低
域通過フィルタ（R12、C7）を介してピンＩおよびトラ
ンジスタQ5のベースに供給される。この増幅器のエミッ
タ電流は、抵抗R15およびR16を介して電圧V_CCがピンＦ
および電流ミラー回路（トランジスタQ2およびQ3）に接
続されることにより供給される。ピンＪの差動出力電流
は電流ミラー回路（トランジスタQ6およびQ7）を介して
トランジスタQ102およびQ103から得られる。増幅器の出
力電流は、電流に比例した電圧信号を形成するための抵
抗R13を介して同調回路（L1、C8）を駆動し、電圧信号
は同調回路の両端間に発生された電圧に加えられる。こ
の合成信号はピンＪを介して第１図の二極性ピーク検出
器19に供給され、これにより増幅器17の電流利得を制御
する帰還信号が発生される。

集積回路内の種々の動作電流は抵抗R19を介してピン
Ｓおよび第８図に示すトランジスタQ63に流れる電流I_B
によって設定される。エミッタ・ホロワを構成するトラ
ンジスタQ64がこの電流を設定するに必要なベース電圧V
_BをトランジスタQ63に供給し、また電圧V_Bを集積回路内
の他のすべてのトランジスタのベースに供給して同じ大
きさの電流I_Bを設定する。第２図のコンデンサC16はピ
ンＳに現われる高周波をバイパスして、寄生発振を抑制
する。

内部抵抗R1およびR4を有するトランジスタQ9およびQ1
2はエミッタ負帰還を有する差動比較器を形成する。こ
の比較器のエミッタ電流はバイアス電圧V_Bをトランジス
タQ11のベースに供給することにより引き出され、エミ
ッタ抵抗R3によって0.7I_Bに低減されている。トランジ
スタQ9およびQ12のコレクタ電流は一対のウイルソン（W
illson）電流ミラー回路（トランジスタQ104、Q105、Q1
06およびQ107）に供給され、ミラー回路は比較器からの
２つのコレクタ電流の内の大きい方の２倍に等しい共通
出力を有する。コレクタ電流が等しい（0.35I_B）場合、
ミラー出力電流は0.7I_Bである。この出力電流は、バイ
アス電圧V_Bによって駆動されて電流I_Bを流すトランジス
タQ10のコレクタに供給される。従って、平衡状態にお
いては、トランジスタQ10は飽和し、ベース電流は抵抗R
2によって制限され、ベース駆動信号はトランジスタQ8
に供給されない。比較器トランジスタQ9のベースにおけ
るいずれかの極性の信号によりほぼ50ミリボルトだけ不
平衡状態になると、２つのコレクタ電流の一方は0.5I_B
を越え、この結果ミラー出力電流は電流I_Bより大きくな
り、トランジスタQ10を飽和状態から脱出させて、帰還
トランジスタQ8のベースを駆動する。この動作によりト
ランジスタQ8はピンＦにおいて電流ミラー回路のトラン
ジスタQ2およびQ3に供給されている増幅器のエミッタ電
流の幾分かをバイパスする。抵抗R14、R15およびR16並
びにコンデンサC9およびC10は、搬送波信号の強さのス
テップ状の変化および雑音インパルスに対する所望の過
渡応答を得るために、この利得制御帰還路の周波数応答
特性を制御する。

レベル検出器 可変インダクタンスL1およびコンデンサC8からなるL/
C共振回路の両端間に形成されるリミタの出力信号は第
４図に詳しく示すようにゲート付きレベル検出器21のピ
ンＫに供給される。トランジスタQ13およびQ15は、基準
電圧V_Rより20ミリボルト大きいピンＬの直流レベルに対
するこのリミタ出力信号の差動比較器を構成している。
正の信号のピーク電圧がこのしきい値レベルを越える
と、出力が電流ミラー回路のトランジスタQ108によって
駆動され、これはトランジスタQ17の電流引き込み能力
である電流I_Bより大きい電流を発生する。比較器の2I_B
の大きさのエミッタ電流は、バイアス電圧V_Bが抵抗R5を
介してトランジスタQ14及びQ16のベースに供給されるこ
とによって生じ、このバイアス電圧はトランジスタQ17
のベースにも供給される。送信モードにおいては、送信
／受信制御論理回路がトランジスタQ18のベースを正レ
ベルに駆動し、このトランジスタQ18のコレクタ電流が
流れることによってトランジスタQ14、Q16およびQ17の
ベース電圧を引き下げ、これによってレベル検出器を不
作動にして、出力電圧が発生しないようにする。このよ
うにしてトランジスタQ18は第１図のインバータ26の機
能を行う。

タイムドメイン帯域フィルタ 追加の周波数選択性は、第５図に詳しく示すタイムド
メイン帯域フィルタ24によって与えられる。このフィル
タは平坦な通過帯域と減衰が無限である「理想的」なフ
ィルタである。このフィルタは信号周波数の交番サイク
ルの周期を測定し、周期が所定の時間窓内にある場合の
み一定の出力信号を発生する。各周期の測定は前の状態
から独立であるので、応答は速く、通過帯域の幅に関係
しない。

信号周波数は二分周され、次に示すように信号の周期
に等しい半周期を有する一定振幅の矩形波を発生する。
第４図のゲート付きレベル検出器の出力は、エミッタホ
ロワを構成するトランジスタQ21を介して、トランジス
タQ19、Q20、Q22、Q23および抵抗R6乃至R12からなる通
常のマスタースレーブ・フリップフロップ分周器を駆動
する。この分周器の矩形波出力はトランジスタQ23のコ
レクタから得られる。

この出力は、入力信号が搬送波バーストの終りにおい
てなくなった時、高レベル状態または低レベル状態のい
ずれかに留まるので後に続くフィルタ回路がゼロ信号の
とき低レベル入力を必要とすることから、分周器の出力
は第１図に示すように高域通過フィルタ23を介してタイ
ムドメイン帯域フィルタ24に結合しなければならない。
第５図のタイムドメイン帯域フィルタ回路24では、集積
回路のピンＭに接続された抵抗R13、R14およびコンデン
サC11を有するトランジスタQ24およびQ25がこの機能を
行う。フリップフロップの出力トランジスタQ23がター
ンオンすると、トランジスタQ24はコンデンサC11を放電
し、トランジスタQ25はオフになる。トランジスタQ23が
ターンオフすると、そのコレクタの出力は高レベルにな
り、抵抗R14を介してタイムドメイン帯域フィルタに供
給され、また抵抗R13を介してコンデンサC11を充電す
る。トランジスタQ23が約12マイクロ秒以上長くオフ状
態に留まる場合には、トランジスタQ25はターンオン
し、タイムドメイン帯域フィルタの入力をゼロレベルに
下げる。

フィルタ24に対する時間t1と時間t2との間の時間窓
は、コンデンサC12を充電するR17を調整して、入力（Q2
5のコレクタ）が低レベルになった後、時間t1でピンＮ
の電圧が4.5ボルト（V_R）に達し、時間t2で5.1ボルト
（V_R＋0.6V）に達するようにすることにより形成され
る。低い方のカットオフ周波数は時間t2によって定めら
れ、高い方のカットオフ周波数は時間t1によって定めら
れる。タイミング用コンデンサC12は、入力が高レベル
である時にトランジスタQ28によって放電されるか、ま
たは時間t2後にトランジスタQ29によって放電され、こ
のトランジスタの放電状態はQ28がターンオンするまで
維持される。時間t1において比較器として構成されてい
るトランジスタQ35、Q37、Q112、Q113およびQ38が、コ
ンデンサC12の電圧を基準電圧V_Rと比較することによ
り、入力が時間t1とt2の間に高レベルになる場合には、
出力フリップフロップ（Q39およびQ40）のセッティング
を可能にする。時間t2においてコンデンサC12の電圧が
ピン０の高い方の電位に達し、比較器を構成するトラン
ジスタQ32、Q34、Q110およびQ111がフリップフロップ
（Q30およびQ31）をセットし、これによりトランジスタ
Q29をターンオンしてコンデンサC12を放電させ、そして
トランジスタQ35およびQ37からなる比較器によって出力
される作動出力を取り除く。入力が高レベルになると、
コンデンサC12は放電し、フリップフロップ（Q30/Q31）
はトランジスタQ26によってリセットされ、そして出力
フリップフロップ（Q39/Q40）は、トランジスタQ38によ
って作動されている場合すなわち時間t1とt2の間である
場合には、トランジスタQ27およびQ41によってセットさ
れる。入力が低レベル状態になると、コンデンサC12は
充電できるようになり、出力フリップフロップはリセッ
トされる。すべての比較器のエミッタ電流および２つの
フリップフロップの電源電流は、バイアス電圧V_Bで駆動
されて電流I_Bを発生するトランジスタQ33およびQ36によ
って供給される。出力フリップフロップ（Q39/Q40）は
出力トランジスタQ42を駆動して、高速積分レベル検出
機能のために反転を行い且つ電流を非対称にする。

検出器、積分器、比較器、ベースバンドI/Oポート用駆
動器および送信／受信制御論理回路 第１図に示したトランシーバ10の機能素子27乃至32に
関する回路が第６図に示されている。第６図に示すよう
にピンＰにはバイパス用コンデンサC13を加えることに
より、第５図のタイムドメイン帯域フィルタ24のトラン
ジスタQ42および第６図のトランジスタQ79が、非対称出
力を積分する検出器を構成する。この積分は、搬送波バ
ースト時間間隔の引き伸しを最小にするためにかなり高
速でなければならない。次の対称積分がピンＱに接続さ
れたコンデンサC14によって行われる。このコンデンサC
14は、電圧V_Bによって設定されたトランジスタQ78から
電流ミラー回路を構成するトランジスタQ122およびQ123
を介して定電流I_Bが供給される。検出器のトランジスタ
Q79は並列のトランジスタQ79およびQ77を通って流れる2
I_Bのシンク電流を制御する。従って、信号がない場合に
はコンデンサC14は電流I_Bによって設定された速度で充
電され、信号がある場合にはコンデンサC14は同じ速度
で放電する。コンデンサC14の電圧は本質的にゼロ（ト
ランジスタQ76およびQ77の飽和時）から、トランジスタ
Q123のベース・エミッタ間電圧V_BEおよびトランジスタQ
122の飽和電圧Ｖ _SAT を電圧V_CCから引いた電圧まで変化
することができる。この変化は電圧V_Rに対して対称でな
いので、コンデンサC14の電圧は、トランジスタQ73およ
びQ75により、素子Q70、R39およびR34によって設定され
た0.5×（V_CC−V_BE）の値を中心として変化する基準値
と比較される。この基準値を中心とした±２ボルトのヒ
ステリシスが、電流ミラー回路を形成するトランジスタ
Q72およびQ71を介してトランジスタQ120またはQ121から
抵抗R41に電流を供給することによって与えられる。こ
れらの素子が第１図のヒステリシス回路29を構成する。

第１図の比較器30の差動出力電流はトランジスタQ119
およびQ69によって再生され、第６図に示すようにそれ
ぞれ抵抗R36およびR37を介してベースバンドI/Oポート
用の駆動トランジスタQ65およびT/R制御論理トランジス
タQ68に供給される。搬送波信号がない場合、コンデン
サC14が充電されて、ピンＱの電圧を基準値以上に上昇
させ、トランジスタQ75、Q121、Q72、Q71およびQ69に電
流を供給し、これによりトランジスタQ68およびQ65をオ
フにする。このとき、ピンＲに接続されている外部抵抗
R20によりベースバンドI/Oポート11が正の電圧になる。
エミッタホロワ（トランジスタQ66）に供給されるピン
Ｒのこの電圧はT/R制御論理トランジスタQ67をターンオ
ンする。搬送波信号がある場合には、コンデンサC14は
放電されて、ピンＱの電圧を上記変化した基準電圧より
も低くし、電流をトランジスタQ73、Q120およびQ119へ
切替え、これによりトランジスタQ65およびQ68をターン
オンする。このとき、第１図の駆動器28内の駆動トラン
ジスタQ65がベースバンドI/Oポート11およびピンＲを低
レベルに引き下げ、T/R制御論理ノア・ゲート27を構成
するトランジスタQ66およびQ67をターンオフする。

受信モードにおいては、T/R制御線38は、ベースバン
ドI/Oポート11が高レベル（搬送波のない状態）の場合
にはトランジスタQ67により、またベースバンドI/Oポー
ト11が低レベルに（搬送波により）引き下げられている
場合にはトランジスタQ68により低レベルに引き下げら
れている。ベースバンドI/Oポート11が内部でなく外部
から低レベルに引き下げられている場合には、トランジ
スタQ67およびQ68は両方ともオフであり、T/R制御線38
は開放されている。

ゲート付き電力増幅器 第１図のゲート付き電力増幅器25がターンオンされて
動作すると、ダイナミック・リミタ16およびL/C狭帯域
フィルタ20を経由する帰還回路が形成されて電力発振器
が形成される。リミタ16は発振器の振幅を設定し、フィ
ルタ20は発振周波数と正弦波形を定める。

第７図に詳細に示されているゲート付き電力増幅器25
に対する作動電流は、T/R制御線38が開放されている場
合、電圧V_CCから抵抗R18を介してピンＴに供給される。
コンデンサC15は、ベースバンドI/Oポート11に容量負荷
を加えて、数マイクロ秒の遅延を与える。この容量正負
荷は、第６図からわかるようにピンＲにおける受信した
低レベルからの変移の際にT/R制御論理トランジスタQ68
のターンオフとトランジスタQ67のターンオンとの間に
遅延時間を生じさせる。

ベースバンドI/Oポート11が外部から低レベルに引か
下げられると、T/R制御線38は開放されて、ピンＴの電
位が上昇し、このためトランジスタQ58のエミッタ電流
が大きくなって、トランジスタQ59が抵抗R18を介して供
給される電流を流すようになる。この時、トランジスタ
Q58のエミッタの電位は抵抗R29およびR30によって設定
されてトランジスタQ59の2.0V_BEである。この電圧は抵
抗R28を介して第４図のゲート付きレベル検出器25内の
トランジスタQ18を駆動する電流を生じさせて、ゲート
付きレベル検出器の動作を禁止し、これによって受信路
を不動作状態にする。

トランジスタQ59のベース・エミッタ間電圧V_BEは他の
４つの電流源トランジスタQ52、Q55、Q57およびQ61を駆
動する。トランジスタQ61は第１段の差動増幅器（トラ
ンジスタQ60、Q62およびQ118）に動作電流を供給する。
この差動増幅器は、ピンＫに接続された並列共振回路
（L1、C8）に現れる信号周波数に対して５倍の電圧利得
を有する。この利得は帰還抵抗R31およびR32によって設
定される。

第２段の増幅器（トランジスタQ56、Q53、Q117および
Q52）はエミッタ電流が並列のトランジスタQ55およびQ5
7によって供給され、この電流は第１段のエミッタ電流
の２倍である。トランジスタQ117およびQ52の差動電流
は、200mAの大形の電力トランジスタQ43およびQ44を駆
動するトランジスタQ49およびQ50からなるダーリントン
接続の「トーテムポール」型出力段を駆動する。ピンＢ
およびＶ間に接続されているコンデンサC17は増幅器を
安定化するためのものである。帰還抵抗R3およびR4がこ
の段の無負荷電圧利得を10に設定し、短絡利得を20に設
定する。抵抗R1およびR2は高振幅過渡電圧の際の電流を
制限し、また帰還用として両者の中間点を接続すること
によりこれらの抵抗に対する部分的補償として増幅器の
出力インピーダンスを低減する。

受信モードにおいて、T/R制御論理回路によりピンＴ
が低レベルに引き下げられ、ゲート付き電力増幅器25の
出力インピーダンスは抵抗R3およびR4によって11キロオ
ームに設定される。分離変成器13に入ってくる高い過渡
電圧は、トランジスタQ45およびQ46および電力出力トラ
ンジスタQ43、Q44を駆動するツェナーダイオードQ47お
よびQ48により低電流レベルにクランプされる。ダイオ
ードD1およびD2は、抵抗R1およびR2、およびV_CC、V_EBお
よびV_BEの大きさによって決定されるような高電流レベ
ルに過渡電圧をクランプする。ダイオードQ54は、補償
用コンデンサC17に流れる高周波電流により下側の電力
出力段がターンオンするのを防止するために、受信モー
ドにおいてトランジスタQ50のベースを低レベルにクラ
ンプする。

トランシーバ集積回路 集積回路40内に含まれているトランシーバ回路の素子
が第８図に示されており、集積回路のピンＡ乃至Ｖは第
２図に示されている搬送電流ディジタル・データ・トラ
ンシーバ回路10内の他の構成素子と接続するために設け
られている。第８図に示す回路素子の全部およびそれら
の動作は第３図乃至第７図について前に詳しく説明した
とおりである。これらの図において同じ素子には同じ参
照符号を付している。

本発明の搬送電流ディジタル・データ・トランシーバ
は電力線通信システムとマイクロプロセッサのデータ母
線との間を接続するものとして記載されているけれど
も、これは例示にすぎず、トランシーバは適切な搬送波
電送機能を備えたいかなる媒体を介しても通信すること
ができるし、またマイクロコンピュータやミニコンピュ
ータのような他のベースバンド・データ源と通信するこ
ともできる。トランシーバの集積回路は20ピンの構成の
集積回路として例示したが、より少ない端子ピンを有す
る他の集積回路構成も使用者の要求条件や経済性に応じ
て使用することができることは勿論である。

14ピンの集積回路構成を有するこのようなトランシー
バ集積回路が第９図および第10図において参照符号41で
示されている。この14ピンの集積回路では、第２図の20
ピンの集積回路40の外部に設けられていた抵抗R11乃至R
14を集積回路内に設ける。更に、第１図および第３図に
示すダイナミック・リミタ16内の直流帰還を除去し、第
10図によく示されているように電流制限抵抗がツェナー
ダイオードQ47およびQ48に付け加えられている。第１図
に示す分周器22とタイムドメイン帯域フィルタ24との間
の高域通過フィルタ23が変更され、第８図および第10図
に示す回路を比較することによってわかるようにトラン
ジスタQ124が追加され、トランジスタQ24が削除されて
いる。このように回路を簡略化することは第１図および
第６図に示す検出器および積分器回路内のコンデンサC1
3の高速積分機能の特性を使用して、信号がない場合に
トランジスタQ42が約12マイクロ秒以上長く導通状態に
留まっているとき、第５図に示すタイムドメイン帯域フ
ィルタの出力フリップフロップ（Q39およびQ40）をリセ
ットすることにより達成される。コンデンサC13はトラ
ンジスタQ24およびQ25をターンオンするための十分低い
電圧になるまで放電される。また、第９図は、前に述べ
たように第２図においてR/Cフィルタ（C4乃至C6およびR
9乃至R11）として示した第１図の広帯域フィルタ15を構
成するためにLC同調回路（L2およびC6）を使用している
ことを示している。

本発明を特定の実施例について詳述したが、本発明か
ら逸脱することなく多くの変更を行うことが可能であ
り、これらの変更は本発明の範囲内に入るものである。

【図面の簡単な説明】

第１図は本発明によるトランシーバ回路のブロック図で
ある。 第２図は第１図のトランシーバ回路内に用いられる集積
回路の外部に接続される外部構成部品の回路図である。 第３図は第１図のトランシーバ回路内のダイナミック・
リミタの回路図である。 第４図は第１図のトランシーバ回路内のゲート付きレベ
ル検出器の回路図である。 第５図は第１図のトランシーバ回路内のタイムドメイン
帯域フィルタの回路図である。 第６図は第１図のトランシーバ回路内のレベル検出器、
高速積分器、二重スロープ積分器、比較器、ヒステリシ
ス回路、ベースバンドI/Oポート用の駆動器およびT/R制
御論理回路の回路図である。 第７図は第１図のトランシーバ回路内のゲート付き電力
増幅器の回路図である。 第８図は第１図のトランシーバ回路内に用いられる集積
回路の回路図である。 第９図は14ピンの集積回路を使用した場合の第２図に示
す回路と類似の回路図である。 第10図は第９図の集積回路の回路図である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ベースバンド母線と被変調搬送波周波数の
   広帯域母線との間のディジタル・データ交換用のインタ
   ーフェースとなるトランシーバであって、 搬送波周波数信号を広帯域母線に結合し、また広帯域母
   線からの搬送波周波数信号を結合する広帯域入力／出力
   ポート手段と、 ディジタル信号をベースバンド母線に結合し、またベー
   スバンド母線からのディジタル信号を結合するベースバ
   ンド入力／出力ポート手段と、 上記広帯域入力／出力ポート手段に結合されていて、該
   広帯域入力／出力ポート手段において受信された所定最
   小レベル以上の搬送波周波数信号を予め定められた最大
   レベルの搬送波周波数信号に制限して出力するリミタ手
   段と、 上記リミタ手段の出力に結合されていて、上記搬送波周
   波数に同調した同調回路を有する狭帯域共振フィルタ
   と、 上記狭帯域共振フィルタと上記ベースバンド入力／出力
   ポート手段との間に結合された、上記搬送波周波数信号
   を検出してベースバンド出力信号を供給する検出器手段
   と、 上記検出器手段と上記ベースバンド入力／出力ポート手
   段とに接続されていて、上記検出器手段の出力と上記ベ
   ースバンド入力／出力ポート手段の論理レベルとによっ
   て決まる、上記広帯域母線と上記ベースバンド母線との
   間におけるディジタル・データ転送方向に応じて、上記
   トランシーバ内における送信機能部及び受信機能部を選
   択的に作動させまた不作動にする論理及びゲート手段
   と、 からなり、 上記論理及びゲート手段によって上記送信機能部が作動
   状態にされたとき、上記狭帯域共振フィルタ、リミタ手
   段、及び上記論理及びゲート手段の一部のゲート手段は
   発振器として動作して、上記論理及びゲート手段の入力
   に上記広帯域母線へ送出するための搬送波周波数信号を
   発生する、 搬送電流ディジタル・データ・トランシーバ。