JPH01305618A - Ｃｍｏｓインバータ出力回路 - Google Patents
Ｃｍｏｓインバータ出力回路Info
- Publication number
- JPH01305618A JPH01305618A JP63136313A JP13631388A JPH01305618A JP H01305618 A JPH01305618 A JP H01305618A JP 63136313 A JP63136313 A JP 63136313A JP 13631388 A JP13631388 A JP 13631388A JP H01305618 A JPH01305618 A JP H01305618A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- resistor
- nch
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＩＣ内部の信号をＩＧ外部に出力するＣＭＯ
Ｓインバータ出力回路に関するものである。
Ｓインバータ出力回路に関するものである。
［従来の技術］
第３図は従来のＣＭＯＳインバータ出力回路の回路図で
、図において、（５）はＣＭＯ５出力回路、（６）はそ
の前段にあるインバータである。
、図において、（５）はＣＭＯ５出力回路、（６）はそ
の前段にあるインバータである。
この回路の動作について第４図を用いて説明する。前段
のインバータ（６）の出力ｅが１，０ｗレベルから旧ｇ
ｈレベルに立ち上がる時、出力ｅの電圧がＮｃｈ トラ
ンジスタのｖ、・□より低い期間（１＋からｔ２）はト
ランジスタ７のみＯＮ状態で出力ｆはＨｉｇｈレベルを
出力する。次に、出力ｅの電圧がＮｃｈ トランジスタ
のＶＴＲよりも高く且つＰｃｈ トランジスタのｖＴＨ
よりも低い期間（ｔ２からｔ３）はトランジスタ７、ト
ランジスタ８共にＯＮ状態となり、ＮＣｈトランジスタ
とＰｃｈ トランジスタのＯＮ抵抗の分割比による電圧
が出力ｆより出力される。
のインバータ（６）の出力ｅが１，０ｗレベルから旧ｇ
ｈレベルに立ち上がる時、出力ｅの電圧がＮｃｈ トラ
ンジスタのｖ、・□より低い期間（１＋からｔ２）はト
ランジスタ７のみＯＮ状態で出力ｆはＨｉｇｈレベルを
出力する。次に、出力ｅの電圧がＮｃｈ トランジスタ
のＶＴＲよりも高く且つＰｃｈ トランジスタのｖＴＨ
よりも低い期間（ｔ２からｔ３）はトランジスタ７、ト
ランジスタ８共にＯＮ状態となり、ＮＣｈトランジスタ
とＰｃｈ トランジスタのＯＮ抵抗の分割比による電圧
が出力ｆより出力される。
次に、出力ｅの電圧がＰＣｈトランジスタのＶＴｌｌよ
り高い期間（ｔ３以降）はトランジスタ８のみＯＮ状態
となり出力ｆはＬｏｗレベルを出力する。
り高い期間（ｔ３以降）はトランジスタ８のみＯＮ状態
となり出力ｆはＬｏｗレベルを出力する。
出力ｅが旧ｇｈレベルからＬｏｗレベルに立ち下がる時
は以上述べた逆の順序で状態が遷移する。
は以上述べた逆の順序で状態が遷移する。
［発明が解決しようとする課題］
従来のＣＭＯＳインバータ出力回路は以上のように構成
されていたので、前段のインバータの両トランジスタが
同時にＯＮ状態となる期間が存在し、このときに前記両
トランジスタに大きな貫通電流が流れこれがノイズの発
生の原因となる問題点があった。
されていたので、前段のインバータの両トランジスタが
同時にＯＮ状態となる期間が存在し、このときに前記両
トランジスタに大きな貫通電流が流れこれがノイズの発
生の原因となる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、インバータの貫通電流を抑止し、ノイズの発
生を防ぐことを目的とする。
たもので、インバータの貫通電流を抑止し、ノイズの発
生を防ぐことを目的とする。
［課題を解決するための手段］
この発明のｔＪＯｓインバータ出力回路はＣｈｌＯＳイ
ンバータ出力回路の人力に高電位電源線と低電位電源線
間にＰｃｈ ）ランジスタ、抵抗、 Ｎｃｈ トランジ
スタを直列に接続した回路のＰｃｈ トランジスタと抵
抗の接続点の出力、及びＮｃｈ トランジスタと抵抗の
接続点の出力を受けるようにしたものである。
ンバータ出力回路の人力に高電位電源線と低電位電源線
間にＰｃｈ ）ランジスタ、抵抗、 Ｎｃｈ トランジ
スタを直列に接続した回路のＰｃｈ トランジスタと抵
抗の接続点の出力、及びＮｃｈ トランジスタと抵抗の
接続点の出力を受けるようにしたものである。
［作用］
この発明のＣＭＯＳインバータ出力回路はＣ：ＭＯＳイ
ンバータ出力回路の人力に高電位電源線と低電位電源線
間に直列に接続されたＰＣｈトランジスタ、抵抗、 Ｎ
ｃｈ トランジスタの回路の、Ｐｃｈ トランジスタと
抵抗の接続点の出力及び、Ｎｃｈ トランジスタと抵抗
の接続点の出力を受けるようにしたので、ＣＭＯＳイン
バータ出力回路のＰｃｈ、Ｎｃｈ両トランジスタが同時
にＯＮ状態となる期間がなくなり貫通電流は流れなくな
る。
ンバータ出力回路の人力に高電位電源線と低電位電源線
間に直列に接続されたＰＣｈトランジスタ、抵抗、 Ｎ
ｃｈ トランジスタの回路の、Ｐｃｈ トランジスタと
抵抗の接続点の出力及び、Ｎｃｈ トランジスタと抵抗
の接続点の出力を受けるようにしたので、ＣＭＯＳイン
バータ出力回路のＰｃｈ、Ｎｃｈ両トランジスタが同時
にＯＮ状態となる期間がなくなり貫通電流は流れなくな
る。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図において、（１）はＰｃｈ トランジスタ、（２）は
拡散による抵抗、（３）はＮｃｈ トランジスタ、破線
で囲んだ（４）はＣＭＯＳインバータ出力回路である。
図において、（１）はＰｃｈ トランジスタ、（２）は
拡散による抵抗、（３）はＮｃｈ トランジスタ、破線
で囲んだ（４）はＣＭＯＳインバータ出力回路である。
次に動作について第２図を用いて説明する。人力電位ａ
が第２図のように最初器ｇｈレベルからＬｏｗレベルに
変化するとき、電位ａがＰｃｈのＶＴＨより低下したと
きＰｃｈ トランジスタ（１）かＯＮ状態となり、電位
すはＨｉｇｈレベルに立−］二がるが、電位Ｃは抵抗（
２）による電圧降下により（抵抗（２）の抵抗値はトラ
ンジスタ（］） 、 （３）のＯＮ抵抗より充分大きい
） Ｌｏｗレベルのままで電位ａがＮｃｈのＶ Ｔ ！
４まで降下するまではこの状態がつづく。次に電位ａか
ＮｃｈのＶＴＨより低下したとき、Ｐｃｈ トランジス
タ（１）のみＯＮ状態となりＮｃｈ トランジスタのＯ
ＦＦ状態の抵抗値は抵抗（２）の抵抗値より充分大きく
なるので、電位Ｃは旧ｇｈレベルに立ち上がる。
が第２図のように最初器ｇｈレベルからＬｏｗレベルに
変化するとき、電位ａがＰｃｈのＶＴＨより低下したと
きＰｃｈ トランジスタ（１）かＯＮ状態となり、電位
すはＨｉｇｈレベルに立−］二がるが、電位Ｃは抵抗（
２）による電圧降下により（抵抗（２）の抵抗値はトラ
ンジスタ（］） 、 （３）のＯＮ抵抗より充分大きい
） Ｌｏｗレベルのままで電位ａがＮｃｈのＶ Ｔ ！
４まで降下するまではこの状態がつづく。次に電位ａか
ＮｃｈのＶＴＨより低下したとき、Ｐｃｈ トランジス
タ（１）のみＯＮ状態となりＮｃｈ トランジスタのＯ
ＦＦ状態の抵抗値は抵抗（２）の抵抗値より充分大きく
なるので、電位Ｃは旧ｇｈレベルに立ち上がる。
電位ａがＬｏｗレベルから旧ｇｈレベルに変化するとき
も以上の原理に従い電位す及び電位Ｃは第２図の破線の
ように変化する。
も以上の原理に従い電位す及び電位Ｃは第２図の破線の
ように変化する。
電位ａの立上がり時及び立下がり時において、電位す、
ｃは第２図の様に変化するのでＣＭＯＳインバータ出力
回路（４）の両トランジスタが同時にＯＮ状態となるこ
とはなく、貫通電流は流れない。
ｃは第２図の様に変化するのでＣＭＯＳインバータ出力
回路（４）の両トランジスタが同時にＯＮ状態となるこ
とはなく、貫通電流は流れない。
［発明の効果］
以上のようにこの発明によれば、ＣＭＯＳインバータ出
力回路のトランジスタに貫通電流が流れないようにした
ので、貫通電流によるノイズの発生がなくなり品質の向
上が得られる効果がある。
力回路のトランジスタに貫通電流が流れないようにした
ので、貫通電流によるノイズの発生がなくなり品質の向
上が得られる効果がある。
第１図はこの発明の一実施例によるＣＭＯＳインバータ
出力回路の回路図、第２図はこの発明の動作説明図、第
３図は従来のＣＭＯＳインバータ出力回路の回路図、第
４図は従来回路の動作説明図である。 図において、（１）はＰｃｈ トランジスタ、（２）は
抵抗、（３）はＮＣｈトランジスタ、（４）はＣＭＯＳ
インバータ出力回路を示す。
出力回路の回路図、第２図はこの発明の動作説明図、第
３図は従来のＣＭＯＳインバータ出力回路の回路図、第
４図は従来回路の動作説明図である。 図において、（１）はＰｃｈ トランジスタ、（２）は
抵抗、（３）はＮＣｈトランジスタ、（４）はＣＭＯＳ
インバータ出力回路を示す。
Claims (1)
- 高電位電源線と低電位電源線間に直列に接続されたＰ
チャネルトランジスターと抵抗とＮチャネルトランジス
ターと前記Ｐチャネルトランジスタと抵抗の接続点の出
力及び前記Ｎチャネルトランジスタと抵抗の接続点の出
力を受けるＣＭＯＳインバータを具備し、前記Ｐチャネ
ルトランジスタのゲートと前記Ｎチャネルトランジスタ
のゲートを接続し、その接続点を入力端子とし、前記イ
ンバータの出力を出力端子としたことを特徴とするＣＭ
ＯＳインバータ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136313A JPH01305618A (ja) | 1988-06-02 | 1988-06-02 | Ｃｍｏｓインバータ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136313A JPH01305618A (ja) | 1988-06-02 | 1988-06-02 | Ｃｍｏｓインバータ出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305618A true JPH01305618A (ja) | 1989-12-08 |
Family
ID=15172283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136313A Pending JPH01305618A (ja) | 1988-06-02 | 1988-06-02 | Ｃｍｏｓインバータ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305618A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353668C (zh) * | 2004-01-30 | 2007-12-05 | 旺宏电子股份有限公司 | 缓冲器中减小短路电流的系统及方法 |
| JP2009147784A (ja) * | 2007-12-17 | 2009-07-02 | Toyota Industries Corp | 半導体素子の駆動回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380620A (ja) * | 1986-09-24 | 1988-04-11 | Toshiba Corp | 出力回路 |
| JPH01240013A (ja) * | 1988-03-22 | 1989-09-25 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-06-02 JP JP63136313A patent/JPH01305618A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380620A (ja) * | 1986-09-24 | 1988-04-11 | Toshiba Corp | 出力回路 |
| JPH01240013A (ja) * | 1988-03-22 | 1989-09-25 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353668C (zh) * | 2004-01-30 | 2007-12-05 | 旺宏电子股份有限公司 | 缓冲器中减小短路电流的系统及方法 |
| JP2009147784A (ja) * | 2007-12-17 | 2009-07-02 | Toyota Industries Corp | 半導体素子の駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2623918B2 (ja) | 出力バッファ回路 | |
| JPH04130770A (ja) | 半導体集積回路 | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPH01305618A (ja) | Ｃｍｏｓインバータ出力回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH05152936A (ja) | 論理回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP2754673B2 (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JPH0254615A (ja) | 出力バッファ回路 | |
| JP2526204B2 (ja) | 定電流回路 | |
| JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
| JPH0522110A (ja) | 出力回路 | |
| JPH04301921A (ja) | インバータ回路 | |
| JPS62194736A (ja) | 半導体集積回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH0362397A (ja) | 半導体メモリのセンスアンプ回路 | |
| JPH0231896B2 (ja) | ||
| JPH0590946A (ja) | 入力レベルシフト回路 | |
| JPH06105870B2 (ja) | レベルシフト回路 | |
| JPH05206832A (ja) | 出力バッファ回路 | |
| JPS6281809A (ja) | 半導体集積論理回路 | |
| JP2003218684A (ja) | 誤動作防止回路 | |
| JPS60117820A (ja) | 入力回路 | |
| JPH05335839A (ja) | 参照電圧発生回路 | |
| JPH04150314A (ja) | 半導体集積回路 |