CN100353668C - 缓冲器中减小短路电流的系统及方法 - Google Patents

Abstract

一种于反相器中减小转移短路电流的系统，包括第一反相器及一可变电阻组。第一反相器中包括第一输出点、第一PMOS晶体管及第一NMOS晶体管。可变电阻组提供偏置电压给第一反相器，使第一PMOS晶体管在第一时间点开关及第一NMOS晶体管得以在第二时间点开关，因此可减小转移短路电流。减小转移短路电流的方法及缓冲器亦有叙述。

Description

缓冲器中减小短路电流的系统及方法

技术领域

本发明有关于一种反相器，且特别是有关于一种在状态转移时减少反相器的电流的系统及方法。

背景技术

缓冲器用于在传输或处理数据时将数据寄存，如应用于计算机中。缓冲器通常包括反相器以反相输入的数据位或信号。

请参照图1A，其表示为传统反相器电路图。反相器100包括输入端102及输出端104。输入端102用以接收输入信号INa，输出端104用以输出一输出信号OUTa。反相器100还包括金属氧化物半导体晶体管(MOS晶体管)110、MOS晶体管112及输出电容108。MOS晶体管110及MOS晶体管112为数值相同但极性相反的晶体管，即MOS晶体管110为P型金属氧化物半导体晶体管(PMOS晶体管)，MOS晶体管112为N型金属氧化物半导体晶体管(NMOS晶体管)。正极性的输入信号INa反相后产生负极性的输出信号OUTa。相反地，负极性的输入信号INa反相后产生正极性的输出信号OUTa。当输出信号OUTa为低电平时，晶体管112为导通。相反地，而当输出信号OUTa为高电平时，则晶体管110为导通。

请参照图1B，其表示为传统反相器100操作过程中的时序图。反相器100并非在一瞬间转换状态，而是渐渐的转换状态(或改变电平)，当输入信号INa渐渐的自低电平改变至高电平时，则对应的输出信号OUTa渐渐的自高电平改变至低电平。如图1B中，可看出输入信号INa于时间点T1至时间点T5的转变，从低电平提升至高电平。输出信号OUTa则对应输入信号INa的转换状态而改变，于时间点T2至时间点T4，自高电平降至低电平。

如上所述，当输出信号OUTa为低电平时，晶体管112导通。当输出信号OUTa为高电平时，晶体管110导通。因此，在转变时段即时间点T2至时间点T4时，晶体管110及晶体管112约在时间点T3时同时导通。因为晶体管110及晶体管112同时导通，会使“转移短路电流”(transition short circuitcurrent flow)Is自主电压VDD经晶体管110及晶体管112流至接地端。举例来说，转移短路电流Is的大小在时间点T3时达到最大值220mA。

220mA的转移短路电流Is实际上比起反相器100将输入信号Ina反相所需的电流大很多。因此，此多出来的电流只是浪费电能而已。依上所述，需要一种显著减少转移短路电流的技术，以降低损耗的电能。

发明内容

有鉴于此，本发明的目的就是在提供一种可减少反相器或缓冲器中的转移短路电流的大小的系统及方法。值得注意的是，本发明可以多种方式实现，例如是程序步骤、系统、仪器、计算机可读取媒介或装置。

根据本发明的目的，提出一种包含于反相器电路中的显著减少转移短路电流的系统。此系统包括第一反相器及可变电阻组。第一反相器包括第一输出端、第一PMOS晶体管及第一NMOS晶体管。可变电阻组偏置第一反相器，使第一PMOS晶体管于第一时间点开关，第一NMOS晶体管于一第二时间点开关，进而使转移短路电流减少。其中该可变电阻组包括：一第二PMOS晶体管，该第二PMOS晶体管的源极连接至该主电压，该第二PMOS晶体管的漏极与该第一PMOS晶体管的栅极连接；一第二NMOS晶体管，该第二NMOS晶体管的漏极与该第二PMOS晶体管的漏极连接，该第二NMOS晶体管的栅极与该第二PMOS晶体管的栅极连接；一第三PMOS晶体管，该第三PMOS晶体管的源极与该第二NMOS晶体管的源极连接，第三PMOS晶体管的漏极与该第一NMOS晶体管的栅极连接；及一第三NMOS晶体管，该第三NMOS晶体管的源极连接至地，该第三NMOS晶体管的漏极与该第三PMOS晶体管的漏极连接。

一实施例，第一PMOS晶体管的源极连接至主电压，其漏极与第一输出端连接。一实施例，第一NMOS晶体管的源极连接至地，第一NMOS晶体管的漏极与第一输出端连接。

一实施例，可变电阻组包括第二PMOS晶体管、第二NMOS晶体管、第三PMOS晶体管及第三NMOS晶体管。第二PMOS晶体管的源极连接至主电压，其漏极与第一PMOS晶体管的栅极连接。第二NMOS晶体管的漏极与第二PMOS晶体管的漏极连接，其栅极与第二PMOS晶体管的栅极连接。第三PMOS晶体管的源极与第二NMOS晶体管的源极连接，其漏极与第一NMOS晶体管的栅极连接。第三NMOS晶体管的源极连接至地，其漏极与第三PMOS晶体管的漏极连接。

一实施例，系统也包括第二反相器。第二反相器包括第二输出端及第二输入端，第二输出端与第一反相器的第一输入端连接。第二反相器也包括第四PMOS晶体管及第四NMOS晶体管。第四PMOS晶体管的源极连接至主电压，其漏极与第二NMOS晶体管的源极连接。第四NMOS晶体管的源极连接至地，其漏极与该第四PMOS晶体管的漏极连接。第二输入端与第二PMOS晶体管的栅极、第二NMOS晶体管的栅极、第三PMOS晶体管的栅极、第三NMOS晶体管的栅极、第四PMOS晶体管的栅极及第四NMOS晶体管的栅极连接。

根据本发明的另一目的，提出一种显著减少转移短路电流的方法。首先以第一反相器的第一输入端接收反相输入信号，第一反相器包括第一PMOS晶体管及第一NMOS晶体管。接着第一反相器接收偏置电压，使第一PMOS晶体管于第一时间点开关，第一NMOS晶体管于第二时间点开关，进而使转移短路电流减小。其中为一可变电阻组偏置该第一反相器，其中该可变电阻组包括：一第二PMOS晶体管，该第二PMOS晶体管的源极连接至该主电压，该第二PMOS晶体管的漏极与该第一PMOS晶体管的栅极连接；一第二NMOS晶体管，该第二NMOS晶体管的漏极与该第二PMOS晶体管的漏极连接，该第二NMOS晶体管的栅极与该第二PMOS晶体管的栅极连接；一第三PMOS晶体管，该第三PMOS晶体管的源极与该第二NMOS晶体管的源极连接，第三PMOS晶体管的漏极与该第一NMOS晶体管的栅极连接；及一第三NMOS晶体管，该第三NMOS晶体管的源极连接至地，该第三NMOS晶体管的漏极与该第三PMOS晶体管的漏极连接。

一实施例中，由一可变电阻组提供偏置电压至第一反相器。一实施例，显著减少转移短路电流的方法还包括下列步骤。首先，以第二反相器的第二输入端接收输入信号，接着自第二反相器的输出端输出反相输入信号。第二反相器的输出端与第一输入端连接。

根据本发明的另一目的，提出一种缓冲器电路。此缓冲器电路包括第一反相器、可变电阻组及第二反相器。

第一反相器包括第一输出端及第一输出端。可变电阻组偏置该第一反相器，使转移短路电流于减少。第二反相器包括一第二输入端及一第二输出端，第二输出端与第一反相器的第一输入端连接。

本发明有利于显著减少转移短路电流，以便在反相器中于提高功率使用效率，如缓冲器电路中的反相器。且在反相器电路中显著减少转移短路电流，可减少反相器电路中功率损耗，及其冷却装置的热能损耗。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A为传统反相器的电路图。

图1B为传统反相器的时序图。

图2为依照本发明一较佳实施例提出的电阻式反相器的电路图。

图3A为依照本发明一较佳实施例提出的缓冲器电路的示意图。

图3B为依照本发明一较佳实施例提出的缓冲器电路的时序图。

主要组件符号说明

100：传统反相器

102：输入端

104：输出端

108：输出电容

110、210、310、316、318、330：PMOS晶体管

112、212、312、314、320、332：NMOS晶体管

200：电阻式反相器

214、216、218、220：电阻

300：缓冲器电路

301、302：反相器

303：可变电阻组

具体实施方式

下列将提出的多个较佳的实施例，可于反相器电路或缓冲器电路中显著减少转移短路电流。下列的实施例对本领域技术人员明显易懂，且不需其中的部分或所有的特定细节即可施行。

转移短路电流产生于反相器转变状态时，其无法有效地利用现有的电能。减少电子装置的功率消耗是设计时的必要的考虑重点。而减少便携式电子装置的功率消耗更是设计时所考虑的重点，因其仅具有有限的电源容量，例如是电池之类的电源。在较大型的电子产品，如个人计算机，服务器及其它的电子产品，其装设的散热装置导致多余的功率损耗亦是一待为解决的问题。

请参照图2，其表示依照本发明一较佳实施例的电阻式反相器的电路图。电阻214、216、218及220组成分压装置。晶体管210及晶体管212的栅极电压，因电阻214及电阻216的缘故，而分别地与输入端102接收的输入信号INa的电压值不同。如此一来，晶体管210及晶体管212的开关的时间点会有所变动，以避免晶体管210及晶体管212在同时导通，因而减小转移短路电流。

然而，若电阻214过大，晶体管210的开关时间会太慢，使反相器200对应输入信号INa的瞬间变化时，反应能力减弱。同样地，若电阻214过小，会使流经电阻216、218及220过大，因而造成在电阻216、218及220的功率消耗，且使反相器200整体功率的使用效率不尽理想。

依本发明所提出一实施例，即增加电路以于反相器转变状态时显著减少转移短路电流的大小。如此，则可节省使用功率。利用可变电阻以显著减少转移短路电流的大小，且亦可避免于图2中提出的电阻式反相器的缺点。

请参照图3A，其表示为依本发明的一实施例所提出的一缓冲器电路的示意图。缓冲器电路300包括反相器301、反相器302及可变电阻组303。第一反相器301即为缓冲器电路300的输出级，包括PMOS晶体管310及NMOS晶体管312。第二反相器302将输入信号INc反相，并包括PMOS晶体管330及NMOS晶体管332。

可变电阻组303用以改变晶体管310、312的状态转移时间，使得晶体管310、312不会同时导通，以此减小转移短路电流。PMOS或NMOS晶体管的开关时间由PMOS或NMOS晶体管的一些特性参数决定，即下列几个方面，如晶体管的尺寸大小、晶体管的原料及制造晶体管的技术。举一实施例而言，NMOS晶体管31 4的特性参数可使其导通速度较NMOS晶体管320慢。晶体管314的特性参数亦使其关断速度较晶体管320快。此外，PMOS晶体管316的特性参数使其导通速度较PMOS晶体管318慢。PMOS晶体管316的特性参数也使得PMOS晶体管316关断速度较PMOS晶体管318快。根据上述，晶体管310、312的开关时间是可变动的。

请参照图3B，其表示为依本发明提出的一实施例的缓冲器电路300的时序图。时序图350中包括有三条依时间分布的曲线图。最上层的曲线图为输入信号INc与输出信号OUTc。第二层的曲线图分别表示晶体管310及312的栅极电压，其所表示的电压范围为0.0至2.0伏特。第三层的曲线图为转移短路电流的时间曲线，其表示的范围为0.000至0.010安培。输入信号INc显示出自时间点T1至时间点T6时，其由低电平转变至高电平。当输入信号INc转变至高电平时，晶体管314及320导通。自晶体管310流经晶体管314及流过晶体管332的电流，用以提供晶体管310所需的偏置电压。晶体管310所需的偏置电压由输入至晶体管310的栅极的Vgs310所提供。由于电流可流过晶体管310，因此输出信号OUTc为一高电平。

因为晶体管314的导通速度较晶体管320慢，且晶体管316的关断速度较晶体管318快，因此使得晶体管312的关断速度较晶体管310快。而因晶体管312及310没有同时导通的缘故，转移短路电流Ip即可减小。同样地，当输入信号INc自高电平转变至低电平时，即有一电流自晶体管330及316流至晶体管312的栅极，以此使晶体管312被偏置且产生导通电流I₃₁₂，使输出信号OUTc为低电平。

当晶体管314关断速度较晶体管320快时，且晶体管316的导通速度较晶体管318慢时，会使晶体管310关断速度较晶体管312快。既然晶体管312及310不于同时导通，因此使转移短路电流Ip即可减小。晶体管314的关断速度较快，因为当输入信号INc为高电平时，晶体管314的栅极与源极的电压差(Vgs)即为高电平。以此，当输入信号INc转变至低电平时，晶体管314的源极电压(Vs)提升，且晶体管314的栅极电压(Vg)减小。为此，晶体管314的Vgs快速减小，且晶体管314亦快速关断。

晶体管316的导通速度较晶体管318慢，因为当输入信号INc为高电平时，晶体管316的Vgs为正极性。以此，当输入信号INc转变至低电平时，与晶体管316的Vs相同的信号NR转变为高电平，为此，晶体管316的Vgs缓慢减小，然后晶体管316亦缓慢导通。

晶体管316的关断速度较快，因为当输入信号INc为低电平时，晶体管316的Vgs为负极性。以此，当输入信号INc转变至高电平时，信号NR转变为低电平，为此，晶体管316的Vgs快速增加，然后晶体管316快速关断。

在此例中，流经晶体管310及晶体管312的转移短路电流Ip约为4mA。当传统反相器100及缓冲器300皆有相同的特性参数，此4mA的转移短路电流Ip较图1A所示的传统反相器100的200mA的转移短路电f流Is小上许多。于此提出的多个较佳实施例中，虽转移短路电流Ip的大小限制于4mA或甚至10mA，于此提出一或多个较佳实施例，本发明并不以上述的转移短路电流Ip的值为限。当然，与传统的电路比较，可明显看出依本发明于此提出的多个较佳实施例可显著减少转移短路电流的大小。再者，如根据特定的MOS大小，转移短路电流可改变为任何数值，但仍较传统反相器的转移短路电流有所减少。

此缓冲器装置使用多个可变电阻，使PMOS晶体管及NOMS晶体管的开关时间点有所差异，以避免两个PMOS晶体管及NOMS晶体管同时导通(换句话说，同时导通)，因此可减小转移短路电流。

而于此与本发明有关的描述中，所使用的措辞“约为”表示+/-10％。举例而言，“约为2.0伏特”表示电压范围在于2.2至1.8伏特之间。

综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的范围为准。

Claims (10)

1.一种显著减少转移短路电流的系统，该系统包含于一反相器电路中，该系统包括：

一第一反相器，包括一第一输出端、一第一PMOS晶体管及一第一NMOS晶体管；以及

一可变电阻组，该可变电阻组偏置该第一反相器，使该第一PMOS晶体管于一第一时间点切换状态，并使该第一NMOS晶体管于一第二时间点切换状态，进而使该转移短路电流减小，

其中该可变电阻组包括：

一第二PMOS晶体管，该第二PMOS晶体管的源极连接至该主电压，该第二PMOS晶体管的漏极与该第一PMOS晶体管的栅极连接；

一第二NMOS晶体管，该第二NMOS晶体管的漏极与该第二PMOS晶体管的漏极连接，该第二NMOS晶体管的栅极与该第二PMOS晶体管的栅极连接；

一第三PMOS晶体管，该第三PMOS晶体管的源极与该第二NMOS晶体管的源极连接，第三PMOS晶体管的漏极与该第一NMOS晶体管的栅极连接；及

一第三NMOS晶体管，该第三NMOS晶体管的源极连接至地，该第三NMOS晶体管的漏极与该第三PMOS晶体管的漏极连接。

2.如权利要求1所述的系统，其中该第一PMOS晶体管的源极连接至一主电压，该第一PMOS晶体管的漏极与该第一输出端连接，该第一NMOS晶体管的源极连接至地，该第一NMOS晶体管的漏极与该第一输出端连接。

3.如权利要求1所述的系统，其中该系统还包括一第二反相器，该第二反相器包括一第二输出端及一第二输入端，该第二输出端通过该可变电阻组与该第一反相器的一第一输入端连接。

4.如权利要求3所述的系统，其中该第二反相器还包括：

一第四PMOS晶体管，该第四PMOS晶体管的源极连接至该主电压，该第四PMOS晶体管的漏极与该第二NMOS晶体管的源极连接；及

一第四NMOS晶体管，该第四NMOS晶体管的源极连接至地，该第四NMOS晶体管的漏极与该第四PMOS晶体管的漏极连接；

其中，该第二输入端与该第二PMOS晶体管的栅极、该第二NMOS晶体管的栅极、该第三PMOS晶体管的栅极、该第三NMOS晶体管的栅极、该第四PMOS晶体管的栅极及该第四NMOS晶体管的栅极连接。

5.一种显著减少转移短路电流的方法，包括：

以一第一反相器的一第一输入端接收一反相输入信号，该第一反相器包括一第一PMOS晶体管及一第一NMOS晶体管；以及

偏置该第一反相器，使该第一PMOS晶体管于一第一时间点切换状态，并使该第一NMOS晶体管于一第二时间点切换状态，进而使该转移短路电流减小，

其中为一可变电阻组偏置该第一反相器，

其中该可变电阻组包括：

一第二PMOS晶体管，该第二PMOS晶体管的源极连接至该主电压，该第二PMOS晶体管的漏极与该第一PMOS晶体管的栅极连接；

一第二NMOS晶体管，该第二NMOS晶体管的漏极与该第二PMOS晶体管的漏极连接，该第二NMOS晶体管的栅极与该第二PMOS晶体管的栅极连接；

一第三PMOS晶体管，该第三PMOS晶体管的源极与该第二NMOS晶体管的源极连接，第三PMOS晶体管的漏极与该第一NMOS晶体管的栅极连接；及

一第三NMOS晶体管，该第三NMOS晶体管的源极连接至地，该第三NMOS晶体管的漏极与该第三PMOS晶体管的漏极连接。

6.如权利要求5所述的方法，还包括：

以一第二反相器的一第二输入端接收一输入信号；及

自该第二反相器的一输出端输出该反相输入信号，该第二反相器的该输出端通过该可变电阻组与该第一输入端连接。

7.一种缓冲器电路，包括：

一第一反相器，包括一第一输出端；

一可变电阻组，该可变电阻组偏置该第一反相器，使一转移短路电流减少；以及

一第二反相器，包括一第二输入端及一第二输出端，该第二输出端通过该可变电阻组与该第一反相器的一第一输入端连接。

8.如权利要求7所述的缓冲器电路，其中该第一反相器还包括：

一第一PMOS晶体管，该第一PMOS晶体管的源极连接至一主电压，该PMOS晶体管的漏极与该第一输出端连接；及

一第一NMOS晶体管，该第一NMOS晶体管的源极连接至地，该第一NMOS晶体管的漏极与该第一输出端连接。

9.如权利要求8所述的缓冲器电路，其中该可变电阻组包括：

一第二PMOS晶体管，该第二PMOS晶体管的源极连接至该主电压，该第二PMOS晶体管的漏极与该第一PMOS晶体管的栅极连接；

一第二NMOS晶体管，该第二NMOS晶体管的漏极与该第二PMOS晶体管的漏极连接，该第二NMOS晶体管的栅极与该第二PMOS晶体管的栅极连接；

一第三PMOS晶体管，该第三PMOS晶体管的源极与该第二NMOS晶体管的源极连接，该第三PMOS晶体管的漏极与该第一NMOS晶体管的栅极连接；及

一第三NMOS晶体管，该第三PMOS晶体管的源极连接至地，该第三NMOS晶体管的漏极与该第三PMOS晶体管的漏极连接。

10.如权利要求9所述的缓冲器电路，其中该第二反相器还包括：

一第四PMOS晶体管，该第四PMOS晶体管的源极连接至该主电压，该第四PMOS晶体管的漏极与该第二NMOS晶体管的源极连接；及

一第四NMOS晶体管，该第四NMOS晶体管的源极连接至地，该第四NMOS晶体管的漏极与该第四PMOS晶体管的漏极连接；

其中，该第二输入端与该第二PMOS晶体管的栅极、该第二NMOS晶体管的栅极、该第三PMOS晶体管的栅极、该第三NMOS晶体管的栅极、该第四PMOS晶体管的栅极及该第四NMOS晶体管的栅极连接。

Images