CN102176675B - 一种电容分压式多比特量化器 - Google Patents

Abstract

本发明公开了一种电容分压式多比特量化器，包括两组用于向动态比较器提供参考电压信号的电容分压电路和若干个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器。本发明采用新型的电容分压电路作为其分压电路，采用MOSCAP电容作为分压电路中的核心器件以及采用动态比较器作为其比较器件，简化了量化器的电路，基本消除了量化器的静态功耗，大大减少了电容分压电路所耗费的电容总量，有效地提高了电容分压的精度，使量化器的面积得到明显的优化，并适用于超低功耗、微型化的模数转换器中。

Description

一种电容分压式多比特量化器

技术领域

本发明属于模数转换技术领域，具体涉及一种电容分压式多比特量化器。

背景技术

量化器是模数转换器(ADC)的重要组成部分，它对模拟信号进行量化最终生成二进制编码，量化的结果对ADC的性能有很大的影响。目前主流的Delta-SigmaADC大多用一位量化器对信号进行量化，而其性能精度等等往往不能满足日益发展的电子产品的性能需求，因此低功耗、高精度的多比特量化Delta-Sigma ADC就应运而生，图1为其主要部件Delta-Sigma调制器的结构原理图，调制器的前馈部分将所有信号累加并送到量化器进行处理。为了降低模拟电路设计的要求，调制器的前馈结构通常将信号幅值缩小到原来的一半，因此量化器不需要对满幅信号量化，只需对半幅信号进行量化即可。

作为该类ADC中关键电路模块的多比特量化器通常采用电阻分压模式，但这种结构很难在超低功耗和微型化设计过程中达到最佳效果。量化器在工作中，无论采用均匀量化方式或是非均匀量化方式，其分压过程都是由电阻串来实现的，而电阻需要消耗较大的静态功耗。在低功耗设计中，它将成为主要的功耗部件。假设在工作电压1.5V的条件下，调制器的总功耗要求小于10μW，则量化器的电阻总值必然会达到并超过兆欧姆级，大电阻值必然会带来芯片面积耗费增加的缺点。同时，传统量化器通常需要前置预放大器来降低比较器阈值失调和时钟馈通的影响，这样必定也会消耗较大的静态功耗。

如图2所示，以FlashADC(快闪式模数转换器)中的传统三比特量化器为例，其电路结构包括八个包含前置预放大器的比较器和电阻总值为8R的电阻串。如图3所示，电路的一个工作周期包括两个非重叠的时钟相位：分压相位

和比较相位

。阻值为R/2或R的若干电阻组成电阻串，V_refp和V_refn是正负电源电压，V+和V-是输入电压，L1～L8是电阻串分压得到的参考电压，OUT1～OUT8是输出电压，比较器是采用前置预放大器加上锁存器的结构(Preamp+Latch)，T是采样时钟周期。

传统量化器的工作过程如下：

1.在分压相位时，正负电源电压V_refp和V_refn经过电阻串分压得到参考电压L1～L8，比较器处于不工作状态。

2.在比较相位

时，电阻串分压得到的参考电压被传送到比较器的输入端与输入信号进行比较，比较器正常工作，输出温度计编码。

通过对量化器的分析可知，其功耗分为静态功耗和动态功耗，起决定因素的为静态功耗。而静态功耗由两部分组成，一部分是电阻串消耗的功耗P，另一部分是比较器的前置预放大器消耗的功耗。其中电阻串的功耗为：

例如，在电源电压1.5V的条件下设计一个功耗小于10μW的量化器，则量化器中电阻串的静态功耗必须远远小于10μW，此时R_总的值需达到兆欧姆的数量级，才能使得量化器不过多消耗功耗。但在SMIC的0.18μm工艺下，兆欧姆的电阻会占用很大的面积。因此，在降低功耗以及面积优化的设计过程中，利用某些不消耗静态功耗的器件将电阻替代，且不增大面积，可解决该技术难题。

Xuxia Wang、Jian Xu与Xiaobo Wu在标题为A Low Power Small Area Multi-bit Quantizer with A Capacitor String in Sigma-DeltaModulator(International Multiconference of Engineers and Computer Scientists，2010)的文章中公开了一种基于电容分压模式的多比特量化器，它与传统多比特量化器相比在结构上利用电容串分压代替了原有的电阻串分压，同时采用动态比较器，消除前置放大器带来的功耗。以三比特量化器为例，其电路结构包括八个动态比较器和八组电容分压电路。量化器的一个工作周期包括三个时钟相位，其中两个非重叠相位：清零相位

和分压相位

，还有一个比较相位

如图5所示，为三比特量化器的电容分压电路，在A节点可以得到参考电压L1～L8。

基于电容分压模式的多比特量化器的工作过程如下：

1.在相位

时，对电容C₁和电容C₂上的电量清零，为下一个周期准确分压做准备，比较器处于非工作状态。

2.在相位

时，通过电容C₁和电容C₂分压得到参考电压，为比较器正常工作提供条件。

3.在相位时，A点的参考电压稳定，比较器正常工作。

由于电容器件在电路工作过程中是不消耗静态功耗的，同时采用的动态比较器也不消耗静态功耗，因此量化器的功耗基本由动态功耗决定，也就是说功耗与开关的切换频率(即时钟频率)有关，因此该电容式量化器在低工作频率下工作，其功耗极其微小。然而，该电容式量化器在面积优化方面实现的相对有限，其电容分压电路繁多且耗费的电容量也相对较大。

发明内容

本发明提供了一种电容分压式多比特量化器，解决了当前电容分压式多比特量化器面积较大、电路繁多且耗费电容总量较大等一系列技术难题，使电容分压式多比特量化器实现真正意义上的超低功耗以及面积优化的目的。

一种电容分压式多比特量化器包括两组用于向动态比较器提供参考电压信号的电容分压电路和2ⁿ个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器，n为比特数，且n为大于1的自然数。

所述的电容分压电路包括主电容分压单元、第一MOS管、第二MOS管、第一电容分压单元组和第二电容分压单元组。

所述的主电容分压单元的输入端与所述的第一电容分压单元组的一端和所述的第一MOS管的输出端相连，所述的第一MOS管的输入端接外部设备提供的工作电压，所述的主电容分压单元的输出端与所述的第二电容分压单元组的一端和所述的第二MOS管的输入端相连，所述的第二MOS管的输出端接外部设备提供的工作电压，所述的主电容分压单元的参考端与所述的第一电容分压单元组的另端和所述的第二电容分压单元组的另端相连，所述的第一MOS管和所述的第二MOS管的控制端接收外部设备提供的分压信号。

所述的主电容分压单元由第一电容单元、第二电容单元、第三电容单元和第四电容单元依次串联而成，所述的第一电容单元悬空的一端为所述的主电容分压单元的输入端，所述的第四电容单元悬空的一端为所述的主电容分压单元的输出端，所述的第三电容单元与所述的第四电容单元的连接点为所述的主电容分压单元的参考端，所述的参考端与对应的动态比较器相连。

所述的第一电容分压单元组由2^n-2个电容分压单元并联而成，所述的第二电容分压单元组由(2^n-2-1)个电容分压单元并联而成。

所述的电容分压单元由两个电容单元串联而成，其中两个电容单元的连接点为所述的电容分压单元的参考端，所述的参考端与对应的动态比较器相连。

所述的电容单元由一个电容与一个MOS管并联而成，所述的MOS管的控制端接收外部设备提供的清零信号。

本发明的工作原理是：量化器的一个工作周期包括三个时钟相位，其中两个非重叠相位：清零相位和分压相位，还有一个比较相位。在清零相位时，与电容分压电路中的电容并联的MOS管的控制端同步接收到外部设备提供的清零信号，从而导通并释放掉电容中的电量，为电容分压电路准确分压做准备；在分压相位时，电容分压电路中的第一MOS管和第二MOS管的控制端同步接收到外部设备提供的分压信号，第一MOS管和第二MOS管导通，电容分压电路开始工作，并向动态比较器提供若干参考电压信号，为动态比较器工作提供条件；在比较相位时，动态比较器同步接收到外部设备提供的比较信号，动态比较器开始工作，并对参考电压信号与外部设备提供的输入电压信号进行比较，从而产生输出电压信号。

优选的技术方案中，所述的电容采用MOSCAP电容，电容密度高，且在集成电路工艺条件下的制作过程相对较简单。

所述的MOSCAP电容由两个PMOS管和一个NMOS管组成，所述的PMOS管的源、漏、衬极相互连通，并构成所述的MOSCAP电容的两极，两个PMOS管的栅极与NMOS管的漏极相连，NMOS管的源、栅、衬极相互连通并接地。

优选的技术方案中，所述的电容分压电路中加载有若干虚拟晶体管，能对时钟馈通等寄生效应进行补偿，提高电容分压的精度。

本发明的有益技术效果是：

(1)通过采用电容作为分压电路的核心器件，采用动态比较器作为比较器件，基本消除了量化器在正常工作中的静态功耗。

(2)通过采用MOSCAP电容作为电容器件，在集成电路工艺条件下，使量化器的制作过程更加简单，同时由于MOSCAP电容的电容密度相对较高，能使量化器的面积得到明显降低及优化。

(3)通过采用新型的电容分压电路，不仅能有效地简化电路，同时还能有效地减少分压电路所耗费的电容总量，进而起到量化器面积优化的作用。

(4)通过在电容分压电路中加载虚拟晶体管，能有效地抑制时钟馈通等寄生效应，大大提高电容分压的精度。

(5)通过采用动态比较器作为量化器的比较器件，省去了传统量化器中的前置预放大器，进而消除该部分的静态功耗。

附图说明

图1为Delta-Sigma调制器的结构原理示意图。

图2为传统三比特量化器的电路原理示意图。

图3为传统多比特量化器的二相位工作周期示意图。

图4为本发明多比特量化器的三相位工作周期示意图。

图5为现有电容分压式多比特量化器的电容分压电路的原理示意图。

图6为本发明多比特量化器的电路原理示意图。

图7为本发明多比特量化器的电容分压电路的结构示意图。

图8为本发明的电容分压电路中主电容分压单元的结构示意图。

图9为本发明的电容分压电路中电容分压单元的结构示意图。

图10为本发明的电容分压电路中电容单元的结构示意图。

图11为本发明的电容分压电路中MOSCAP电容的结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案和相关原理进行详细说明。

如图6所示，一种电容分压式三比特量化器包括两组用于向动态比较器提供参考电压信号的电容分压电路和八个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器。

如图6和7所示，任一组电容分压电路包括主电容分压单元、第一MOS管、第二MOS管、第一电容分压单元组和第二电容分压单元组。主电容分压单元的输入端与第一电容分压单元组的一端和第一MOS管的输出端相连，第一MOS管的输入端接外部设备提供的工作电压Vref，主电容分压单元的输出端与第二电容分压单元组的一端和第二MOS管的输入端相连，第二MOS管的输出端接外部设备提供的工作电压Vcmo，主电容分压单元的参考端与第一电容分压单元组的另端和第二电容分压单元组的另端相连，第一MOS管和第二MOS管的控制端接收外部设备提供的分压信号。

如图8所示，主电容分压单元由第一电容单元C1、第二电容单元C2、第三电容单元C3和第四电容单元C4依次串联而成，第一电容单元C1悬空的一端为主电容分压单元的输入端，第四电容单元C4悬空的一端为主电容分压单元的输出端，第三电容单元C3与第四电容单元C4的连接点为主电容分压单元的参考端L，参考端L与对应的动态比较器相连。

如图6所示，第一电容分压单元组由两个电容分压单元并联而成，第二电容分压单元组由一个电容分压单元组成。如图9所示，其中电容分压单元由两个电容单元串联而成，其中两个电容单元的连接点为电容分压单元的参考端L，参考端L与对应的动态比较器相连。如图10所示，其中电容单元由一个MOSCAP电容与一个MOS管并联而成，MOS管的控制端接收外部设备提供的清零信号。如图11所示，其中MOSCAP电容由两个PMOS管和一个NMOS管组成，每个PMOS管的源、漏、衬极相互连通，并构成MOSCAP电容的两极，两个PMOS管的栅极与NMOS管的漏极相连，NMOS管的源、栅、衬极相互连通并接地。

本实施例的工作原理是：如图4所示，量化器的一个工作周期包括三个时钟相位，其中两个非重叠相位：清零相位

和分压相位，还有一个比较相位

。在清零相位

时，与电容分压电路中的MOSCAP电容并联的MOS管的控制端同步接收到外部设备提供的清零信号，从而导通并释放掉MOSCAP电容中的电量，为电容分压电路准确分压做准备；在分压相位

时，电容分压电路中的第一MOS管和第二MOS管的控制端同步接收到外部设备提供的分压信号，第一MOS管和第二MOS管导通，电容分压电路开始工作，并向动态比较器提供参考电压信号，为动态比较器工作提供条件；在比较相位

时，动态比较器同步接收到外部设备提供的比较信号，动态比较器开始工作，并对参考电压信号与外部设备提供的输入电压信号进行比较，从而产生输出电压信号。

如图6所示，电路中Vref+为电源电压VDD，Vref-接地，而Vcmo等于VDD/2。通过对电容分压电路进行分析，只要保证电容分压电路中每个MOSCAP电容的容量的比值关系，就能得到电容分压式三比特量化器的各个参考电压值，比如获得L3的电压：

$L3=\frac{11}{16}\mathrm{VDD}$

可以分解为： $L3=\frac{3}{8}(\mathrm{Vref}+)+\frac{5}{8}\left(\mathrm{Vcmo}\right)$

参考电压L1只需要在L3的基础上进行分解可得：

$L1=\frac{15}{16}\mathrm{VDD}=\frac{4}{5}(\mathrm{Vref}+)+\frac{1}{5}\left(L3\right)$

同理L2和L4都可以在L3的基础上得到：

$L2=\frac{13}{16}\mathrm{VDD}=\frac{2}{5}(\mathrm{Vref}+)+\frac{3}{5}\left(L3\right)$ $L4=\frac{9}{16}\mathrm{VDD}=\frac{2}{3}\left(\mathrm{Vcmo}\right)+\frac{1}{3}\left(L3\right)$

获取参考电压L5～L8的方法与获取L1～L4的方法相同，且彼此的电容分压电路也一致。其中MOSCAP电容的最小电容值能取到0.1pF，实现三比特量化器的总电容量大小只需要4.2pF。而且，量化器正常工作过程中几乎不消耗静态功耗，只消耗动态功耗。

Claims (2)

1.一种电容分压式多比特量化器，包括两组用于向动态比较器提供参考电压信号的电容分压电路和2ⁿ个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器，n为比特数，且n为大于1的自然数，其特征在于：

所述的电容分压电路包括主电容分压单元、第一MOS管、第二MOS管、第一电容分压单元组和第二电容分压单元组，所述的主电容分压单元的输入端与所述的第一电容分压单元组的一端和所述的第一MOS管的输出端相连，所述的第一MOS管的输入端接外部设备提供的工作电压，所述的主电容分压单元的输出端与所述的第二电容分压单元组的一端和所述的第二MOS管的输入端相连，所述的第二MOS管的输出端接外部设备提供的工作电压，所述的主电容分压单元的参考端与所述的第一电容分压单元组的另一端和所述的第二电容分压单元组的另一端相连，所述的第一MOS管和所述的第二MOS管的控制端接收外部设备提供的分压信号；

所述的主电容分压单元由第一电容单元、第二电容单元、第三电容单元和第四电容单元依次串联而成，所述的第一电容单元悬空的一端为所述的主电容分压单元的输入端，所述的第四电容单元悬空的一端为所述的主电容分压单元的输出端，所述的第三电容单元与所述的第四电容单元的连接点为所述的主电容分压单元的参考端，主电容分压单元的参考端与对应的动态比较器相连；

所述的第一电容分压单元组由2^n-2个电容分压单元并联而成，所述的第二电容分压单元组由（2^n-2-1）个电容分压单元并联而成，所述的电容分压单元由两个电容单元串联而成，其中两个电容单元的连接点为所述的电容分压单元的参考端，电容分压单元的参考端与对应的动态比较器相连，所述的电容单元由一个电容与一个MOS管并联而成，电容单元中的MOS管的控制端接收外部设备提供的清零信号；

所述的电容采用MOSCAP电容，所述的MOSCAP电容由两个PMOS管和一个NMOS管组成，其中：每个PMOS管的源、漏、衬极相互连通，并构成所述的MOSCAP电容的两极，两个PMOS管的栅极与NMOS管的漏极相连，NMOS管的源、栅、衬极相互连通并接地。

2.根据权利要求1所述的电容分压式多比特量化器，其特征在于：所述的电容分压电路中加载有若干虚拟晶体管。

Images