CN102594350A - 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器 - Google Patents
可调整功率和性能的可设置级联西格玛-德尔塔模数转换器 Download PDFInfo
- Publication number
- CN102594350A CN102594350A CN2012100193185A CN201210019318A CN102594350A CN 102594350 A CN102594350 A CN 102594350A CN 2012100193185 A CN2012100193185 A CN 2012100193185A CN 201210019318 A CN201210019318 A CN 201210019318A CN 102594350 A CN102594350 A CN 102594350A
- Authority
- CN
- China
- Prior art keywords
- loop
- input
- output
- modulator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims description 72
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 23
- 230000006872 improvement Effects 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 11
- 101150061050 CIN1 gene Proteins 0.000 description 8
- 101150005988 cin2 gene Proteins 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000013519 translation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000011002 quantification Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- VDUWPHTZYNWKRN-UHFFFAOYSA-N cinoxacin Chemical compound C1=C2N(CC)N=C(C(O)=O)C(=O)C2=CC2=C1OCO2 VDUWPHTZYNWKRN-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一个可调整功率和性能的可设置级联西格玛-德尔塔模数调制器，有几个调制器回路，其有一组或两组积分器、加法器、定标器、量化器，产生一回路输出。每个回路的输入数据选择器选择一总输入或前一回路的回路输出，使得调制器回路可以串联级联或分开单独运行。每个调制器回路之后的滤波设置数据选择器选择回路输出或任一前回路的回路输出或零。每个滤波设置数据选择器驱动一输入到一改进的CIC滤波器。改进的CIC滤波器有一初始延迟阶段和相继的积分器阶段，初始延迟阶段接收第一滤波设置数据选择器输出，每个积分器阶段接收相继的滤波设置数据选择器输出。改进的CIC滤波器是一数字转换滤波器和一CIC滤波器的组合。
Description
【技术领域】
本发明涉及西格玛-德尔塔调制器电路(sigma-delta modulator，以下简称∑Δ调制器)，特别涉及可重构的∑Δ调制器。
【背景技术】
超取样型(Over-sampled)∑Δ调制器广泛用于消费电子音频设备和精密测量设备。信号处理是在数字域而非模拟域进行的，随着半导体进程的提高，也就使得节电和性能提高得以实现。调制器在一个很高的频率上对输入信号进行采样，并在一个很宽的频带上扩展噪声(spread noise)。然后一个数字滤波器对超取样数据进行次取样(decimate)和过滤，去除信号带的噪声。
图1是调制器噪声抑制与调制器阶数的函数图。高阶超取样∑Δ调制器的性能是超取样率(OSR)和调制器阶数(L)的函数。调制器阶数是一个回路里级联的积分器的数目。图1显示，对于一个给定的超取样率，高阶调制器有更好的信噪比，能够用于较高精度(更多比特的精度)的模数转换器。但是，更高阶的调制器倾向于不稳定，因为对于较大输入，会出现振荡。
在一个多阶段噪声整形(MASH)∑Δ调制器里，几个低阶调制器回路的输出被一个滤波器组合，如一个数字转换功能滤波器。低阶回路是稳定的，且级联在一起。第一阶段可能由较大晶体管和电容器构成，以降低热量和运算放大器噪声。但是，这个较大的第一阶段也比后面的由更小的晶体管和电容器构成的阶段消耗更多的能量。因此，第一阶段会提供较高的精度但是消耗更多的能量，而后面的阶段有较低的性能和较低的功耗。
便携式系统如智能手机可能需要使用两个或多个∑Δ调制器用于不同的应用。例如，需要一个高精度∑Δ调制器用于播放高质量音乐录音如MP3播放机，需要一个低精度∑Δ调制器用于重建电话语音信息。在有电话的期间，便携式设备的电池是被音频(RF)收发器消耗的，所以在此时，希望∑Δ调制器消耗较低的功率。
期望的∑Δ调制器是能够适应不同的应用的。期望有可重构的∑Δ调制器，其能设置用于低功耗、低精度应用，也能重设置用于高功耗、高精度应用。期望有一种级联结构的∑Δ调制器，其能断电积分器回路，并重构剩下的积分器回路的连接，输入到数字滤波器。
【附图说明】
图1是调制器噪声抑制和调制器阶数的函数图。
图2是可设置级联∑Δ调制器和改进CIC滤波器的方框图。
图3是具有多个可设置输入的改进CIC滤波器的示意图。
图4显示可设置级联∑Δ调制器和高性能模式的滤波设置。
图5显示可设置级联∑Δ调制器和节电模式的滤波设置
图6显示可设置级联∑Δ调制器和第二回路节电模式的滤波设置。
图7显示可设置级联∑Δ调制器和具有两个积分器的第二回路节电模式的滤波设置。
图8突出显示滤波设置数据选择器和输入数据选择器的规划设计以重新设置∑Δ调制器和改进CIC滤波器。
图9是开关电容积分器用于实现二阶∑Δ调制器回路的示意图。
图10是高性能模式的信号性能图
图11是中等性能模式的信号性能图。
图12是节电模式的信号性能图。
【具体实施方式】
本发明涉及一个改进的可设置∑Δ调制器。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本发明不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。
图2是一个可设置∑Δ调制器和一个改进的CIC滤波器的方框图。一模拟输入Y应用到三个∑Δ调制器回路252、254、256上。回路252、256是二阶的，每个都有两个积分器206、216和236、246，而中间回路254是一阶的，只有一个积分器226。
在第一个回路252里，加法器202减去反馈U1，反馈U1是回路252的输出，回路252的输入是Y。该总和被定标器204(scaler)乘以参数k1然后被积分器206积分。参数可以是常数或被预定的数值，但是可以根据不同应用和设置而改变。因为回路252是二阶的，该过程被加法器212、定标器214(有参数k2)和积分器216重复一遍。量化器218是一个1比特量化器、微分器、delta函数或单比特数模转换器(DAC)，其产生输出U1。一旦积分器216的输出达到量化器218的一个阈值，那么量化器218就设置其输出U1为高。U1代表该被取样的输入Y，然后被反馈回到加法器202、212，形成一个反馈回路。
在第二个回路254里，输入数据选择器220(mux)要么选择输入Y，要么选择反馈V1，以响应设置信号Y2EN。反馈V1是第一回路252里的量化器218的输入。加法器222减去反馈U2，反馈U2是第二回路的输出，第二回路的输入是由数据选择器220选择的。该总和被定标器224乘以参数k3然后被积分器226积分。因为回路254是一阶的，只有一个积分器。量化器228是一个单比特量化器、微分器、delta函数或单比特数模转换器(DAC)，其产生输出U2。
在回路245和256之间还可以有其他的回路。除了第一回路252，每个回路都有一输入数据选择器220、240，其要么选择模拟输入Y，要么选择前一回路的反馈。当选择前一回路的反馈时，这些回路是串联级联的。当选择模拟输入Y时，这些回路是并行的，或者是不能用的。
在第N个回路256里，输入数据选择器240要么选择输入Y，要么选择反馈V(N-1)，以响应设置信号YNEN。反馈V(N-1)是前一回路的反馈，如回路254的V2，当N＝3时。
加法器232减去反馈UN，反馈UN是回路256的输出，回路256的输入是由数据选择器240选择的。该总和被定标器234乘以参数kX然后被积分器236积分。因为回路256是二阶的，该过程被加法器242、定标器244(有参数kY)和积分器246重复一遍。量化器248是一个单比特量化器、微分器、delta函数或单比特数模转换器(DAC)，其产生输出UN。
改进的级联积分梳状(CIC)滤波器200是一个与数字转换功能滤波器组合的CIC滤波器。一些元件相互抵消(cancel out)，如微分器和积分器，使得该滤波器是一更具流线型的单滤波器200。
改进的CIC滤波器200的每个输入是由一数据选择器选择的。第一输入CIN1是由滤波配置(filter-configuring)数据选择器210选择的，其选择任一回路252、254、...、256的回路输出U1、U2、...、UN。设置信号CIN1SEL是一多比特信号，其选择U1、U2、...、UN中的一个，将输入CIN1应用到改进的CIC滤波器200上。
第二输入CIN2是由滤波配置数据选择器230选择的，其选择任一回路252、254、...，256的回路输出U2、...、UN。但是，前一回路如回路252的输出(U1)不是数据选择器230可选择的。而且，数据选择器230可以选择一0输入。当有一些回路是不可用时，该0输入由后面的数据选择器选择，而且并不是所有的到改进CIC滤波器200的输入都被使用。设置信号CIN2SEL选择U2、...、UN中的一个，将输入CIN2应用到改进的CIC滤波器200上。
最后输入CINN是由滤波配置数据选择器250选择的。设置信号CINNSEL使数据选择器250要么选择回路256的最后回路输出UN，要么选择0。
回路输出U1、U2、...、UN和滤波器输出OUT是数字信号，而反馈信号V1、V2、...、V(N-1)和输入Y是模拟信号。
图3是一具有多个可设置输入的改进CIC滤波器的示意图。改进CIC滤波器200是一数字转换功能和一级联积分梳状(CIC)滤波器的逻辑组合。数字转换功能对第一回路的输出U1有延迟，对其他回路的输出U2、U3、...、UN有级联的微分器。延迟或级联微分器的数目取决于每个回路的阶数。
CIC滤波器有级联的梳状阶段和积分器阶段。当数字转换功能和CIC滤波器组合时，数字转换功能中的微分器抵消了CIC滤波器中的积分器，提供更简单的组合结构。
改进的CIC滤波器200在第一输入CIN1上有额外的延迟阶段，第一延迟阶段308。第一延迟阶段308馈入第一积分器阶段，其包括加法器302和反馈延迟304，反馈延迟304的时钟是取样频率Fs的取样时钟。加法器302和反馈延迟304一起担当积分器306的作用。
在第二积分器阶段，第二可设置输入CIN2应用到加法器312上，其将可设置输入CIN2加到第一积分器输出上，并加上第二积分器316的反馈延迟314的反馈。
其他积分器阶段326依此类推，每个都有一加法器322，其将可设置输入CINx加到前一积分器阶段的输出上，并加上反馈延迟324的反馈。最后积分器阶段336有加法器332，其将最后的可设置滤波输入CINN加到前一积分器阶段的输出上，并减去反馈延迟334的反馈。
开关348的时钟是一具有下取样频率Fd的次取样时钟(decimating clock)。下取样率可以由设计者选择，如64，因此当Fs是不16MHz时Fd是250KHz，这只是多种可能性中的一个例子。然后该被积分的和被取样的信号传输通过级联的梳状阶段346、356、366、376。每个梳状阶段346有一加法器342，其减去馈通延迟344的延迟了的馈通(feed-through)。最后的加法器372输出重建的数字信号OUT。还可以对信号OUT执行进一步的滤波或转换，如额外的次取样(decimation)。
在改进CIC滤波器200里，梳状阶段的数目等于积分器阶段的数目。
图4显示可设置级联∑Δ调制器和高性能模式的滤波设置。虚线信号线表示未被选择的信号。对于改进CIC滤波器200的输入，第一滤波设置数据选择器210选择由第一回路252产生的信号U1作为第一可设置输入CIN1；第二滤波设置数据选择器230选择由第二回路254产生的信号U2作为第二可设置输入CIN2；最后滤波设置数据选择器250选择由最后回路256产生的信号UN作为最后可设置输入CINN。其他中间滤波设置数据选择器(图中未显示)选择它们的回路的输出作为中间抽头(tap)输入到改进CIC滤波器200。
模拟输入Y应用到第一回路252，但是不被选择作为其他回路的输入。但是，输入数据选择器220选择第一回路252的反馈V1作为第二回路254的输入。输入数据选择器240选择前一回路N-1的反馈V(N-1)作为最后回路256的输入。因此回路252、254、256是串联级联在一起的。
这时的功耗是最大的，因为所有回路252、254、256都在加电，并基于前一回路的输出而运行。信噪比是高的，因为使用多个级联回路，性能得到提高。
图5显示可设置级联∑Δ调制器和节电模式的滤波设置。虚线信号线表示未被选择的信号。
只有最后回路256是上电的，第一回路252和第二回路254以及其他中间回路都是断电的。这些回路的输出U1、U2、...是不相关的，也没有被使用，不被滤波设置数据选择器210、230、...选择。但是，滤波设置数据选择器210选择最后回路的输出UN，作为第一滤波器输入CIN1。到改进CIC滤波器200的其他输入CIN2、...、CINN是0，因为数据选择器230、...、250选择0输入。
输入数据选择器240选择模拟输入Y，不选择前一回路N-1的反馈V(N-1)作为最后回路256的输入。只有最后回路256是上电的，节省了通常由回路252、254消耗的能量。虽然能耗是低的，但是性能如信噪比也降低了，这对于一些应用如电话语音是可接受的。
图6显示可设置级联∑Δ调制器和第二回路节电模式的滤波设置。虚线信号线表示未被选择的信号。
只有第二回路254是上电的，第一回路252和最后回路256以及其他中间回路都是断电的。这些回路的输出U1、UN是不相关的，也没有被使用，不被滤波设置数据选择器210、230、...、250选择。但是，滤波设置数据选择器210选择第二回路的输出U2，作为第一滤波器输入CIN1。到改进CIC滤波器200的其他输入CIN2、...、CINN是0，因为数据选择器230、...、250选择0输入。
输入数据选择器220选择模拟输入Y，不选择第一回路252的反馈V1作为第二回路254的输入。只有第二回路254是上电的，节省了通常由回路252、256消耗的能量。虽然能耗是低的，但是性能如信噪比也降低了，这对于一些应用如电话语音是可接受的。
注意到第二回路254在此实施例中只有一个积分器226，因此图6所示的该模式所消耗的能量应该低于图5所示模式消耗的能量，因为最后回路256有两个积分器236、246。
图7显示可设置级联∑Δ调制器和具有两个积分器的第二回路模式的滤波设置。虚线信号线表示未被选择的信号。
只有第二回路254’是上电的，第一回路252和最后回路256以及其他中间回路都是断电的。这些回路的输出U1、UN是不相关的，也没有被使用，不被滤波设置数据选择器210、230、...、250选择。但是，滤波设置数据选择器210选择第二回路的输出U2，作为第一滤波器输入CIN1。到改进CIC滤波器200的其他输入CIN2、...、CINN是0，因为数据选择器230、...、250选择0输入。
输入数据选择器220选择模拟输入Y，不选择第一回路252的反馈V1作为第二回路254的输入。只有第二回路254是上电的，节省了通常由回路252、256消耗的能量。虽然能耗是低的，但是性能如信噪比也降低了，这对于一些应用如电话语音是可接受的。
第二回路254在此实施例中是二阶回路，有两个积分器226、227，因此图7所示模式所消耗的能量应该高于图6所示模式消耗的能量。加法器223和定标器225也是增加的元件，这会消耗额外的能量。
图8突出滤波设置数据选择器和输入数据选择器的规划设计以重新设置∑Δ调制器和改进CIC滤波器。内部功率信号POW1被应用以控制第一回路252的功率。POW1可以是开关电源信号，或者可以控制一个开关，该开关连接一内部电源线到第一回路252内的内部电源线。其他功率信号POW2、POWN应用到第二回路254和回路256。
输入数据选择器220由信号Y2EN控制，信号Y2EN是可编程寄存器280的输出。类似地，输入数据选择器240由可编程寄存器280的信号YNEN控制。第一滤波设置数据选择器210由信号CIN1SEL控制去选择U1、U2、...、UN中的一个，并应用到改进CIC滤波器200的第一抽头输入CIN1上。其他控制信号，如第二滤波设置数据选择器230的控制信号CIN2SEL和最后滤波设置数据选择器250的控制信号CINNSEL也是可编程寄存器280的输出。
可编程寄存器280可以是用户可编程寄存器，如由并行或串行总线(例如串行外围设备接口(SPI)或双向两线连续(I2C)总线)上发送的命令去读取和写入的寄存器，也可以是掩膜或熔丝可编程信号。也可以使用其他逻辑(图中未显示)来将表示回路是开(ON)和关(OFF)的模式信号，解码为数据选择控制信号和功率信号。也可以使用顺序信号或计数器来有延迟地上电或断电，以防错误。
图9是开关电容积分器用于实现二阶∑Δ调制器回路的示意图。差分输入信号VINP、VINN被应用到开关42、44上，它们在P1阶段时是闭合的，对电容器58、60充电。开关50、52在P1阶段也是闭合的，将电容器58、60的背板接地。
在P2阶段，开关42、44、50、52断开，开关54、56闭合，存储在电容器58、60里的电荷移动传输到运算放大器110的输入上。非重叠斩波时钟C1、C2应用到开关22、24、26、28上，要么传输通过，要么反转施加在运算放大器110的反相和非反相输入上的信号。类似的斩波开关32、34、36、38是运算放大器110的输出上。反馈电容器102、104连接运算放大器110的输入和输出，具有增益k1配置，其中k1是电容器58和电容器102的比值。
第二加法器和积分器通过开关62、64和电容器78、80连接到运算放大器110的输出，开关62、64在P1阶段也是闭合的。接地开关70、72在P1阶段是闭合的。在P2阶段，开关62、64、70断开，开关74、76闭合，将存储在电容器78、80上电荷传输到第二运算放大器112的输入上。反馈电容器106、108连接第二运算放大器112的输入和输出，具有增益k2配置，其中k2是电容器78和电容器106的比值。
量化器14接收第二运算放大器112的输出VOP2、VON2并产生差分输出COUTP、COUTN。一旦VOP2和VON2的差值达到一个阈值，量化器14就翻转COUTP、COUTN，驱动一个高值，另一个低值。
COUTP、COUTN就是U1输出到第一回路252的滤波设置数据选择器210。COUTP、COUTN被反馈回开关46、48给第一加法器，也反馈回开关66、68给第二加法器。信号VOP2、VON2就是到图4-7中第二回路的V1反馈信号。
运算放大器110和周围元件担当第一积分器的作用，而运算放大器112及其周围元件担当第二积分器的作用。反馈信号的加总是由开关46、48提供给电容器58、60，起到第一加法器的作用；由开关66、68提供给电容器78、80，起到第二加法器的作用。缩放比例(scaling)则由电容比值提供。对每个开关电容积分器，
其中V1是输入电压，而V2是VDD或GND，取决于量化器的反馈。Z转换是离散时间信号的复频域表示。z-1表示离散时域上的1延迟，而z-1/2表示离散时域上的1/2延迟。
图10是高性能模式的信号性能图。图7的电路运行在图4的高性能模式上，所有回路都处于活动状态。尖峰出现在基础频率上，并在奇次谐波上。但是，功率谱密度(PSD)保持低，大约50000Hz，表示良好的信噪比。功率消耗90mW，信噪失真比(SNDR)是126.7dB，等效比特位数(ENOB)精度是20.8比特。
图11是中等性能模式的信号性能图。图7的电路是以第一回路252处于活动状态和其他所有回路都处于非活动状态而运行的。PSD从基础尖峰处连续上升，而不是如图10保持低位，所以信噪比性能更差。但是功率消耗从90mW降低到75mW。SNDR是99.3dB，ENOB精度是16.2比特。因此节省了15mW，但是损失了27dB或者超过4比特的精度。
图12是节电模式的信号性能图。图7的电路是以第二回路254处于活动状态和其他所有回路都处于非活动状态而运行的。PSD从基础尖峰处连续上升，而不是如图10保持低位。但是功率消耗从90mW降低到23mW。SNDR是97.9dB，ENOB精度是16.0比特。节省了额外的52mW，但是仅损失了另外的1.4dB或者大约0.2比特的精度。第一回路252是由更大的元件构建，如更大的电容器和晶体管，因此比第二回路254消耗更多的能量。
因此通过使用滤波设置数据选择器到改进的CIC滤波器，并将未选择的回路断电，可以很容易地设置大范围的功耗和性能权衡。
【替代实施例】
发明人还想到一些其他的实施例。例如虽然使用了数据选择器，但是也可以使用其他类型的复用设备，如有线或逻辑(wired-OR logic)、传输门、开关等。回路的数目也可以改变，每个回路的阶数可以是1、2或其他阶数。改进的CIC滤波器200、积分器、加法器、定标器和微分器可以以各种方式来实现，图9仅仅显示了一个例子；可以有各种改变。
为了时序和管线式目的，可以在逻辑和数据路径上加入锁存器、触发器、寄存器和其他存储设备，以允许时钟同步。也可以为了各种目的而增加缓存、电容器、滤波器、电阻器和其他元件。
通过互换反相和非反相输入，可以增加逆变，但是不改变整个功能，因此可以看成是等同的。可以加入电容器、电阻器和其他滤波元件。开关可以是n沟道晶体管、p沟道晶体管，或具有并联的n沟道和p沟道晶体管的传输门，或更复杂的电路，可以是无源的或有源的，放大的或非放大的。
可在各种节点处添加额外组件，例如电阻器、电容器、电感器、晶体管等，且还可存在寄生组件。启用和停用所述电路或者断电回路可用额外晶体管或以其它方式实现。可添加传送门晶体管或传输门以用于隔离。
晶体管和电容最终的尺寸可以在电路仿真或现场测试之后进行选择。可以使用金属掩膜或其他可编程部件，去确定最终的电容、电阻、或晶体管尺寸。在差分信号之间可以加入均衡开关。
改进CIC滤波器200的抽头或滤波输入的位置可以改变。积分器阶段的数目可以等于所有启动(enabled)级联的回路的总阶数(k)加上1，抽头可以由等于那个回路阶数的积分器阶段分隔。梳状阶段的数目可以等于积分器阶段的数目。CIC滤波器阶数要比调制器至少高一个阶数，这样可以保证CIC滤波器能够从调制器输出中过滤出噪声。改进的CIC滤波器的第一延迟可以改变，取决于第一回路是一阶的还是二阶的。第一延迟阶段308可以是第一调制器回路阶数(j)和总阶数(k＝所有回路阶数之和)的函数。当第一回路阶数是j，总阶数是k，第一延迟就是z-(k-j)。例如，当k＝4，j＝2时，第一延迟就是z-2。Z转换是离散时间信号的复频域表示。z-1表示离散时域的1个延迟，z-1表示离散时域的2个延迟。
加法器可以加入正或负值。当加入负值时，加法器可以认为是减法器。术语“加法器”包括加法运算和减法运算。∑Δ调制器和改进的CIC滤波器可以用做模数转换器或用于其他应用。
本发明背景技术部分可含有关于本发明的问题或环境的背景信息而非描述其它现有技术。因此，在背景技术部分中包括材料并不是申请人承认现有技术。
本文中所描述的任何方法或工艺为机器实施或计算机实施的，且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或其它机器产生的显示，且可包括也为机器产生的硬拷贝打印输出。对其它机器的计算机控制为另一有形结果。
已出于说明和描述的目的呈现了对本发明实施例的先前描述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于以上教示，许多修改和变型是可能的。希望本发明的范围不受此详细描述限制，而是由所附权利要求书限制。
Claims (20)
1.一个可设置的调制器滤波器，包括：
模拟输入，其载有模拟输入信号；
第一∑Δ调制器回路，其接收所述模拟输入信号，用于产生第一回路输出，所述第一∑Δ调制器回路将所述模拟输入信号和所述第一回路输出加总，并量化第一积分结果，以产生所述第一回路输出；
第一滤波设置数据选择器，其对第一选择信号响应，通过从第一组输入中选择一个输入，用于产生第一滤波输入，第一组输入包括所述第一回路输出、第二回路输出、第三回路输出；
第二回路输入数据选择器，其接收所述模拟输入信号和来自所述第一∑Δ调制器回路的所述第一积分结果，通过选择所述模拟输入信号或所述第一积分结果以响应第二输入选择信号，用于产生第二输入信号；
第二∑Δ调制器回路，其接收所述第二输入信号，用于产生所述第二回路输出，所述第二∑Δ调制器回路将所述第二输入信号和所述第二回路输出加总，并量化第二积分结果，以产生所述第二回路输出；
第二滤波设置数据选择器，其对第二选择信号响应，通过从第二组输入中选择一个输入，用于产生第二滤波输入，第二组输入包括一固定信号、所述第二回路输出、第三回路输出；
第三回路输入数据选择器，其接收所述模拟输入信号和来自所述第二∑Δ调制器回路的所述第二积分结果，通过选择所述模拟输入信号或所述第二积分结果以响应第三输入选择信号，用于产生第三输入信号；
第三∑Δ调制器回路，其接收所述第三输入信号，用于产生所述第三回路输出，所述第三∑Δ调制器回路将所述第三输入信号和所述第三回路输出加总，并量化第三积分结果，以产生所述第三回路输出；
第三滤波设置数据选择器，其对第三选择信号响应，通过从第三组输入中选择一个输入，用于产生第三滤波输入，第三组输入包括所述固定信号、所述第三回路输出；
改进的CIC滤波器，其接收所述第一滤波输入、所述第二滤波输入、所述第三滤波输入，并产生一滤波输出；
由此，通过选择信号，所述第一、第二、第三∑Δ调制器回路是可设置成串联级联，或可设置成并行地处理所述模拟输入信号。
2.如权利要求1所述的可设置的调制器滤波器，还包括：
第一功率输入，其输入到所述第一∑Δ调制器回路，当所述第一∑Δ调制器回路是处于非活动状态时，所述第一功率输入使得所述第一∑Δ调制器回路断电，当所述第一∑Δ调制器回路是处于非活动状态时，其中所述第一回路输出不被应用到所述改进CIC滤波器上；
第二功率输入，其输入到所述第二∑Δ调制器回路，当所述第二∑Δ调制器回路是处于非活动状态时，所述第二功率输入使得所述第二∑Δ调制器回路断电，当所述第二∑Δ调制器回路是处于非活动状态时，其中所述第二回路输出不被应用到所述改进CIC滤波器上；
第三功率输入，其输入到所述第三∑Δ调制器回路，当所述第三∑Δ调制器回路是处于非活动状态时，所述第三功率输入使得所述第三∑Δ调制器回路断电，当所述第三∑Δ调制器回路是处于非活动状态时，其中所述第三回路输出不被应用到所述改进CIC滤波器上。
3.如权利要求2所述的可设置的调制器滤波器，还包括：
高性能模式，其提供最高信噪比和最高功耗，所述高性能模式使得所述第二回路输入数据选择器选择来自所述第一∑Δ调制器回路的所述第一积分结果，并使得所述第三回路输入数据选择器选择来自所述第二∑Δ调制器回路的所述第二积分结果；
其中所述第一、第二、第三∑Δ调制器回路是级联在一起的。
4.如权利要求3所述的可设置的调制器滤波器，还包括：
中间模式，其提供比所述高性能模式较低的信噪比和较低的功耗，所述中间模式使得所述第二回路输入数据选择器选择所述模拟输入信号，并使得所述第三回路输入数据选择器选择来自所述第二∑Δ调制器回路的所述第二积分结果；
其中所述中间模式使得所述第一∑Δ调制器回路处于非活动状态并断电；
其中在所述中间模式，所述第一滤波设置数据选择器选择所述第二回路输出，所述第二滤波设置数据选择器选择所述第三回路输出，所述第三滤波设置数据选择器选择所述固定信号；
其中在所述中间模式，所述第二、第三∑Δ调制器回路是级联在一起。
5.如权利要求4所述的可设置的调制器滤波器，还包括：
节电模式，其提供比所述高性能模式和所述中间模式都更低的信噪比和更低的功耗，所述节电模式使得所述第三回路输入数据选择器选择所述模拟输入信号；
其中所述节电模式使得所述第一∑Δ调制器回路和所述第二∑Δ调制器回路处于非活动状态并断电；
其中在所述节电模式，所述第一滤波设置数据选择器选择所述第三回路输出，所述第二滤波设置数据选择器选择所述固定信号，所述第三滤波设置数据选择器选择所述固定信号；
其中在所述节电模式，只有所述第三∑Δ调制器回路被使用。
6.如权利要求2所述的可设置的调制器滤波器，其中第一∑Δ调制器回路包括：
主要加法器，其将所述模拟输入信号和所述第一回路输出加总；
主要积分器，其将来自所述主要加法器的总和进行积分，产生一积分总和；
第二加法器，其将所述积分总和和所述第一回路输出加总；
第二积分器，其将来自所述第二加法器的总和进行积分，产生所述第一积分结果；
量化器，其将所述第一积分结果转换为二进制比特，产生所述第一回路输出。
7.如权利要求6所述的可设置的调制器滤波器，其中第一∑Δ调制器回路还包括：
主要定标器，其连接在所述主要加法器和所述主要积分器之间，用于乘以第一参数；
第二定标器，其连接在所述第二加法器和所述第二积分器之间，用于乘以第二参数。
8.如权利要求2所述的可设置的调制器滤波器，其中所述第一∑Δ调制器回路、第二∑Δ调制器回路、第三∑Δ调制器回路，每个都包括一开关电容积分器。
9.如权利要求2所述的可设置的调制器滤波器，其中所述开关电容积分器包括：
运算放大器；
积分电容器，其连接在所述运算放大器的输入和输出之间；
取样电容器，其通过时钟控制开关连接在所述运算放大器的输入和回路输入之间；
加法开关，其连接在所述取样电容器和回路输出之间；
其中所述回路输出是所述第一∑Δ调制器回路的第一回路输出、所述第二∑Δ调制器回路的第二回路输出、所述第三∑Δ调制器回路的第三回路输出。
10.如权利要求2所述的可设置的调制器滤波器，其中所述改进CIC滤波器包括：
初始延迟阶段，其接收来自所述第一滤波设置数据选择器的所述第一滤波输入；
多个积分器阶段，其连接以接收所述延迟阶段的输出；
其中所述第二滤波输入应用在所述多个积分器阶段的第二节点上；
其中所述第三滤波输入应用在所述多个积分器阶段的第三节点上；
多个梳状阶段，其连接到所述多个积分器阶段的输出上，所述多个梳状阶段产生所述滤波输出。
11.如权利要求10所述的可设置的调制器滤波器，还包括：
取样开关，其连接在所述多个积分器阶段和所述多个梳状阶段之间，所述取样开关运行在下取样频率上。
12.如权利要求11所述的可设置的调制器滤波器，其中所述多个积分器阶段，每个包括：
输入节点；
输出节点；
加法器，其接收所述输入节点并驱动所述输出节点；
反馈延迟，其接收所述输出节点作为输入，并驱动一反馈信号到所述加法器的输入。
13.如权利要求12所述的可设置的调制器滤波器，其中在所述多个积分器阶段的第二输入阶段，包括一加法器，其也接收所述第二滤波输入；其中在所述多个积分器阶段的第三输入阶段，包括一加法器，其也接收所述第三滤波输入。
14.如权利要求13所述的可设置的调制器滤波器，其中所述多个梳状阶段，每个包括：
输入节点；
输出节点；
加法器，其接收所述输入节点并驱动所述输出节点；
馈通延迟，其接收所述输出节点作为输入，并驱动一馈通信号到所述加法器的输入。
15.如权利要求2的可设置的调制器滤波器，其中所述固定信号是0值。
16.一个级联设置调制器滤波器，包括：
多个调制器回路，每个调制器回路包括：
回路输入；
回路输出；
回路级联输出；
第一加法器，其将所述回路输入和所述回路输出结合，产生第一总和；
第一积分器，其将所述第一总和积分，当所述调制器回路是一阶回路时，产生所述回路级联输出，当所述调制器回路是二阶回路时，产生中间信号；
量化器，其连接在所述回路级联输出和所述回路输出之间；
滤波设置数据选择器，其通过从当前调制器回路的回路输出、多个调制器回路中的当前调制器回路之后的所有调制器回路的回路输出、以及当所述当前调制器回路不是第一回路时的0信号之中选择一个输入，而产生一滤波输入；
输入开关，当当前调制器回路不是第一回路时，所述输入开关接收模拟输入信号和来自多个调制器回路中前一调制器回路的回路级联输出，当所述当前调制器回路被设置为第一活动状态回路时，所述输入开关将所述模拟输入信号传输到所述回路输入，当所述当前调制器回路是级联的调制器回路时，所述输入开关将来自前一调制器回路的所述回路级联输出传输到所述回路输入；
其中所述第一回路的回路输入接收所述模拟输入信号；
改进滤波器，其从每个调制器回路的滤波设置数据选择器接收所述滤波输入，并产生一滤波输出；
其中所述改进滤波器是一具有多个积分器阶段和多个梳状阶段和一初始阶段的改进CIC滤波器，初始阶段从所述第一回路的第一滤波设置数据选择器中接收所述滤波输入；
可编程寄存器，用于产生控制信号到所述滤波设置数据选择器，并到所述调制器回路的输入开关，用于产生断电信号到断电调制器回路，断电调制器回路不用于当前设置中。
17.如权利要求16所述的级联设置调制器滤波器，其中当所述多个调制器回路中的调制器回路是二阶回路时，所述调制器回路还包括：
第二加法器，其将所述中间信号和所述回路输出结合，并产生第二总和；
第二积分器，其将所述第二总和积分，当所述调制器回路是二阶回路时，产生所述回路级联输出。
18.如权利要求17所述的级联设置调制器滤波器，其中所述第一加法器和第一积分器一起包括一开关电容积分器，其包括
运算放大器，其有输入和输出；
积分电容器，其连接在所述运算放大器的输入和输出之间；
取样电容器；
输入开关，其连接在加法器输入和所述取样电容器之间，对第一相位时钟响应；
第二开关，其连接在所述取样电容器和所述运算放大器的输入之间，对第二相位时钟响应；
反馈开关，其连接所述回路输出到所述取样电容器，以响应所述第二相位时钟。
19.一个模数转换器，包括：
模拟输入；
多个调制器回路，每个回路包括：
回路输入；
回路输出；
回路级联输出；
第一加法器装置，用于将所述回路输入和所述回路输出结合，产生第一总和；
第一积分器装置，用于将所述总和积分，当所述调制器回路是一阶回路时，产生所述回路级联输出，当所述调制器回路是二阶回路时，产生一中间信号；
量化器装置，用于将所述回路级联输出上的模拟信号产生一数字信号在所述回路输出上；
滤波设置选择装置，其通过从当前调制器回路的回路输出、多个调制器回路中的当前调制器回路之后的所有调制器回路的回路输出、以及当所述当前调制器回路不是第一回路时的0信号之中选择一个输入，而产生一滤波输入；
输入选择装置，当所述当前调制器回路不是第一回路时，所述输入选择装置接收一模拟输入信号和来自多个调制器回路中的前一调制器回路的回路级联输出，当所述当前调制器回路被设置为第一活动状态回路时，所述输入选择装置将所述模拟输入信号传输到所述回路输入，当所述当前调制器回路是级联的调制器回路时，所述输入选择装置将来自前一调制器回路的所述回路级联输出传输到所述回路输入；
其中所述第一回路的回路输入接收所述模拟输入信号；
改进CIC滤波器装置，用于过滤来自滤波设置选择装置的所述滤波输入，并产生一滤波输出；
可编程装置，用于产生控制信号到所述滤波设置选择装置，并到所述输入选择装置，用于产生断电信号到断电调制器回路，断电调制器回路不用于当前设置中。
20.如权利要求19所述的模数转换器，其中所述改进CIC滤波装置还包括：
初始延迟阶段装置，用于从所述第一回路的滤波设置选择装置接收所述第一输入；
多个积分器装置，用于接收所述初始延迟阶段装置的输出，并继续将中间节点的总和积分，中间节点从其他调制器回路的其他滤波设置选择装置接收滤波输入，多个积分器装置运行以响应一取样时钟；
取样开关装置，用于连接所述多个积分器装置和所述多个梳状装置，所述取样开关装置运行在下取样时钟的下取样频率上；
多个梳状装置，用于在所述下取样时钟的下取样频率上梳状滤波，以产生所述滤波输出。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/304,526 US8421660B1 (en) | 2011-11-25 | 2011-11-25 | Configurable cascading sigma delta analog-to digital converter (ADC) for adjusting power and performance |
| US13/304,526 | 2011-11-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102594350A true CN102594350A (zh) | 2012-07-18 |
| CN102594350B CN102594350B (zh) | 2014-09-03 |
Family
ID=46482606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210019318.5A Expired - Fee Related CN102594350B (zh) | 2011-11-25 | 2012-01-20 | 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8421660B1 (zh) |
| CN (1) | CN102594350B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104143989A (zh) * | 2013-05-07 | 2014-11-12 | 东莞赛微微电子有限公司 | 二阶梳状抽选滤波器 |
| CN108063621A (zh) * | 2017-12-01 | 2018-05-22 | 宁波芯路通讯科技有限公司 | 可变架构的sigma-delta数据转换器 |
| CN108242937A (zh) * | 2016-12-15 | 2018-07-03 | 通用汽车环球科技运作有限责任公司 | 多速率的能量有效型Delta-sigma转换器 |
| CN111384956A (zh) * | 2018-12-28 | 2020-07-07 | 恩智浦有限公司 | 通过使用δ-σ调制器对电力转换器的控制回路进行数字化 |
| CN113189721A (zh) * | 2021-05-19 | 2021-07-30 | 深圳市爱得乐电子有限公司 | 光电混合模块 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8284085B2 (en) * | 2010-10-06 | 2012-10-09 | Texas Instruments Incorporated | Pipelined continuous-time sigma delta modulator |
| US8847803B2 (en) * | 2011-09-09 | 2014-09-30 | Mstar Semiconductor, Inc. | Parallel multibit digital-to-digital sigma-delta modulation |
| US9336579B2 (en) * | 2014-03-07 | 2016-05-10 | Qualcomm Incorporated | System and method of performing multi-level integration |
| US9350373B1 (en) * | 2014-12-17 | 2016-05-24 | Mediatek Inc. | Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion |
| US9621175B2 (en) * | 2015-02-11 | 2017-04-11 | Syntropy Systems, Llc | Sampling/quantization converters |
| US9866778B2 (en) * | 2015-10-30 | 2018-01-09 | Sony Semiconductor Solutions Corporation | Predictive sigma-delta ADC filter for power consumption |
| US9837990B1 (en) * | 2015-12-11 | 2017-12-05 | Syntropy Systems, Llc | Digital signal processor |
| TWI587639B (zh) * | 2016-06-24 | 2017-06-11 | 紘康科技股份有限公司 | 前饋式三角積分類比轉數位調變器 |
| US9900023B1 (en) * | 2016-11-28 | 2018-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter |
| US10236905B1 (en) * | 2018-02-21 | 2019-03-19 | Analog Devices Global Unlimited Company | Time interleaved filtering in analog-to-digital converters |
| US10644677B2 (en) | 2018-03-01 | 2020-05-05 | Texas Instruments Incorporated | Differentiator circuit |
| CN108768414B (zh) * | 2018-05-04 | 2021-04-16 | 吉林吉大通信设计院股份有限公司 | 一种信道提取器及软件无线电接收机 |
| CN110661531B (zh) * | 2018-06-28 | 2022-02-25 | 硅谷介入有限公司 | 利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性 |
| CN109756229B (zh) * | 2018-12-07 | 2023-01-17 | 国网天津市电力公司 | 适用于无线通信系统的可配置σδadc调制器 |
| US10840891B2 (en) * | 2018-12-24 | 2020-11-17 | Cirrus Logic International Semiconductor Ltd. | Low power digital interpolation/decimation apparatus and method |
| US10666286B1 (en) * | 2019-01-31 | 2020-05-26 | Avago Technologies International Sales Pte. Limited | Partitioned delta-sigma modulator for high-speed applications |
| EP3706316A1 (en) | 2019-03-05 | 2020-09-09 | Nxp B.V. | Sigma-delta analog to digital converter |
| CN111510150A (zh) * | 2020-04-21 | 2020-08-07 | 北京新岸线移动多媒体技术有限公司 | 一种新型Sigma-Delta调制器 |
| DE102020210599A1 (de) | 2020-08-20 | 2022-02-24 | Robert Bosch Gesellschaft mit beschränkter Haftung | Erfassungsschaltung zur Erfassung eines Ausgabesignals eines Gyroskops, Sensorsystem, Verfahren zum Betreiben eines Sensorsystems |
| DE102021100438B3 (de) | 2021-01-12 | 2022-05-12 | Elmos Semiconductor Se | Vorrichtung zur gleichzeitigen Delta-Sigma-Analog-zu-Digital-Wandlung mehrerer Eingangssignale |
| CN114200995A (zh) * | 2021-12-10 | 2022-03-18 | 上海富芮坤微电子有限公司 | 参考电压产生电路及Sigma Delta调制器 |
| US11616512B1 (en) * | 2022-02-16 | 2023-03-28 | National Cheng Kung University | Series-connected delta-sigma modulator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279844A (zh) * | 1997-10-06 | 2001-01-10 | 趣点公司 | 带有△∑反馈控制的成束超声成像器 |
| US6518905B2 (en) * | 2000-12-21 | 2003-02-11 | Wright State University | Parallel time interleaved delta sigma modulator |
| US7199738B2 (en) * | 2003-03-28 | 2007-04-03 | Siemens Medical Solutions Usa, Inc. | Sigma delta beamformer and method with reduced artifact |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0431214A1 (de) * | 1989-12-08 | 1991-06-12 | Siemens Aktiengesellschaft | Analog-Digital-Wandleranordnung |
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| US6154161A (en) * | 1998-10-07 | 2000-11-28 | Atmel Corporation | Integrated audio mixer |
| GB9917567D0 (en) | 1999-07-28 | 1999-09-29 | Koninkl Philips Electronics Nv | Variable order sigma-delta modulator |
| DE19948374A1 (de) * | 1999-10-07 | 2001-04-12 | Siemens Ag | Sigma-Delta-Modulator |
| US6538588B1 (en) * | 2000-09-18 | 2003-03-25 | Qualcomm, Incorporated | Multi-sampling Σ-Δ analog-to-digital converter |
| US6914549B2 (en) | 2003-09-12 | 2005-07-05 | Texas Instruments Incorporated | Reconfigurable analog-to-digital converter |
| DE102006038020B4 (de) * | 2006-08-14 | 2015-02-05 | Infineon Technologies Ag | Sigma-Delta Modulator |
| JP4237230B2 (ja) * | 2007-01-22 | 2009-03-11 | パナソニック株式会社 | パルス幅変調方法およびこれを用いたデジタル−アナログ変換器 |
| US7812757B1 (en) | 2009-06-12 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation |
| US8943112B2 (en) * | 2009-06-26 | 2015-01-27 | Syntropy Systems, Llc | Sampling/quantization converters |
| US8203475B2 (en) * | 2010-05-24 | 2012-06-19 | St-Ericsson Sa | Parallel mash ΔΣ modulator |
-
2011
- 2011-11-25 US US13/304,526 patent/US8421660B1/en active Active
-
2012
- 2012-01-20 CN CN201210019318.5A patent/CN102594350B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279844A (zh) * | 1997-10-06 | 2001-01-10 | 趣点公司 | 带有△∑反馈控制的成束超声成像器 |
| US6518905B2 (en) * | 2000-12-21 | 2003-02-11 | Wright State University | Parallel time interleaved delta sigma modulator |
| US7199738B2 (en) * | 2003-03-28 | 2007-04-03 | Siemens Medical Solutions Usa, Inc. | Sigma delta beamformer and method with reduced artifact |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104143989A (zh) * | 2013-05-07 | 2014-11-12 | 东莞赛微微电子有限公司 | 二阶梳状抽选滤波器 |
| CN104143989B (zh) * | 2013-05-07 | 2018-01-19 | 东莞赛微微电子有限公司 | 二阶梳状抽选滤波器 |
| CN108242937A (zh) * | 2016-12-15 | 2018-07-03 | 通用汽车环球科技运作有限责任公司 | 多速率的能量有效型Delta-sigma转换器 |
| CN108063621A (zh) * | 2017-12-01 | 2018-05-22 | 宁波芯路通讯科技有限公司 | 可变架构的sigma-delta数据转换器 |
| CN108063621B (zh) * | 2017-12-01 | 2021-05-25 | 宁波芯路通讯科技有限公司 | 可变架构的sigma-delta数据转换器 |
| CN111384956A (zh) * | 2018-12-28 | 2020-07-07 | 恩智浦有限公司 | 通过使用δ-σ调制器对电力转换器的控制回路进行数字化 |
| CN111384956B (zh) * | 2018-12-28 | 2024-05-03 | 恩智浦有限公司 | 通过使用δ-σ调制器对电力转换器的控制回路进行数字化 |
| CN113189721A (zh) * | 2021-05-19 | 2021-07-30 | 深圳市爱得乐电子有限公司 | 光电混合模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102594350B (zh) | 2014-09-03 |
| US8421660B1 (en) | 2013-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102594350B (zh) | 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器 | |
| CN102422539B (zh) | 用于模/数转换的∑-δ转换器和方法 | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| CN104579344B (zh) | 多级噪声整形模数转换器 | |
| US8907829B1 (en) | Systems and methods for sampling in an input network of a delta-sigma modulator | |
| Gao et al. | A comparison design of comb decimators for sigma-delta analog-to-digital converters | |
| Maulik et al. | A 16-bit 250-kHz delta-sigma modulator and decimation filter | |
| US20080074303A1 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
| CN107636965B (zh) | 稀疏级联积分梳滤波器 | |
| CN101263657A (zh) | 具有降低的斩波残余噪声的过采样模数转换器和方法 | |
| CN103944575A (zh) | 过采样64倍有效位数为18位的σ-δ调制电路 | |
| CN107508600A (zh) | 用于具有并联耦接的积分器的δσadc的方法和设备 | |
| EP0612011A1 (en) | Digital integrator with reduced circuit area and analog-to-digital converter using same | |
| Wang et al. | Passive SC $\Delta\Sigma $ Modulator Based on Pipelined Charge-Sharing Rotation in 28-nm CMOS | |
| Parameswaran et al. | A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator | |
| Nadeem et al. | 16-channel oversampled analog-to-digital converter | |
| Sharma et al. | 36 μW fourth order sigma-delta modulator using single operational amplifier | |
| CN101610085A (zh) | 连续时间的音频sigma-delta调制器 | |
| US6473011B1 (en) | Serial D/A converter compensating for capacitor mismatch errors | |
| CN112491391B (zh) | 一种音频dac的插值滤波器实现结构 | |
| Zheng et al. | Design and modeling of a continuous-time delta-sigma modulator for biopotential signal acquisition: Simulink vs. Verilog-AMS perspective | |
| Morgado et al. | High-Efficiency Cascade $\Sigma\Delta $ Modulators for the Next Generation Software-Defined-Radio Mobile Systems | |
| Salgado et al. | Non-recursive comb-decimation filter with an improved alias rejection | |
| KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
| CN102244517B (zh) | 共享的交换电容式积分器及三角积分调变器及运作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140903 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |