CN104143989B - 二阶梳状抽选滤波器 - Google Patents

Abstract

本发明公开了一种二阶梳状抽选滤波器，其包括第一运算电路、选择电路、第二运算电路和z域信号延时采样单元。所述第一运算电路用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号。所述第二运算电路电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。通过上述方式，本发明能够减少整个电路的面积，减少成本。

Description

二阶梳状抽选滤波器

技术领域

本发明涉及数据转换领域，特别是涉及模数转换器中的二阶梳状抽选滤波器。

背景技术

Σ-Δ(Sigma-Delta)模数转换器由于其成本经济、线性度好、精度高等等特点，因此其在音视频、数据采集等领域具有广泛地应用。图1为常用的Σ-Δ模数转换器的示意图。如图1所示，常用的Σ-Δ模数转换器10包括Σ-Δ调制器11和抽选滤波器12，其中，Σ-Δ调制器11用于采集输入的模拟信号，以产生高采样率、低位宽的模拟数据。而抽选滤波器12连接Σ-Δ调制器11，其作为Σ-Δ模数转换器10中的重要的组成部分，用以将Σ-Δ调制器11所产生的高采样率、低位宽的模拟数据转换成低采样率、高位宽的数字数据而进行输出。

抽选滤波器12通常为数字电路，其可以根据需求的不同而设计成不同的结构。常用的抽选滤波器12通常具有二阶梳状响应，即二阶梳状抽选滤波器，其传递函数为：

图2为现有的二阶梳状抽选滤波器的示意图。如图2所示，现有的二阶梳状抽选滤波器20包括累加器21、z域信号延时采样单元22、累加器23、z域信号延时采样单元24、M倍降采样单元25、z域信号延时采样单元26、差分器27、z域信号延时采样单元28和差分器29。也就是说，二阶梳状抽选滤波器20中的传递函数中的分子和分母部分一般分别是利用差分器和累加器而实现。

由于差分器和累加器都需要利用加法器电路而实现，而现有的二阶梳状抽选滤波器20包括两个累加器(即累加器21和累加器23)和两个差分器(即差分器27和差分器29)，因此现有的二阶梳状抽选滤波器20需要使用四个加法器电路才能实现。此外，即使是将靠近输入端口的累加器(即累加器21)利用计数器而并非是加法器电路来实现，则现有的二阶梳状抽选滤波器20也仍然还是需要使用三个加法器电路。而加法器电路的面积较大，因此，现有的二阶梳状抽选滤波器20中电路的面积非常大，其成本较高。

发明内容

本发明主要解决的技术问题是提供一种新的二阶梳状抽选滤波器，其能够减少整个电路的面积，减少成本。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种二阶梳状抽选滤波器，其包括第一运算电路、选择电路、第二运算电路和z域信号延时采样单元。所述第一运算电路用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号。所述第二运算电路电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。

其中，所述第一运算电路为计数器，而所述第二运算电路为累加器。

其中，在前(M-1)个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号。

其中，所述选择电路包括第一输出路径、第二输出路径和选择开关。所述第一输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号。所述第二输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号。所述选择开关选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。

其中，所述第二输出路径包括反相器，以对所述计数器所产生的输出信号进行反相操作，从而产生所述计数器所产生的输出信号的反信号。

其中，所述累加器通过加法电路而实现。

其中，所述第一运算电路和所述第二运算电路均分别通过累加器而实现。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种二阶梳状抽选滤波器，其包括计数器、选择电路、累加器和z域信号延时采样单元。所述计数器用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述计数器，以选择性地输出所述计数器所产生的输出信号或者所述计数器所产生的输出信号的反信号。所述累加器电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元电性连接所述累加器，以对所述累加器的输出结果的z域信号的延时进行采样。

其中，在前(M-1)个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号。

其中，所述选择电路包括第一输出路径、第二输出路径和选择开关。所述第一输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号。所述第二输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号。所述选择开关选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。

本发明的有益效果是：区别于现有技术的情况，本发明的二阶梳状抽选滤波器可以只利用一个采用加法电路的累加器即可以获取其所需要的结果，因此其可以极大地减少电路面积，匹配电子产品小型化的需求，且其成本也较低。

附图说明

图1是常用的Σ-Δ模数转换器的示意图；

图2是现有的二阶梳状抽选滤波器的示意图；

图3是本发明实施例的二阶梳状抽选滤波器的示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的二阶梳状抽选滤波器其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如下。

有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

图3为本发明实施例的二阶梳状抽选滤波器的示意图。对于二阶梳状抽选滤波器来说，其输入的时域信号为X[n]，例如X[1]、X[2]…、X[2M-1]后，其得到的输出信号Y[2M]如下述公式(1)所示：

如图3所示，本发明实施例的二阶梳状抽选滤波器100包括第一运算电路110、选择电路120、第二运算电路130和z域信号延时采样单元140。

其中，在本实施例中，第一运算电路110可以为计数器，而第二运算电路130可以为累加器。

计数器110可以根据每个周期所输入的时域信号X[1]、X[2]…X[2M-1]，其在每个周期的输出信号分别为：

X[1]

X[1]+X[2]

…

X[1]+X[2]+…+X[M-1]

X[1]+X[2]+…+X[M-1]+X[M]

X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]

…

X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]+…+X[2M-2]

X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]+…+X[2M-2]+X[2M-1]

选择电路120电性连接计数器110，以选择性地输出计数器110所产生的输出信号或者输出计数器110的输出信号的反信号。本发明可以设定在前M-1个周期内，选择电路120输出的是计数器110所产生的输出信号的反信号，在在随后的M个周期内，选择电路120输出的是计数器110所产生的输出信号。

选择电路120包括第一输出路径121、第二输出路径122和选择开关123。其中第一输出路径121电性连接计数器110，以输出计数器110所产生的输出信号。而第二输出路径122电性连接计数器110，且其上设置有反相器124，以对计数器110所产生的输出信号进行反相操作从而产生计数器110所产生的输出信号的反信号，因此第二输出路径122可以输出计数器110所产生的输出信号的反信号。选择开关123可以选择性地电性连接第一输出路径121或者第二输出路径122，从而可以使选择电路120选择性地输出计数器110所产生的输出信号或者计数器110所产生的输出信号的反信号。

累加器130电性连接选择电路120以累加选择电路120的输出，而z域信号延时采样单元140电性连接累加器130以对累加器130的输出结果的z域信号的延时进行采样。

在本发明实施例中，在前(M-1)个周期中，计数器110的输出是通过选择电路120中的第二输出路径122，而输出至累加器130。也就是说，在前(M-1)个周期内，累加器130累加的是计数器110所产生的输出信号的反信号；因此，在前(M-1)个周期内，累加器130的第一累加结果为：

-{X[1]+(X[1]+X[2])+…+(X[1]+X[2]+…+X[M-1])}=-{(M-1)*X[1]+(M-2)*X[2]+…+X[M-1]}

而在随后的M个周期内，计数器110的输出是通过选择电路120中的第一输出路径121，而输出至累加器130。也就是说，在随后的M个周期内，累加器130累加的是计数器110所产生的输出信号；因此，在随后的M个周期内，累加器130的第二累加结果为：

{X[1]+X[2]+…+X[M-1]+X[M]}+{X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]}+…+{X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]+…+X[2M-2]}

+{X[1]+X[2]+…+X[M-1]+X[M]+X[M+1]+…+X[2M-2]+X[2M-1]}=M*{X[1]+X[2]+…+X[M-1]+X[M]}+(M-1)*X[M+1]+(M-2)*X[M+2]+…+2*X[2M-2]+X[2M-1]

因此，本发明实施例的二阶梳状抽选滤波器100的输出结果为累加器130的第一累加结果与第二累加结果之和，即如下述公式(2)所示

因此，根据上述公式(1)和公式(2)可知，本发明实施例的二阶梳状抽选滤波器100的输出结果与其需要的结果一致。

因此，本发明实施例所揭示的二阶梳状抽选滤波器100只需要一个累加器130即可，而累加器130采用加法电路而实现对计数器110的输出结果进行累加或者累减。因此，本发明实施例的二阶梳状抽选滤波器100可以只使用一个加法电路即可以实现，则其可以极大地减少其电路面积，从而减少成本。

此外，本领域技术人员可以理解的是，在本发明中，二阶梳状抽选滤波器中的作为第一运算电路的计数器也可以使用累加器而实现，也就是说，第一运算电路和第二运算电路均采用累加器而实现。当然，在本发明中，根据实际情况，也可以利用累加器先累加计数器在前(M-1)个周期所产生的输出结果，然后取反，在累加计数器在随后的M个周期所产生的输出结果，从而获得需要的输出结果。

综上所述，本发明的二阶梳状抽选滤波器可以只利用一个采用加法电路的累加器即可以获取其所需要的结果，因此其可以极大地减少电路面积，匹配电子产品小型化的需求，且其成本也较低。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种二阶梳状抽选滤波器，其特征在于，包括：

第一运算电路，用于接收输入的时域信号以产生相应的输出信号；

选择电路，电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号；

第二运算电路，电性连接所述选择电路，以累加或者累减所述选择电路的输出；以及

z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。

2.根据权利要求1所述的二阶梳状抽选滤波器，其特征在于，所述第一运算电路为计数器，而所述第二运算电路为累加器。

3.根据权利要求2所述的二阶梳状抽选滤波器，其特征在于，在前(M-1)个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号。

4.根据权利要求3所述的二阶梳状抽选滤波器，其特征在于，所述选择电路包括：

第一输出路径，电性连接所述计数器，以输出所述计数器所产生的输出信号；

第二输出路径，电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号；

选择开关，选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。

5.根据权利要求4所述的二阶梳状抽选滤波器，其特征在于，所述第二输出路径包括反相器，以对所述计数器所产生的输出信号进行反相操作，从而产生所述计数器所产生的输出信号的反信号。

6.根据权利要求2所述的二阶梳状抽选滤波器，其特征在于，所述累加器通过加法电路而实现。

7.根据权利要求1所述的二阶梳状抽选滤波器，其特征在于，所述第一运算电路和所述第二运算电路均分别通过累加器而实现。

8.一种二阶梳状抽选滤波器，其特征在于，包括：

计数器，用于接收输入的时域信号以产生相应的输出信号；

选择电路，电性连接所述计数器，以选择性地输出所述计数器所产生的输出信号或者所述计数器所产生的输出信号的反信号；

累加器，电性连接所述选择电路，以累加或者累减所述选择电路的输出；

z域信号延时采样单元，电性连接所述累加器，以对所述累加器的输出结果的z域信号的延时进行采样。

9.根据权利要求8所述的二阶梳状抽选滤波器，其特征在于，在前(M-1)个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号。

10.根据权利要求9所述的二阶梳状抽选滤波器，其特征在于，所述选择电路包括：

第一输出路径，电性连接所述计数器，以输出所述计数器所产生的输出信号；

第二输出路径，电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号；

选择开关，选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。