CN107636965B - 稀疏级联积分梳滤波器 - Google Patents

Abstract

在级联积分梳(CIC)滤波器中，时变增益是在最后一个积分阶段之前，将其次最佳方格脉冲响应转换成任意长度的FIR滤波器。使系数稀疏并从一组小的整数中取得它们导致有效的硬件实现，不会损害任何重要的CIC滤波器特性，尤其是溢出处理。与标准的5阶CIC滤波器相比，所提出的稀疏CIC结构可以将最坏情况下的阻带衰减提高多达10dB，同时占据77％的芯片面积并且消耗30％的功率，并且减少总的位增长的滤波器和高速率的操作。给出设计实例说明了所提出结构的优点和灵活性。

Description

稀疏级联积分梳滤波器

相关申请的交叉引用

本申请要求于2015年6月12日提交的标题为“稀疏级联分梳梳波波器”的美国临时专利申请序列No.62/174,688的权益和优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及数字信号处理领域，特别涉及用作抽取和插值的硬件高效的数字滤波器类的稀疏级联积分梳(CIC)滤波器。

背景技术

级联积分梳(CIC)滤波器在数字信号处理(DSP)应用中无处不在，在这些应用中需要对过采样信号进行有效的内插和抽取。自从二十世纪八十年代初期推出以来，大量的研究致力于改善其主要弱点：有限的最坏情况的阻带衰减是由于在每个阻带零的全零处在同一位置而不是最佳分布的事实造成的。

以前的方法已经集中在零旋转方法上，其中经典的滤波器结构上的变化是为了通过将零点扩展到最佳位置来扩大阻带。另一种方法是基于滤波器锐化方法，其中将锐化多项式应用于滤波器的阻带。基本的有限脉冲响应(FIR)滤波器的多相分解，多级分解和非递归实现的概念也被应用于原始的CIC滤波器。

CIC滤波器结构简单，因为它的结构是由积分器和微分器按规则排列组成的，没有使用外部系数。滤波器的顺序增加，直到满足规定的性能；没有系数量化的担心和溢出可以不被发现。所有节点的字长与滤波器阶数和抽取比率的直接结果相同滤波器是灵活的，因为任何整数抽取比率都可以用基本相同的硬件来支持，使得可以直接实现可编程抽取比率，这对许多系统如软件定义网络(SDN)来说是一个关键特征。

尽管常规的CIC滤波器是有效的，但是CIC滤波器的性能改进在过去依赖于滤波器阶数R的增加。因此，提高前述类型的滤波器的响应而不增加滤波器阶数R，以节省或减小芯片上的面积和功耗，并且更具体地降低滤波器的计算复杂度，而不影响性能。

发明内容

根据本公开的一个方面，稀疏级联积分梳(CIC)滤波器包括：一个或多个积分器，均以对应于时钟速率fs的采样速率对输入信号值进行操作；有限脉冲响应(FIR)滤波器，从滤波器系数的稀疏集中依次接收采样速率时变的滤波器系数；抽取阶段，将采样速率降低预定的抽取比率N；和一个或多个微分器，均以时钟速率fs/N下操作并提供抽取的输出值。FIR滤波器在其输入端有乘法器，其以采样速率顺序地将每个顺序接收的滤波器系数与相应的采样输入信号中的一个相乘。

根据本发明的另一方面，一种操作具有固定CIC滤波器和具有滤波器系数的稀疏集的FIR部分的稀疏级联积梳(CIC)滤波器的方法，包括下列步骤：以采样频率fs从积分器采样的信号值的输出接收；在FIR部分中以采样频率fs顺序地将每个采样值乘以从滤波器系统的稀疏集中取出的相应的滤波器系数；将相乘的采样信号值抽取预定的抽取比率；和将抽取的值提供给微分器以提供表示稀疏CIC滤波器的期望的滤波器响应的抽取的输出值。

附图说明

为了提供对本公开及其特征和优点的更完整的理解，参考以下结合附图的描述，其中相同的附图标记表示执行类似功能的相似元件或元件，其中：

图1描述CIC滤波器的常规递归结构；

图2描述4、5和6阶的常规CIC滤波器的示例性响应；

图3描述图1的常规CIC滤波器，其中第一微分器被移除并且被集成和转储电路代替；

图4示出CIC滤波器的最后一个积分器的常规FIR实现；；

图5根据本发明的实施方案示出稀疏CIC滤波器结构，其中h[n]系数由时变乘法器控制；

图6根据本发明的实施方案描述具有时变系数h_n∈{0,1}的积分器的高效低功率实现；

图7根据本发明的实施方案描述具有多于N个抽头的FIR滤波器的实现；

图8根据本发明的实施方案描述积分器和加法器的共享；

图9示出根据本发明的示例性实施方案，其中将具有时变系数的嵌入式FIR滤波器应用于CIC滤波器的所有积分器；

图10描述6阶标准CIC滤波器与3阶长度稀疏CIC滤波器之间的比较，长度为2N；

图11描述图10的3阶稀疏CIC滤波器的频率响应，其中标准的5阶CIC滤波器的最小非零系数为h[n]，在第一个阻带A_min～-90dB；和

图12描绘了图10的下部分(b)的三阶稀疏CIC滤波器的模拟频率响应。

具体实施方式

为了更好地理解本发明的概念，首先将参考图1，图1示出由R积分器，抽取块13和R微分器组成的串联连接组成的常规递归CIC滤波器结构秒。每个积分器包括加法器12和延迟单元11。积分级的输入信号n[n]以频率f_s施加到加法器12的一个输入端，延迟单元11的输出信号在每个积分器处被反馈到加法器12的第二输入端。在最后的积分阶段之后，即在抽取块13之前，从最后一个积分阶段的输出向前的每个第N个样本被转发到抽取块13。在抽取块13之后，R微分器被串联连接。每个微分器包括执行加法器12的反函数的减法器16和延迟单元11。图1的递归CIC滤波器结构的输出提供具有频率f_s/N的信号y[N]，其中N是抽取比率。

图1的递归CIC滤波器结构可以用下面的传递函数来描述：

其中R是滤波器指令，N是抽取比率。

CIC滤波器的主要特点是它们呈现精确的极点-零点抵消，使得递归结构恰好实现了等式左边的底层FIR滤波器。(1)。R阶CIC滤波器的脉冲响应是长度为N的R boxcar滤波器的卷积，每个CIC积分器/微分器对负责产生每个这样的车厢脉冲响应。为确保稳定性，所有节点的字长应等于B_进入+B_生长，其中B_进入是输入字长，B_生长＝[Rlog₂(N)]表示与输入字长相比输出位(输出字长)的增长。只要正确的字长与二进制补码算法一起使用，内部节点的溢出就不会影响输出。

CIC滤波器不是一个强大的滤波器，但非常适合于过采样信号的抽取或插值。在下面的讨论中，在不失一般性的情况下，抽取过采样的信号将被用作示例。已经表明，抽取是在多个阶段中最佳地执行的，其中滤波器初始阶的次数可以大大减少。只要过采样比osr可以表示为整数的乘积，即osr＝N-M，多级划分是可能的。CIC滤波器，它们是相对便宜的滤波器来实现的，起到了第一级滤波器(#N)的作用，并且被设计为尽可能地抽取信号，同时为将混叠到基带的频带提供足够的抗混叠衰减。对于f_s的采样速率，基带或通带范围wp被定义为频率范围：

而混叠频带或阻带由下式给出：

A_min是阻带中最差的衰减，由下式给出

图2示出了假定通带f_p＝α*f_s/(2*osr)的情况下，第4、5和6阶CIC滤波器的常规响应与相应的A_min以及第一个空的缩放部分的示例性响应。为了说明的目的，α＝0.907。α的这个值是一个合理的假设，并且对应于osr＝64的输出采样速率到f_s/osr＝44.1kHz的标准过采样音频信号，导致20kHz的通带边缘。在说明书中稍后讨论的滤波器配置的示例性实施例将使用这些相同的值。

如图2所示，频率响应的瓶颈位于第一个零点的第一个混叠边缘。在等式1中将阶次增加到R+1，在与R阶滤波器完全相同的频率点上，在单位圆上增加了N个额外的零，这对于改善阻带衰减不是最佳的。

先前用于通过在较高频率混叠频带处移动一些额外衰减来优化单位圆上的零点的位置的方法包括多相实现、锐化CIC滤波器和零旋转，其操作如下：

在多相实现中，CIC滤波器的传递函数直接表示为FIR滤波器的传递函数，无论是单阶段还是多阶段，允许自由选择系数。然而，当输入超过1或2位时，这种方法通常会失效，对于多级分解，当可编程比率不能表示为整数的乘积时，这是相当普遍的。

通过锐化CIC滤波器，可以将锐化多项式应用于CIC滤波器的阻带，或者可以减小通带下垂，或两者。由于锐化多项式对于不同的抽取比率N可能是完全不同的，因此可编程滤波器的硬件使用是低效的。

在零旋转的情况下，通过直接在递归结构中旋转CIC滤波器的零而获得的滤波器需要用于以稳定的方式实现系数的极高数量的位。

图3示出了类似于图1的常规CIC滤波器的滤波器结构，其中CIC滤波器的最内部的积分器/微分器对，在所描述的例子中，二阶滤波器被替换为集成的&dump(int&dump)电路。该实施例利用了CIC滤波器的第一微分器是冗余的这一事实，因为它简单地在前N个周期去除前面的积分器的初始条件：N时刻的积分器输出是输入加初始条件的运行总和，微分器只是简单地删除了初始条件。积分器的复位操作实际上没有硬件成本，所以这种优化大约节约了相应CIC滤波器的1/2R面积。

CIC滤波器的每个部分可以具有系数等于1的N抽头FIR滤波器。因此，图3的图可以以图4所示的形式重新绘制，其中所有的h[n]系数等于1。这两个电路是等价的，int&dump版本只是硬件高效的实现FlR滤波器。这一观察导致本发明的一个关键方面，即修改图3的CIC滤波器，以便通过在最后一个积分器的输入端使用时变系数，允许最后部分的不同系数组。CIC滤波器的低复杂性可以通过将这种时变系数限制为“简单”(即0或1，或小于3或4的小整数)来保持。

根据图5所示的本发明的一个实施例，R阶积分器50可以通过使用加法器12上游的时变乘法器52来应用N个单独的h[n]系数，而不是在图4的基本上平行的结构中提供和处理N个分离的系数h[n]，即使对于适度的抽取比率N，也将不利地需要大量的存储元件。完全控制CIC滤波器最后一级的系数可以有利地改善频率响应。图5中所示的根据本发明的所提出的结构保留了图3的常规整型和放电电路，但是在其之前是时变乘法器52，其将采样频率f_s处的输入与N个单独的系数h[n]、h[1]...h[N-1]，从而完全控制h[n]系数。如稍后将描述的，系数集合{h[n]}也可以等于或大于抽取比率N。

R阶稀疏CIC滤波器的传递函数由下式给出

其中系数h“是要设计的自由参数。请注意，FIR滤波器仍使用积分器高效实现，但现在具有时变输入增益。简而言之，对于总共有R积分器的系统，第(R-1)阶CIC滤波器的响应与可以被完全控制的N抽头FIR滤波器的响应卷积。

将零置于最佳位置或其附近的一个问题是这种方法需要精确的系数。如前所述，这些所需的精确系数不利地具有相对较大的动态范围，从而增加了输出处的位数(或字长)。由于FIR必须使用与CIC滤波器相同的模算术运算，所以必须保留所有位，从而增加了滤波器所有节点的字长，并且破坏了CIC滤波器的大部分优点。但是，如下所述，即使选择次最优的系数，也可以提高FIR滤波器的响应，从而保持硬件简单。由于等于零的系数意味着“不整合”，所以这些次优化的F1R系数可以被约束到一组小的整数，理想地尽可能地为稀疏，因此减少了由滤波器执行的高速操作的数量、滤波器增益以及减少滤波器所有节点所需的位数。应该记住，这里的目标是设计一个FIR滤波器，在第一个阻带上提供足够的衰减，这在实际应用中是有用的，而且不一定是衰减无穷的完美陷波，同时减小电路尺寸、电路复杂性和功耗需求。

所提出的结构可以被认为是CIC滤波器的混合递归/多相方法。递归部分在合理的位置处将混叠带的中间置零，尽管不是最佳的位置。

相反，多相部分完全控制其零点位置，尽管以增加的系数复杂度为代价。如下所述，一旦使用了足够的递归部分，通过使用具有平凡系数的稀疏多相FIR可以获得更好的性能。这种显着的优点是在内存和转储电路前面使用时变乘法器，这使得多相滤波器的存储器要求降到最低。

根据本发明的一个实施例，可以设计具有稀疏系数的FIR滤波器，其中稀疏系数取自小整数的子集，其将以比常规盒子更好的方式补充CIC滤波器的响应滤波器。这种滤波器设计可以通过使用混合整数线性规划(MILP)求解器在大多数现代计算机上实现。MILP解算器不需要知道算法的内部工作。以下描述说明如何使用这些MILP求解器来设计硬件高效的经修改的CIC滤波器，使用适当的系数约束。

长度为N的FIR滤波器的零相频率响应可写为：

其中

其中h[n]是滤波器的系数。在MILP中，最小化的系数b[n]

受制于

和

b[n]∈B (5c)，

其中ω_ρ和ω_s分别是通带和阻带区域，如等式(2a)和(2b)；δ₂是最大可允许的通带下降，D(ω)是理想的响应，在这种情况下是在通带中，而在阻带中是“0”。系数b[n]取自整数

的一个子集，其中B在许多情况下可以是[0,1]。由于等式(3)中

表示固定CIC滤波器和要设计的FIR滤波器的级联，CIC滤波器的响应可以预先计算并用作加权函数，从而减少变量的数量，以优化FIR滤波器器。这只是在阻带上获得合适衰减的一个示例性设计选项。其他成本函数可以用于期望的通带下垂和阻带衰减，诸如使非零系数的数量最小化。

图6示出了具有时变系数h[0]、h[1]...h[N-1]的整数与转储电路的有效实现，如虚线箭头所示。在所说明的例子中，时变系数被限制为0和1，即，被限制为示例性的一组16位[100001001000001]。当h[n]＝0时，触发器61被禁止或时钟选通，并且加法器12也是数据选通的，即呈现与前一周期相同的两个输入值，从而避免不必要的计算。如果h[n]可以取非0或1的值，那么适当的乘法器(或者更合适的移位和增加网络)可以设计为多路复用器逻辑的一部分。

根据图7中所描绘的本发明的另一个实施例，FIR滤波器可以不限于等于抽取比率N的N的长度，而是可以具有较长的脉冲响应(>N)，同时仅增加硬件复杂度，只需要少量的附加存储元件。整个FIR滤波器70在此由两个相同的FIR滤波器701、702组成，每个FIR滤波器接收来自最后的CIC积分器72的输出。因为每个FIR滤波器701、02之后紧接着相应的抽选块13，所以只有N个输出中的每一个被添加到加法器74中，并由微分器76的链使用。如图7进一步所示，每个使用根据本发明的时变乘法器52来实现示例性FIR 701、702。FIR滤波器的每次增加N个抽头的附加成本是在高采样速率(f_s)下的一个积分器，使用新的一组h[n]，一个存储单元或延迟单元71在低速率(f_s/N)将积分器结果延迟一个输出周期，一个加法器74以低速率进行。硬件成本与CIC滤波器顺序增加1(一个积分器和一个微分器)相同。在实践中，实际成本将取决于较长的FIR可以提供的性能改进，系数集约束的选择以及滤波器的总体增益，其中不同的设计要求优化不同的参数。

在图8所示的根据本发明的一个实施例中，可以将FIR滤波器80设计为使得每个积分器的两个非零系数不会同时处于激活状态。这个约束可以表示为

h[n]+h[n+N]≤1，for n∈[0，N-1] (6)

触发器84控制两组系数的流动。滤波器的功能与图7中的滤波器的功能相同，但由于电路元件数目减少，节省了芯片面积。

在根据本发明的另一个未示出的实施例中，FIR滤波器长度可以被扩展到N+1，其中h[N+1]＝0；额外的积分器路径减少到一个简单的延迟(或如果h[N+1]≠1，则增益和延迟)。这个结构通过使用具有时变系数的积分器来完全控制任何长度FIR的所有系数。

图9示出了本发明的另一示例性实施例，其中具有时变系数(由曲线箭头表示)的嵌入式FIR滤波器被应用于CIC滤波器的所有积分器，每个FIR的输出加回到相应的微分器(见FIR₁和FIR₂的抽头之间的偏移)。在这种结构中，分支源于每个积分器而不是每个积分器，并且每个分支都有一个任意长度的完全可控的多相FIR滤波器。这样的结构可能是一个非常有效的通用FIR滤波器结构，利用积分器的独特性质经济地生成整数系数，并且使用具有时变系数的简单乘法器提供附加控制。

图10在图1的上部分(a)示出了先前在图1中示出的类型的6阶标准CIC滤波器。该滤波器有5个积分器，不包括抽取器旁边的最内侧的积分器。以下三种类型的滤波器共有5个积分器，现在将根据表1列出的数字进行比较：标准5阶cic5，先前提供的cic4spl和具有一个长度为2N的FIR的3阶稀疏CIC，表示为cic3sp2，如图10的下部分(b)所示。cic3sp2滤波器的系数被限制为0、±1、±2。图11给出了cic5滤波器和cic3sp2滤波器的频率响应，其Amm至少为-90dB。cic3sp2滤波器的系数为[1-11001001101102002011011001001-11]。

表1总结了使用和不使用稀疏CIC滤波器的几个CIC滤波器的性能和计算复杂度。

具有长度为2N的FIR的3阶稀疏CIC滤波器cic3sp2具有类似于6阶标准CIC滤波器(Amin≈-107dB)的性能。Bicrowth对于cic6是24位，对于cic5是20位，对于稀疏cic3sp2只是16位(图10的下部分(b))。与添加标准CIC阶段相比，使用长度为2N的FIR(即额外稀疏积分器)的好处清晰可见：不仅增加了性能，而且减少了位数，这要归功于FIR滤波器的稀疏性。额外的稀疏积分器也不需要微分器，从而节省了面积。对于标准6阶CIC6、cic5和cic3sp213的芯片占用面积和功耗分别为39,002μm²和0.155mW，而长度为2N FIR的3阶稀疏cic3sp2的功耗为23,750μm²和0.101mW，两项指标均可节省约40％。

设计了4、5、6阶稀疏CIC滤波器，将系数约束为{0,1}。CIC4的结果没有列在表1中。对于所有三个滤波器，最优FIR滤波器系数h[n]是相同的，{hn}＝[1000001001000001]，这个滤波器具有很高的稀疏性。性能结果显示在图11中，以及第一个null的缩放部分，显示了由h[n]提供的有效零旋转。滤波器的规格是N＝16，osr＝64，α＝0.907，所有阻带的衰减最差为-90dB。从三个稀疏滤波器得到[A_min；B_生长]＝[-77.6dB,14位]、[-l00.ldB，18位]和[-120.1dB，22位]的值。与没有稀疏FIR滤波器的标准OR滤波器相比，它具有[A_min；B_生长]＝[-71.8dB，16位]、[-89.8dB，20位]和[107.8dB，24位]，分别对于4阶标准CIC滤波器；如图5和图6所示，对于每个滤波器，稀疏滤波器的A_min分别减少了6、11和13dB，而所有滤波器的B增益减少了2个位。由于5阶滤波器仍然短于-0.2dB(表1的第一行)，因此要求6阶常规CIC滤波器满足A_min＝-90dB。相反，A_min＝-100dB的4阶稀疏CIC滤波器(表1的第3行)足以满足A_min＝-90dB。

由于B_生长表示滤波器中所有节点的字长，所以可以节省大量的面积。此外，稀疏CIC滤波器共有9个存储器元件和9个加法器，而常规CIC设计需要3个额外的存储位置和2个额外的加法器，以及2个额外的位来解释位增长。此外，由于操作次数减少(稀疏滤波器具有很多的零，根本不需要操作)，所以性能增加，同时使用相同的硬件结构。

如前所述，FIR系数不需要限于子集{0,1}。当这个约束被放宽时，可以实现更好的性能，例如将系数限制在集合{-4，+4}中的整数。与限制使用二进制系数的相同滤波器相比，5、7和14dB的改进是可能的，而B_生长减少1位。只有5阶滤波器的系数为±3，使用的是额外的加法器，而其他两个滤波器的集合{0，±1，±2，±4}是最优的，可用一个简单的多路复用器、签名改变和换班。

应该理解的是，系数可以不限于任何上面提到的系数集合，而是可以被约束成任何合适的数目，例如{-12，+12}等等，其在第一个阻带产生所需的衰减。

图12示出了具有表1的第4行所列特性的稀疏5阶CIC滤波器的模拟频率响应扫描测试的示例。建立了所提出的结构的完整周期和位精确的定点模型，所有设计的滤波器的例子都用各种类型的输入信号如正弦波、方波、满量程直流输入进行了测试，并将其响应与由传递函数预测的底层FIR滤波器进行了比较。模拟响应线的每个点通过测量被模型滤波后的正弦调制的信号电平来计算，计算混叠，并调整增益。运行1024个这样的模拟来生成这条曲线。

在某些情况下，本文描述的稀疏CIC滤波器可以适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器(可以是高度精确的)、以及其他基于数字处理的系统。

在其他情况下，本公开的教导可以应用于包括有助于提高生产率、能量效率和可靠性的过程控制系统的工业市场中。在消费者应用中，上面讨论的信号处理电路的教导可以用于图像处理、自动对焦和图像稳定(例如，用于数码相机、摄像机等)。其他消费类应用可以包括家庭影院系统的音频和视频处理器、DVD刻录机和高清电视机。另一些消费者应用可以涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，这些技术可能成为智能手机、平板电脑、安全系统、PC、游戏技术、虚拟现实、模拟培训等的一部分。

应该注意的是，仅为了示例和教导的目的而提供了在此概述的所有规格，尺寸和关系(例如，处理器的数量、逻辑操作等)。在不脱离本公开的精神或所附权利要求的范围的情况下，这些信息可以有相当大的变化。这些说明仅适用于一个非限制性的例子，因此应该这样理解。在前面的描述中，已经参考特定处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。

还应该注意的是，在本说明书中，对“一个实施例”、“示例实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”中包括的各种特征(例如，元件、结构、模块、部件、步骤、操作、特性等)等旨在表示任何这样的特征被包括在本公开的一个或多个实施例中，此外，说明书和权利要求书中的“一”或“一个”可以指代单个项目和/或特征，或者涉及多于一个项目和/或特征。

还应该注意的是，与稀疏CIC滤波器有关的功能仅举例说明了可以由图中所示的系统或在其内部执行的一些可能的功能。在适当的情况下，这些操作中的一些可以被删除或移除，或者这些操作可以在不脱离本公开的范围的情况下被相当大地修改或改变。另外，这些操作的时间可能会有相当大的改变。为了举例和讨论，已经提供了前面的操作流程。本文描述的实施例提供了实质的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、时间顺序、配置和计时机制。

本领域技术人员可以确定许多其他的改变、替换、变化和修改，并且本公开意图包括落入所附权利要求的范围内的所有这些改变、替换、变化、更改和修改权利要求。

注意，上述装置的所有可选特征也可以关于本文描述的方法或过程来实现，并且实例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (15)

1.一种稀疏级联积分梳滤波器，包括：

积分器，对以对应于时钟速率fs的采样速率采样的信号值进行操作；

有限脉冲响应FIR滤波器；

乘法器，设置在所述FIR滤波器的输入端并顺序接收时变稀疏滤波器系数，以及将顺序接收的所述时变稀疏滤波器系数中的每一个与从所述积分器接收的采样的信号值中的对应的一个相乘；

抽取级，将采样速率降低预定的抽取比率N；和

微分器，以时钟速率fs/N操作并提供滤波的抽取的输出值，

其中所述时变稀疏滤波器系数具有0和1的滤波器系数值。

2.根据权利要求1所述的稀疏级联积分梳滤波器，其中所述时变稀疏滤波器系数包括N个滤波器系数。

3.根据权利要求1所述的稀疏级联积分梳滤波器，其中所述时变稀疏滤波器系数包括K*N个滤波器系数，其中K是大于或等于2的整数。

4.根据权利要求3所述的稀疏级联积分梳滤波器，包括均具有相应的乘法器的K个FIR滤波器，长度为K*N的滤波器系数的稀疏集被划分为长度为N的K个稀疏子集，不同乘法器在所述采样速率下顺序接收来自不同稀疏子集的不同的长度为N的时变稀疏滤波器系数，来自所述K个FIR滤波器的抽取的输出在时钟速率fs/N下被组合并提供给所述微分器。

5.根据权利要求1所述的稀疏级联积分梳滤波器，包括多个积分器。

6.根据权利要求5所述的稀疏级联积分梳滤波器，包括多个微分器，所述微分器的数量等于所述积分器的数量。

7.根据权利要求1所述的稀疏级联积分梳滤波器，其中所述积分器、所述抽取级和所述微分器形成固定级联积分梳滤波器，所述固定级联积分梳滤波器具有预定的频率响应，并且考虑到所述固定级联积分梳滤波器的所述预定的频率响应计算用于优化FIR滤波器的时变稀疏滤波器系数。

8.一种操作稀疏级联积分梳滤波器的方法，所述稀疏级联积分梳滤波器具有固定级联积分梳滤波器和FIR部分，所述方法包括：

所述FIR部分以采样频率fs从固定级联积分梳滤波器的积分器的输出端接收输入值；

在所述FIR部分中以采样频率fs顺序地将每个输入值乘以相应的时变稀疏滤波器系数；以及

用预定的抽取比率N抽取相乘的输入值，并将抽取的值提供给所述固定级联积分梳滤波器的微分器，以提供表示所述稀疏级联积分梳滤波器的期望的滤波器响应的抽取的输出值，

其中所述时变稀疏滤波器系数具有0和1的值。

9.根据权利要求8所述的方法，其中所述时变稀疏滤波器系数包括N个滤波器系数。

10.根据权利要求8所述的方法，其中所述时变稀疏滤波器系数包括K*N个滤波器系数，并且K是大于或等于2的整数。

11.根据权利要求8所述的方法，还包括预先计算所述固定级联积分梳滤波器的频率响应，并通过考虑到所述固定级联积分梳滤波器的预先计算的频率响应计算用于优化FIR部分的时变稀疏滤波器系数。

12.根据权利要求8所述的方法，还包括：

将来自积分器的输出值分配给多个FIR滤波器；

将所述多个FIR滤波器中的每一个中的输出值顺序地与所述时变稀疏滤波器系数的子集相乘；

组合来自所述多个FIR滤波器的抽取的输出；以及

在时钟速率fs/N下将组合的抽取的输出提供给所述微分器。

13.一种有限脉冲响应FIR滤波器，包括：

接收采样信号值的输入端；和

乘法器，顺序接收时变稀疏滤波器系数，并将顺序接收的时变稀疏滤波器系数中的每一个与采样信号值中的相应的一个相乘，

其中所述时变稀疏滤波器系数具有0和1的值。

14.根据权利要求13所述的FIR滤波器，其中所述FIR滤波器是稀疏级联积分梳滤波器的部件。

15.一种具有固定的级联积分梳滤波器部分和FIR部分的稀疏级联积分梳滤波器，包括：

用于以采样频率fs接收积分的输入值的构件；

用于顺序地将每个积分的输入值与相应的时变稀疏滤波器系数相乘的构件；

用于以预定的抽取比率抽取相乘的值的构件；以及

用于对抽取的值进行微分以产生所述稀疏级联积分梳滤波器的期望的滤波器响应的构件，

其中所述时变稀疏滤波器系数具有0和1的值。

Images