CN103269212A - 低成本低功耗可编程多级fir滤波器实现方法 - Google Patents
低成本低功耗可编程多级fir滤波器实现方法 Download PDFInfo
- Publication number
- CN103269212A CN103269212A CN2013101758695A CN201310175869A CN103269212A CN 103269212 A CN103269212 A CN 103269212A CN 2013101758695 A CN2013101758695 A CN 2013101758695A CN 201310175869 A CN201310175869 A CN 201310175869A CN 103269212 A CN103269212 A CN 103269212A
- Authority
- CN
- China
- Prior art keywords
- filter
- fir filter
- ram
- alu
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012546 transfer Methods 0.000 claims abstract description 25
- 238000001914 filtration Methods 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 claims description 22
- 238000013461 design Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
本发明涉及集成电路领域的多级FIR滤波器实现方法，包括运算单元、控制单元、对控制单元进行编程配置的软件环境。运算单元包括预处理单元、运算逻辑单元ALU、一个存储单元RAM，通过时分复用对滤波器传递函数进行计算，并通过改变地址灵活读取RAM中数据的方式，节省了大量典型滤波器实现方法中的数据转移功耗。控制单元包括一个存储单元ROM，以及若干计数器和加法器，给运算单元提供指令和滤波器传递函数中的系数，使其在特定控制步步数内完成滤波运算，得到滤波结果。软件环境根据滤波器性能参数对控制单元进行编程配置，进而得到符合应用需求的定制FIR滤波器。本发明主要可用于多级FIR抽取滤波器、多级FIR插值滤波器的实现，也可用于多级FIR同速率滤波器的实现，实现面积可达到国际已发表文献中最低水平，并带来功耗巨大降低，且具有根据应用需求进行定制的特点。
Description
技术领域
本发明涉及集成电路领域的多级FIR滤波器实现方法，其实现面积可达到国际已发表文献中最低水平，并带来功耗巨大降低，同时具有可编程特点。该实现方法具有巨大应用前景，具体可用于多级FIR抽取滤波器、多级FIR插值滤波器、多级FIR同速率滤波器的实现。
背景技术
滤波器是电子产品中用于信号处理的基本模块，在大量电子产品中不可或缺，发挥重要作用。而数字滤波器由于高性能、高精度、高信噪比、高可靠性等优势，相比于模拟滤波器被优先采用，在大量高端严格应用中不可或缺，占有巨大市场，在通信、语音音频处理、图像视频处理、雷达等领域都有广泛应用，并用于日常可见的智能手机、平板电脑中。
在这些应用中，为了处理不同频率信号以及信号处理结果进行动态调整，通常要求数字滤波器可编程。并且在技术规范发生变化时，数字滤波器的可编程性可避免更换新的硬件。
可编程数字滤波器的典型实现方式中，若干寄存器或延迟单元被串联连接为寄存器链，寄存器的输出输入到串联的乘法器，作为乘法器的两个输入之一。与滤波器传递函数中系数相关的可编程增益电路作为乘法器的另一个输入。各乘法器的输出以线性或树形的形式相加，最终结果作为数字滤波器的输出。在每个采样点，输入数字滤波器的样本数据写入寄存器链的第一个寄存器，并且每个寄存器的数据从该寄存器写入到下一个寄存器。该典型实现方式一方面会消耗过多的乘法器和加法器，带来过大的面积和功耗，另一方面虽然数字滤波器的系数可编程，但阶数固定为寄存器链中寄存器数目无法调整，限制了其应用。
此外，经对现有技术文献的检索发现，目前数字滤波器的核心技术瓶颈在于其速度和成本，一个有严格响应特性的数字滤波器通常具有数百至数千阶，如果按照如上的典型实现方式或类似方式实现，将消耗巨大成本。随着消费电子和无线应用市场的增长，低成本、低面积并且保持较高性能数字滤波器的实现方法变得具有重大市场价值和技术意义。
发明内容
本发明针对数字滤波器领域低成本、低面积并且保持较高性能实现方法的需要，提出了一种基于软硬件协同设计思想的低面积可编程多级FIR滤波器实现方法，优选用于多级FIR抽取滤波器和多级FIR插值滤波器，也可用于多级FIR同速率滤波器；通过对实现架构和数据通路的优化，对应的实现面积达到国际已发表类似实现方法中最低水平，同时功耗随面积减小有很大降低；通过软硬件协同设计思想的引入，该多级FIR滤波器实现方法可被定制用于各种应用场合，自动化得到特定性能参数的FIR滤波器。
本发明通过以下技术方案实现。该实现方法由运算单元、控制单元、对控制单元进行编程配置的软件环境组成。运算单元包括预处理单元，运算逻辑单元ALU，一个存储单元RAM，控制单元包括一个存储单元ROM，两个计数器，一个加法器。滤波器传递函数中的样本数据存储于RAM中，滤波器传递函数的计算通过时分复用在ALU中完成。运算单元的运算操作通过ROM中的指令进行控制，并且滤波器传递函数的系数经过量化后与指令一起存储于ROM中。ROM可被编程配置进而整个FIR滤波器的级数、各级滤波器的阶数和系数，都可根据设计方案要求的性能参数进行调整，得到针对所需应用场合的滤波器响应特性。RAM和时分复用计算方式的采用，节省了典型实现方法中所需的大量寄存器串联构成的寄存器链，进而节省了大量面积并极大地降低了成本。另一方面，除了面积减小即器件数目减小带来的功耗降低外，通过将样本数据存储于RAM中，传递函数中需要计算的样本数据，通过改变RAM的地址从RAM读取，避免了如典型实现方法中需要从一个寄存器转移到下一个寄存器，从而也节省了大量功耗。
本发明基于软硬件协同设计思想，在低面积低功耗硬件设计的基础上，搭建了对控制单元进行编程配置的软件环境，用于自动化得到针对特定应用需求的FIR滤波器。具体包括，根据FIR滤波器的设计方案，得到各级滤波器的传递函数并对传递函数的系数进行定点量化；根据指令调度方案，生成ROM中各存储字的ALU控制字、RAM读写控制信号、虚地址，并和量化后的滤波器传递函数系数组成整个存储字的二进制码，进而将各存储字写入ROM中，对FIR滤波器进行编程配置；根据FIR滤波器的设计方案，生成各级滤波器的输出标准数据，用于和硬件运算得到的数据进行核对。
本发明的优点如下：（1）通过对硬件架构和数据通路的优化，解决了目前FIR滤波器实现中的成本瓶颈问题，提供了低面积并且保持较高性能的FIR滤波器实现方案。以用该方法实现用于音频ΣΔADC中的数字抽取滤波器为例，在抽取倍数为256、通带波纹为0.005dB、阻带抑制为100dB的性能参数情况下，在Xilinx FPGA上实现后只用了295个LUT、154个Slice和151个Slice Flip Flop，达到了国际已发表文献中的最低水平。
（2）随着集成电路面积的降低，器件数目大幅度减少，并带来功耗的减小。另一方面含有RAM和ROM低功耗架构的采用，也使得该实现方法相比于典型的直接实现方法，节省了大量功耗。软件的仿真结果显示该实现方法的功耗同典型的直接实现方法相比，减少了40%以上。
（3）在硬件设计基础上搭建的对控制单元进行配置的软件环境，可以自动化得到针对各应用场合需求的FIR滤波器，由此该实现方法具有很好的根据客户需求定制性能参数的经济优势。
附图说明
图1为本发明运算单元和控制单元组成的硬件结构示意。
图2为本发明ROM的存储字组成示意图。
图3为本发明提供的实施例中的多级FIR滤波器结构示意图。
图4为本发明提供的实施例中的级联积分梳状滤波器结构示意图。
图5为本发明提供的实施例中的整体FIR滤波器经过系数量化后的幅频响应示意图。
图6为本发明提供的实施例中的RAM存储分配示意图 。
具体实施方式
本发明运算单元和控制单元组成的硬件结构如图1所示，运算单元包括预处理单元，运算逻辑单元ALU，一个存储单元RAM，控制单元包括一个存储单元ROM，两个计数器，一个加法器。滤波器传递函数中的样本数据存储于RAM中，滤波器传递函数的计算通过时分复用在ALU中完成。运算单元的运算操作通过ROM中的指令进行控制，并且滤波器传递函数的系数经过量化后与指令一起存储于ROM中。ROM存储字的组成如图2所示，通过软件环境被编程配置。
本发明的实施例提供了一种FIR抽取滤波器，为用于音频ΣΔADC中的数字抽取滤波器，通过本实施例可以看出本发明的多级FIR滤波器实现方法如何解决数字滤波器在多种场合应用的成本瓶颈与功耗问题，并通过软硬件协同设计根据性能参数进行定制实现。本实施方式可进一步扩展用于数字插值滤波器的实现。
ΣΔADC因为有良好的线性度而可以达到16比特以上的分辨率，被广泛用于各种应用例如高性能数字音频。在ΣΔADC中，数字抽取滤波器被用来过滤经过调制的过采样信号。为了滤除被ΣΔ调制器整形的带外噪声从而提高信噪比(SNR)，抽取滤波器通常有严格的响应特性并占用ΣΔADC中大部分芯片面积，设计低功耗、低面积的数字滤波器成为促进ΣΔADC应用的关键。本实施例的抽取滤波器采用多级级联结构，输出为16比特，对应阻带抑制为100dB，输入数据为经过调制的1比特信号流，抽取倍数为过采样率(OSR)256。本实施例抽取滤波器的性能指标如表1。
表1 抽取滤波器指标。
| 指标 | 数值 |
| 抽取倍数 | 256 |
| 输入频率 | 12.288MHz |
| 输出频率 | 48kHz |
| 通带边缘频率 | 20kHz |
| 通带波纹 | 0.005dB |
| 阻带边缘频率 | 28kHz |
| 阻带抑制 | 100dB |
| 输入分辨率 | 1 bit |
| 输出分辨率 | 16 bits |
本实施例抽取滤波器的多级结构如图3所示。多级结构将多个独立的单级滤波器级联以得到要求的严格响应特性。通过此种方式，单级滤波器中输入频率与过渡带的比率减小，因而相比于单级滤波器，极大地降低了整体阶数从而简化了计算复杂性。本实施例抽取滤波器级是四阶级联积分梳状滤波器(CIC)，抽取倍数为32。第二级是用于补偿级联积分梳状滤波器引入的通带下弯的FIR滤波器，它对输入信号进行两倍抽取。第三级和第四级都是半带滤波器，每一级都进行两倍抽取。因此，总的抽取倍数达到要求的256倍。
本实施例级联积分梳状滤波器因为无乘法器的结构特点和使用有限的存储空间，从而可以低成本实现，并被广泛用于在多级结构中作为第一级进行粗略滤波。本实施例级联积分梳状滤波器的结构如图4所示。
半带滤波器是一种有效用于两倍抽取或两倍插值的滤波器类型。因为半带滤波器的传递函数中近似一半的系数为0，从而计算复杂度近似减少一半。在最后两级半带滤波器中，第二级半带滤波器需要非常严格的响应特性，因为它作为输出的最后一级滤波器并且输入速率为96kHz而过渡带为8kHz，过渡带宽为输入速率的8%。
本实施例抽取滤波器要求有线性相位响应，所以最后三级滤波器传递函数中的系数对称。此特点可在实现过程中用来减少系数存储空间。但在本实施例中，除0以外的所有系数都存于ROM中，从而达到最大程度的可编程性。系数被量化为20比特以符合100dB阻带抑制要求，含量化系数的整体多级FIR滤波器幅频响应如图5。
根据性能参数确定多级FIR滤波器设计方案并得到各级滤波器传递函数系数后，用如图1所示的硬件结构进行实现。需要确定出RAM的存储分配方案，从而得到每步指令的虚地址，进而通过软件环境对控制单元进行编程配置。
根据本发明的存储机制得到的本实施例存储方案中，第二级级联积分梳状补偿滤波器的输入频率为整体FIR滤波器输出频率的8倍，因此被分为8个数据块。一个处理周期中产生的新数据被顺序存储于每个数据块的头地址，所以每个数据块的增长率和整体FIR滤波器输出速率一致，从而存储于每个数据块的数据不会被相邻数据块吞噬。由此，第一级半带滤波器数据被分为4个数据块而第二级半带滤波器数据被分为2个数据块。此外，还有用于存储级联梳状滤波器数据的数据块，和用于存储串行时分复用计算中临时数据的数据块。
因为每级多相滤波器的长度不变，所以运算过程中每个数据块的长度也保持不变。这意味着当一个计算周期结束，存储于数据块尾部的数据变成无效。所以为了有效存储一个计算周期中产生的新数据，RAM的地址由虚地址和基地址相加得到。虚地址由ROM存储字给出，基地址由如图1中的计数器二产生，每个计算周期加一，即根据产生ROM地址的计数器一最高位进位计数。
根据本发明得到的本实施例中抽取滤波器，一个计算周期中的控制步步数，等于抽取倍数256，从而计算速率或者说时钟速率，和输入采样速率一致。此特点简化了整体ΣΔADC设计并降低功耗，并使得本实施例中抽取滤波器不同于计算速率通常高于输入采样速率的线性或部分线性架构。
本实施例抽取滤波器的仿真通过ModelSim进行，标准数据由软件环境根据设计方案产生。通过仿真验证后，Xilinx FPGA上的综合结果显示于表2；若用典型实现方法实现本实施例中100 dB阻带抑制的抽取滤波器，消耗的LUT和Slice至少为两千以上；对比国际已发表结果，本实施例达到的资源消耗数以及实现面积也为最低水平。进一步的功耗仿真显示本实施例的抽取滤波器功耗相比于典型实现方法得到的功耗减少40%以上。
以上通过抽取滤波器的实施例对本发明提供的多级FIR滤波器实现方法及结构进行了详细介绍，以上实施例的说明只是用于帮助理解本发明的方案；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用场合上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
表2 FPGA综合后资源使用情况。
| 逻辑单元 | 使用量 |
| Number of Slices | 154 |
| Number of Slice Flip Flops | 151 |
| Number of 4 input LUTs | 295 |
| Number of bonded IOBs | 20 |
| Number of BRAMs | 2 |
| Number of MULT18X18SIOs | 4 |
| Number of GCLKs | 1 |
Claims (8)
1.一种低成本低功耗可编程多级FIR滤波器实现方法，包括：运算单元、控制单元、对控制单元进行编程配置的软件环境，其特征在于，运算单元根据指令和滤波器传递函数中的系数进行特定的运算，将每步运算得到的中间结果写入相应的存储单元，或将最终滤波结果写入输出寄存器；控制单元可根据滤波器性能参数被编程配置，给运算单元提供指令和滤波器传递函数中的系数，使其在特定控制步步数内完成滤波运算，得到滤波结果；控制单元的编程配置通过针对该FIR滤波器的软件环境自动化完成。
2.按照权利要求1所述的低成本低功耗可编程多级FIR滤波器实现方法，其特征是，所述的运算单元，包括预处理单元，运算逻辑单元ALU，一个存储单元RAM，其中预处理单元输入为FIR滤波器输入，输出传递给ALU；ALU从RAM读取数据进行特定的运算，将中间结果写入RAM中特定位置或ALU中寄存器，或将最终滤波结果写入输出寄存器；RAM根据存储机制存储滤波器传递函数中的样本数据和计算过程中的临时数据。
3.按照权利要求1或2所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的预处理单元，由多个数字积分器级联组成，构成级联积分梳状滤波器的级联积分器部分，级联积分的结果经过上采样或下采样后作为预处理单元的输出。
4.按照权利要求1或2所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的运算逻辑单元ALU，包括处理寄存器、输出寄存器、加法器、乘法器、取反器、数据选择器；所述的运算逻辑单元ALU，根据ALU控制字进行特定的运算，通过时分复用完成多级FIR滤波器中各级滤波器的滤波运算，并完成整个FIR滤波器的滤波运算，得到的最终结果写入输出寄存器。
5.按照权利要求1或2所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的存储机制，将RAM的存储空间划分为多个数据块，包括各级滤波器的数据块，用于存储各级滤波器滤波运算需要的样本数据，以及临时数据块，用于存储串行滤波运算中由于控制步空间不足而要临时存储的中间结果；各级滤波器的数据块被划分为特定数目的子数据块，在上采样情况下，子数据块的数目为该级滤波器相比于FIR滤波器输入的降频比，在下采样情况下，子数据块的数目为该级滤波器相比于FIR滤波器输出的倍频比。
6.按照权利要求1所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的控制单元，包括一个存储单元ROM，两个计数器，一个加法器，其中加法器产生RAM的地址，由虚地址和基地址相加而成；一个计数器根据时钟计数，产生ROM的地址；另一个计数器根据前一个计数器的最高位进位计数，产生基地址传递给地址加法器，基地址的范围为RAM的地址范围。
7.按照权利要求1或6所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的存储单元ROM，其存储字由ALU控制字、RAM读写控制信号、虚地址和滤波器传递函数系数组成，虚地址传递给地址加法器，RAM读写控制信号控制RAM读写状态，ALU控制字和滤波器传递函数系数传递给ALU，ROM可编程进而FIR滤波器可编程。
8.按照权利要求1所述的低面积低功耗可编程FIR滤波器实现方法，其特征是，所述的对控制单元进行编程配置的软件环境，根据FIR滤波器的设计方案，得到各级滤波器的传递函数并对传递函数的系数进行定点量化；根据指令调度方案，生成ROM中各存储字的ALU控制字、RAM读写控制信号、虚地址，并和量化后的滤波器传递函数系数组成整个存储字的二进制码，进而将各存储字写入ROM中，对FIR滤波器进行编程配置；根据FIR滤波器的设计方案，生成各级滤波器的输出标准数据，用于和硬件运算得到的数据进行核对。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310175869.5A CN103269212B (zh) | 2013-05-14 | 2013-05-14 | 低成本低功耗可编程多级fir滤波器实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310175869.5A CN103269212B (zh) | 2013-05-14 | 2013-05-14 | 低成本低功耗可编程多级fir滤波器实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103269212A true CN103269212A (zh) | 2013-08-28 |
| CN103269212B CN103269212B (zh) | 2016-05-18 |
Family
ID=49012824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310175869.5A Expired - Fee Related CN103269212B (zh) | 2013-05-14 | 2013-05-14 | 低成本低功耗可编程多级fir滤波器实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103269212B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103716011A (zh) * | 2014-01-13 | 2014-04-09 | 中国科学院电子学研究所 | 有限冲击响应csd滤波器 |
| CN104734668A (zh) * | 2015-03-31 | 2015-06-24 | 中国科学院微电子研究所 | 一种插值滤波器 |
| CN104901651A (zh) * | 2015-06-25 | 2015-09-09 | 福州瑞芯微电子有限公司 | 一种数字滤波器的实现电路及方法 |
| CN105048994A (zh) * | 2015-06-30 | 2015-11-11 | 无锡华润矽科微电子有限公司 | 一种应用于fir滤波器的分布式算法 |
| CN105846794A (zh) * | 2016-03-24 | 2016-08-10 | 中国人民解放军国防科学技术大学 | 一种具有启动停止控制位的插值fir滤波实现方法 |
| CN106656103A (zh) * | 2015-11-03 | 2017-05-10 | 深圳市中兴微电子技术有限公司 | 一种fir滤波器组及滤波方法 |
| CN106685424A (zh) * | 2014-12-17 | 2017-05-17 | 美国亚德诺半导体公司 | 用于模数转换器的微处理器辅助校准 |
| CN108900177A (zh) * | 2018-06-14 | 2018-11-27 | 福建星海通信科技有限公司 | 一种fir滤波器及其对数据进行滤波的方法 |
| CN109565269A (zh) * | 2016-09-15 | 2019-04-02 | 阿尔特拉公司 | 快速滤波 |
| CN112532207A (zh) * | 2020-11-19 | 2021-03-19 | 浙江集速合芯科技有限公司 | 一种片上可变滤波器快速调谐的方法 |
| CN114389626A (zh) * | 2021-12-30 | 2022-04-22 | 北京力通通信有限公司 | 一种高速数字信号通道解调系统 |
| CN114499462A (zh) * | 2022-03-31 | 2022-05-13 | 深圳市爱普特微电子有限公司 | 用于24bit Sigma Delta ADC的数字抽取滤波器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567780A (zh) * | 2003-06-26 | 2005-01-19 | 中兴通讯股份有限公司 | 用于cdma系统前向链路的滤波器装置及其滤波的方法 |
| CN1866738A (zh) * | 2006-06-12 | 2006-11-22 | 许金生 | 一种通用可编程数字滤波器及其工作方法 |
| US20100017195A1 (en) * | 2006-07-04 | 2010-01-21 | Lars Villemoes | Filter Unit and Method for Generating Subband Filter Impulse Responses |
| CN101938264A (zh) * | 2009-06-30 | 2011-01-05 | 上海贝尔股份有限公司 | Fir滤波器及其实现方法 |
-
2013
- 2013-05-14 CN CN201310175869.5A patent/CN103269212B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567780A (zh) * | 2003-06-26 | 2005-01-19 | 中兴通讯股份有限公司 | 用于cdma系统前向链路的滤波器装置及其滤波的方法 |
| CN1866738A (zh) * | 2006-06-12 | 2006-11-22 | 许金生 | 一种通用可编程数字滤波器及其工作方法 |
| US20100017195A1 (en) * | 2006-07-04 | 2010-01-21 | Lars Villemoes | Filter Unit and Method for Generating Subband Filter Impulse Responses |
| CN101938264A (zh) * | 2009-06-30 | 2011-01-05 | 上海贝尔股份有限公司 | Fir滤波器及其实现方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103716011B (zh) * | 2014-01-13 | 2016-07-06 | 中国科学院电子学研究所 | 有限冲击响应csd滤波器 |
| CN103716011A (zh) * | 2014-01-13 | 2014-04-09 | 中国科学院电子学研究所 | 有限冲击响应csd滤波器 |
| CN106685424A (zh) * | 2014-12-17 | 2017-05-17 | 美国亚德诺半导体公司 | 用于模数转换器的微处理器辅助校准 |
| CN106685424B (zh) * | 2014-12-17 | 2020-07-07 | 美国亚德诺半导体公司 | 用于模数转换器的微处理器辅助校准 |
| CN104734668A (zh) * | 2015-03-31 | 2015-06-24 | 中国科学院微电子研究所 | 一种插值滤波器 |
| CN104734668B (zh) * | 2015-03-31 | 2017-11-07 | 中国科学院微电子研究所 | 一种插值滤波器 |
| CN104901651A (zh) * | 2015-06-25 | 2015-09-09 | 福州瑞芯微电子有限公司 | 一种数字滤波器的实现电路及方法 |
| CN105048994A (zh) * | 2015-06-30 | 2015-11-11 | 无锡华润矽科微电子有限公司 | 一种应用于fir滤波器的分布式算法 |
| CN106656103A (zh) * | 2015-11-03 | 2017-05-10 | 深圳市中兴微电子技术有限公司 | 一种fir滤波器组及滤波方法 |
| WO2017075868A1 (zh) * | 2015-11-03 | 2017-05-11 | 深圳市中兴微电子技术有限公司 | 一种fir滤波器组及滤波方法 |
| CN105846794B (zh) * | 2016-03-24 | 2018-12-18 | 中国人民解放军国防科学技术大学 | 一种具有启动停止控制位的插值fir滤波实现方法 |
| CN105846794A (zh) * | 2016-03-24 | 2016-08-10 | 中国人民解放军国防科学技术大学 | 一种具有启动停止控制位的插值fir滤波实现方法 |
| CN109565269A (zh) * | 2016-09-15 | 2019-04-02 | 阿尔特拉公司 | 快速滤波 |
| CN109565269B (zh) * | 2016-09-15 | 2023-02-17 | 阿尔特拉公司 | 快速滤波 |
| CN108900177A (zh) * | 2018-06-14 | 2018-11-27 | 福建星海通信科技有限公司 | 一种fir滤波器及其对数据进行滤波的方法 |
| CN112532207A (zh) * | 2020-11-19 | 2021-03-19 | 浙江集速合芯科技有限公司 | 一种片上可变滤波器快速调谐的方法 |
| CN112532207B (zh) * | 2020-11-19 | 2024-01-26 | 浙江集速合芯科技有限公司 | 一种片上可变滤波器快速调谐的方法 |
| CN114389626A (zh) * | 2021-12-30 | 2022-04-22 | 北京力通通信有限公司 | 一种高速数字信号通道解调系统 |
| CN114499462A (zh) * | 2022-03-31 | 2022-05-13 | 深圳市爱普特微电子有限公司 | 用于24bit Sigma Delta ADC的数字抽取滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103269212B (zh) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103269212B (zh) | 低成本低功耗可编程多级fir滤波器实现方法 | |
| CN107636965B (zh) | 稀疏级联积分梳滤波器 | |
| CN101326715B (zh) | 数字滤波器 | |
| CN102694528B (zh) | 异步采样率转换器中抽取率的自适应控制方法和装置 | |
| CN110492867B (zh) | 一种用数字电路实现的插值滤波器系统 | |
| CN102739195B (zh) | 一种fir滤波器的处理方法、装置和系统 | |
| CN102185587B (zh) | 一种低功耗的两相结构多阶内插半带滤波器 | |
| CN101282322A (zh) | 一种应用于无线中程传感网物理层的内插数字滤波器装置 | |
| CN100574098C (zh) | 基于可编程逻辑器件的插值cic滤波器及实现方法 | |
| CN101820287B (zh) | 一种应用于双声道音频δ-∑数模转换器的插值滤波器 | |
| CN102025377B (zh) | 一种改进型级联积分梳妆插值滤波器 | |
| CN101425794B (zh) | 固定系数数字滤波器 | |
| CN103955585B (zh) | 一种适用于低功耗容错电路的fir滤波器结构 | |
| CN112491391B (zh) | 一种音频dac的插值滤波器实现结构 | |
| CN101895273A (zh) | 多制式数据的滤波器及滤波方法 | |
| CN208369545U (zh) | 通用型滤波器 | |
| Madheswaran et al. | Implementation And Comparison Of Different CIC Filter Structure For Decimation | |
| CN104734668A (zh) | 一种插值滤波器 | |
| Dolecek et al. | Low power non-recursive comb-based decimation filter design | |
| CN202059380U (zh) | 一种数字抽取滤波器 | |
| Roh et al. | Fully synthesised decimation filter for delta-sigma A/D converters | |
| CN116132866B (zh) | 一种pdm数字麦克风解码装置和芯片 | |
| CN217037149U (zh) | 一种基于fpga的fir滤波器 | |
| CN108683414B (zh) | 通用型滤波器 | |
| CN202978975U (zh) | 一种基于cmmb的rs编码系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Xiufeng Inventor before: Deng Chenxi |
|
| COR | Change of bibliographic data | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20151030 Address after: 063021 Hebei Province, Tangshan City Kaiping District Wali Zhou Qiao village Hedong north two Street No. five Applicant after: Wang Xiufeng Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Applicant before: Deng Chenxi |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| CB03 | Change of inventor or designer information |
Inventor after: Fu Zhelong Inventor after: Yan Jinren Inventor after: Lai Lizu Inventor after: Wu Mingzuan Inventor before: Wang Xiufeng |
|
| COR | Change of bibliographic data | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160415 Address after: 362000 No. 1290, high-tech zone, South Ring Road, Fujian, Quanzhou Applicant after: QUANZHOU TIANLONG ELECTRONIC SCIENCE & TECHNOLOGY CO., LTD. Address before: 063021 Hebei Province, Tangshan City Kaiping District Wali Zhou Qiao village Hedong north two Street No. five Applicant before: Wang Xiufeng |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160518 Termination date: 20180514 |