CN104901651A - 一种数字滤波器的实现电路及方法 - Google Patents

Abstract

本发明提供一种数字滤波器的实现电路及方法，包括IIR控制寄存器、DMA控制器、IIR滤波系数管理模块、IIR计算模块和数据缓存模块；所述IIR控制寄存器用于配置IIR滤波器的阶数；所述IIR滤波系数管理模块用于存储IIR滤波系数；所述DMA控制器用于进行外部数据的读取；所述数据缓存模块用于缓存所述DMA控制器读取的外部数据和所述IIR计算模块的计算结果；所述IIR计算模块用于根据IIR滤波系数和外部数据，进行IIR滤波计算，并将计算结果缓存至所述数据缓存模块。本发明的数字滤波器的实现电路及方法利用硬件高效的计算速度快速实现IIR数字滤波算法，提高了系统处理速度。

Description

一种数字滤波器的实现电路及方法

技术领域

本发明涉及数字信号处理的技术领域，特别是涉及一种无限脉冲响应数字滤波器(InfiniteImpulse Response，IIR)的硬件实现电路及方法。

背景技术

在音视频编解码算法中，需要对前级编解码的数字信号进行滤波处理，如通过滤波器消除视频编解码中的块效应。

IIR数字滤波器采用递归型结构，即结构上带有反馈环路。IIR滤波器的运算结构通常由延时、乘以系数和相加等基本运算组成，可以组合成直接型、正准型、级联型、并联型四种结构形式，都具有反馈回路。由于IIR数字滤波器针对数字信号，特别是音频信号，具有很好的滤波作用，故通常在音频处理时通过软件实现的IIR数字滤波器来实现数字信号的滤波。

如申请号为201010569177.5、发明名称为《线性相位IIR滤波器的一种实现方法》的中国发明专利公开一种线性相位IIR滤波器的一种实现方法，包括以下步骤：(1)对无限长连续信号采样后得到x(n)＝{x(0),x(1),x(2),…}，按照时序划分成长度为L的等长片段，对等长片段依次进行时序反转，反转后得到a(n)＝{x(L-1),…,x(0),x(2L-1),…,x(L),x(3L-1),…,x(2L),x(4L-1),…}，时序反转的方法包括以下步骤：a.预设一长度为L的寄存器，寄存器的两端分别为第一输入输出端和第二输入输出端；b.x(n)第一个片段的L个信号x(0),…,x(L-1)从第一输入输出端依次存入寄存器；c.第一个片段的L个信号从第一输入输出端依次取出得到x(L-1),…,x(0)，第二个片段的L个信号x(L),…,x(2L-1)从第二输入输出端依次存入寄存器；d.第二个片段的L个信号从第二输入输出端依次取出得到x(2L-1),…,x(L)，第三个片段的L个信号x(2L),…,x(3L-1)从第一输入输出端依次存入寄存器；e.依照上述步骤持续循环；(2)在反转后得到的片段后面进行L个零输入的延长，对延长后所得的2L长度的新片段利用反向IIR滤波器进行反向滤波，反向滤波后输出片段结果为当前片段的前L个滤波输出响应加上后一个片段的后L个滤波输出响应，即yk＝xkL+xk+1T，其中yk为反向滤波后输出的第k个片段，xkL为第k个片段的前L个滤波输出响应，xk+1T为第k个片段后一个片段的后L个滤波输出响应，反向滤波的片段输出序列为f(n)＝{y0,y1,y2,…}；(3)步骤(2)所得到的片段输出序列再按照步骤(1)的方法进行时序反转；(4)将步骤(3)所得到的片段序列利用前向IIR滤波器进行前向滤波，得到输出结果。

然而，通过软件实现IIR数字滤波器需要消耗系统的CPU资源，导致处理速度相对较慢。对于硬件性能不强的设备，如智能手机、平板电脑等，则会严重影响到用户体验。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数字滤波器的实现电路及方法，利用硬件高效的计算速度快速实现IIR数字滤波算法，提高了系统处理速度，增强了用户体验。

为实现上述目的及其他相关目的，本发明提供一种数字滤波器的实现电路及方法，包括IIR控制寄存器、DMA控制器、IIR滤波系数管理模块、IIR计算模块和数据缓存模块；所述IIR控制寄存器与控制总线相连，用于配置IIR滤波器的阶数，分配所需的寄存器；所述IIR滤波系数管理模块与所述IIR控制寄存器相连，用于存储IIR滤波系数，并根据所配置的IIR滤波器的阶数，发送对应的IIR滤波系数至所述IIR计算单元；所述DMA控制器与DMA总线相连，用于控制DMA总线进行外部数据的读取；所述数据缓存模块与所述DMA控制器相连，用于缓存所述DMA控制器读取的外部数据并发送至所述IIR计算模块，以及缓存所述IIR计算模块的计算结果；所述IIR计算模块与所述IIR滤波系数管理模块和所述数据缓存模块相连，用于根据接收到的IIR滤波系数和外部数据，进行IIR滤波计算，并将计算结果缓存至所述数据缓存模块。

根据上述的数字滤波器的实现电路，其中：IR滤波器的阶数包括一阶滤波、二阶滤波和三阶滤波。

根据上述的数字滤波器的实现电路，其中：所述IIR计算模块通过定点MAC计算来实现。

根据上述的数字滤波器的实现电路，其中：所述IIR数字滤波器的硬件实现电路基于DSP处理器实现。

根据上述的数字滤波器的实现电路，其中：所述数据缓存模块采用SRAM。

同时，本发明还提供一种数字滤波器的实现方法，包括以下步骤：

步骤S1、IR控制寄存器配置IIR滤波器的阶数；

步骤S2、判断IIR数字滤波器的硬件实现电路是否处于繁忙状态；若是，则继续等待，直至硬件实现电路处于空闲状态再转入步骤S3；若否，直接转入步骤S3；

步骤S3、DMA控制器控制DMA总线进行外部数据的读取，并将读取的外部数据缓存至数据缓存模块；

步骤S4、IIR滤波系数管理模块根据所配置的IIR滤波器的阶数，获取对应的IIR滤波系数；

步骤S5、IIR计算模块根据获得的IIR滤波系数和外部数据，进行IIR滤波计算；

步骤S6、IIR计算模块得到的计算结果缓存至数据缓存模块。

根据上述的数字滤波器的实现方法，其中：所述步骤S1中，IIR滤波器的阶数为一阶滤波、二阶滤波或三阶滤波。

根据上述的数字滤波器的实现方法，其中：所述步骤S2中，繁忙状态表示IIR数字滤波器的硬件实现电路正在处理先前的IIR滤波请求。

根据上述的数字滤波器的实现方法，其中：所述步骤S5中，所述IIR计算模块通过定点MAC计算来实现。

根据上述的数字滤波器的实现方法，其中：所述数据缓存模块采用SRAM。

如上所述，本发明的数字滤波器的实现电路及方法，具有以下有益效果：

(1)通过硬件电路有效提高了IIR数字滤波器的处理速度，进而提高了相关应用系统的处理速度；

(2)在电子类产品特别是语音识别业务处理上具有重要的使用价值；

(3)提高了用户体验。

附图说明

图1显示为本发明的IIR数字滤波器的硬件实现电路的结构示意图。

图2显示为本发明的IIR数字滤波器的硬件实现方法的流程图。

元件标号说明

1                   IIR控制寄存器

2                   IIR滤波系数管理模块

3                   IIR计算模块

4                   数据缓存模块

5                   DMA控制器

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

参照图1，本发明的数字滤波器的硬件实现电路包括IIR控制寄存器1、DMA(DirectMemory Access，直接存储器访问)控制器5、IIR滤波系数管理模块2、IIR计算模块3和数据缓存模块4。

IIR控制寄存器1与控制总线相连，用于配置IIR滤波器的阶数，分配所需的寄存器。

IIR滤波系数管理模块2与IIR控制寄存器1相连，用于存储IIR滤波系数，并根据所配置的IIR滤波器的阶数，发送对应的IIR滤波系数至IIR计算单元3。

其中，IIR滤波器的阶数包括一阶滤波、二阶滤波和三阶滤波等等。

DMA控制器5与DMA总线相连，用于控制DMA总线进行外部数据的读取。

数据缓存模块4与DMA控制器5相连，用于缓存DMA控制器5读取的外部数据并发送至IIR计算模块3，以及缓存IIR计算模块3的计算结果。

优选地，数据缓存模块可以采用SRAM。

IIR计算模块3与IIR滤波系数管理模块2和数据缓存模块4相连，用于根据接收到的IIR滤波系数和外部数据，进行IIR滤波计算，并将计算结果缓存至数据缓存模块4。

其中，IIR计算模块3通过定点MAC(Multiply Accumulate)来实现。

优选地，本发明的IIR数字滤波器的硬件实现电路可以基于DSP处理器(digital signalprocessor，数字信号处理器)实现。

参照图2，在本发明的数字滤波器的硬件实现电路的基础上，本发明的IIR数字滤波器的硬件实现方法包括以下步骤：

步骤S1、配置IIR滤波器的阶数。

具体地，可以根据不同的需求，设置不同的IIR滤波器的阶数，如一阶滤波、二阶滤波和三阶滤波等等。

步骤S2、判断IIR数字滤波器的硬件实现电路是否处于繁忙状态；若是，则继续等待，直至硬件实现电路处于空闲状态再转入步骤S3；若否，直接转入步骤S3。

其中，繁忙状态表示IIR数字滤波器的硬件实现电路正在处理先前的IIR滤波请求，需要等待。当IIR数字滤波器的硬件实现电路处理完成之前的IIR滤波请求，即刻便进入空闲状态。

步骤S3、DMA控制器控制DMA总线进行外部数据的读取，并将读取的外部数据缓存至数据缓存模块。

优选地，数据缓存模块采用SRAM。

步骤S4、IIR滤波系数管理模块根据所配置的IIR滤波器的阶数，获取对应的IIR滤波系数。

步骤S5、IIR计算模块根据获得的IIR滤波系数和外部数据，进行IIR滤波计算。

其中，IIR计算模块通过定点MAC来实现。

步骤S6、IIR计算模块得到的计算结果缓存至数据缓存模块。

其中，数据缓存模块采用SRAM。

优选地，本发明的IIR数字滤波器的硬件实现方法可以基于DSP处理器(digital signalprocessor，数字信号处理器)以及相应的软件算法来实现。

综上所述，本发明的通过硬件电路有效提高了IIR数字滤波器的处理速度，进而提高了相关应用系统的处理速度；在电子类产品特别是语音识别业务处理上具有重要的使用价值；提高了用户体验。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种数字滤波器的实现电路，其特征在于：包括IIR控制寄存器、DMA控制器、IIR滤波系数管理模块、IIR计算模块和数据缓存模块；

所述IIR控制寄存器与控制总线相连，用于配置IIR滤波器的阶数，分配所需的寄存器；

所述IIR滤波系数管理模块与所述IIR控制寄存器相连，用于存储IIR滤波系数，并根据所配置的IIR滤波器的阶数，发送对应的IIR滤波系数至所述IIR计算单元；

所述DMA控制器与DMA总线相连，用于控制DMA总线进行外部数据的读取；

所述数据缓存模块与所述DMA控制器相连，用于缓存所述DMA控制器读取的外部数据并发送至所述IIR计算模块，以及缓存所述IIR计算模块的计算结果；

所述IIR计算模块与所述IIR滤波系数管理模块和所述数据缓存模块相连，用于根据接收到的IIR滤波系数和外部数据，进行IIR滤波计算，并将计算结果缓存至所述数据缓存模块。

2.根据权利要求1所述的数字滤波器的硬件实现电路，其特征在于：IIR滤波器的阶数包括一阶滤波、二阶滤波和三阶滤波。

3.根据权利要求1所述的数字滤波器的实现电路，其特征在于：所述IIR计算模块通过定点MAC计算来实现。

4.根据权利要求1所述的数字滤波器的实现电路，其特征在于：所述IIR数字滤波器的硬件实现电路基于DSP处理器实现。

5.根据权利要求1所述的数字滤波器的实现电路，其特征在于：所述数据缓存模块采用SRAM。

6.一种数字滤波器的实现方法，其特征在于：包括以下步骤：

步骤S1、IR控制寄存器配置IIR滤波器的阶数；

步骤S2、判断IIR数字滤波器的硬件实现电路是否处于繁忙状态；若是，则继续等待，直至硬件实现电路处于空闲状态再转入步骤S3；若否，直接转入步骤S3；

步骤S3、DMA控制器控制DMA总线进行外部数据的读取，并将读取的外部数据缓存至数据缓存模块；

步骤S4、IIR滤波系数管理模块根据所配置的IIR滤波器的阶数，获取对应的IIR滤波系数；

步骤S5、IIR计算模块根据获得的IIR滤波系数和外部数据，进行IIR滤波计算；

步骤S6、IIR计算模块得到的计算结果缓存至数据缓存模块。

7.根据权利要求6所述的数字滤波器的实现方法，其特征在于：所述步骤S1中，IIR滤波器的阶数为一阶滤波、二阶滤波或三阶滤波。

8.根据权利要求6所述的数字滤波器的实现方法，其特征在于：所述步骤S2中，繁忙状态表示IIR数字滤波器的硬件实现电路正在处理先前的IIR滤波请求。

9.根据权利要求6所述的数字滤波器的实现方法，其特征在于：所述步骤S5中，所述IIR计算模块通过定点MAC计算来实现。

10.根据权利要求6所述的数字滤波器的实现方法，其特征在于：所述数据缓存模块采用SRAM。