CN103888246A - 低功耗小面积的数据处理方法及其数据处理装置 - Google Patents

Abstract

本发明涉及信息安全技术领域，尤其涉及一种低功耗小面积的数据处理方法及其数据处理装置。该低功耗小面积的数据处理方法包括：将大整数、大整数的字长s以及常数分别保存；控制模块接收外部控制命令，并将外部控制命令转发至有限状态机模块进行处理后输出控制信号，再由算数逻辑模块根据控制信号运行蒙哥马利模乘运算；在蒙哥马利模乘运算的每次循环中依次计算HW=HW+d，X[s-1]=HW[ω-1:0]和HW=HW>>ω以实现HW的更新；通过算数逻辑模块计算蒙哥马利模乘运算中的乘加运算(d,e_i)=a*b_i+c_i+d；保存运算结果。由于本发明在实现蒙哥马利模乘算法时，引入ω+1位的临时变量HW来降低循环次数，从而减少了时钟周期数，降低了功耗，非常适合智能卡的应用。

Description

低功耗小面积的数据处理方法及其数据处理装置

技术领域

本发明涉及信息安全技术领域，更具体地说，涉及一种低功耗小面积的数据处理方法及其数据处理装置。

背景技术

随着网络技术的发展，网上购物、在线下载、电子银行得到了广泛应用。为了保证网上交易的安全，基于公钥密码算法的数字签名和认证技术得到了广泛研究。

目前应用最广泛的公钥密码算法是RSA算和椭圆曲线密码算法。RSA算法是由Rivest、Shamir和Adleman提出的一种公钥算法，它的安全性基础是大整数因子分解问题的困难性。随着破解技术的进步，RSA算法的密钥长度必须到1204位以上才能满足人们对安全性的要求。位长的增加使得系统的计算复杂度和通讯复杂度大大增加，影响了系统的整体性能。

椭圆曲线密码算法是由Koblitz和Miller在1985年分别提出的，其安全性基础是椭圆离散对数问题。分析表明，160位的椭圆曲线密码算法和1024位RSA算法的安全性相当。相对RSA算法，椭圆曲线密码算法具有更强的安全性、更高的实现效率、更经济的实现的代价，已经成为主流应用的公钥密码算法之一，并被IEEE、ANSI、ISO/IET和IETF等国际组织采纳为公钥密码算法标准。

RSA算法的实现的基础是模幂运算，椭圆曲线密码算法的实现基础是点乘运算。而模幂运算和点乘运算是建立在大整数模乘运算的基础之上。因此，模乘实现的好坏程度，直接决定了密码系统的性能。

相对于其它模乘算法，蒙哥马利模乘算法具有良好的性能且非常适合硬件实现。Masui提出了一种适合单端口的蒙哥马利模乘算法，具体如下所述：

输入：A,B,N,R,ND

输出：A*B*R^-1modN

其中a,b,c和d均为位长为ω比特的变量。

但是该算法的循环次数比较高，从而性能差，功耗高，不适用芯片面积较小的智能卡使用。

发明内容

本发明要解决的技术问题在于，提供一种改进的低功耗小面积的数据处理方法及其数据处理装置。

本发明解决其技术问题所采用的技术方案是：构造一种低功耗小面积的数据处理方法，其采用蒙哥马利模乘运算进行数据处理，所述数据处理方法包括以下步骤：

A、将大整数A、B和N、大整数A、B和N的字长均为s，以及常数ND分别输入至模乘电路中进行保存；所述模乘电路中的控制模块接收外部控制命令，并将所述外部控制命令转发至有限状态机模块进行处理后输出控制信号，再由所述模乘电路中的算数逻辑模块根据所述控制信号运行蒙哥马利模乘运算，以计算X=A×B，M=ND×X[0]和X=(M×N+X)/R，R为根据字长s确定的随机数；

B、在蒙哥马利模乘运算的每次循环中依次计算HW=HW+d，X[s-1]=HW[ω-1:0]和HW=HW>>ω以实现HW的更新；

C、通过所述算数逻辑模块计算蒙哥马利模乘运算中的乘加运算：(d,e_i)=a*b_i+c_i+d，其中，i=1，2，3，4；

D、将蒙哥马利模乘运算得到的运算结果进行保存。

优选地，上述低功耗小面积的数据处理方法中，在步骤A中，所述外部控制命令包括A、B和N的起始地址、运算结果的起始地址以及用于启动所述蒙哥马利模乘运算开始运行的参数控制信号。

优选地，上述低功耗小面积的数据处理方法中，在步骤A中，大整数A、B和N保存至存储器模块内，大整数A、B和N的字长s以及常数ND存放至所述控制模块内。

优选地，上述低功耗小面积的数据处理方法中，在步骤D中，所述运算结果保存至所述存储器模块内。

本发明还构造了一种低功耗小面积的数据处理装置，其中包括采用蒙哥马利模乘运算的模乘电路，所述模乘电路包括：

控制模块，用于接收并转发外部控制命令；

有限状态机模块，用于接收由所述控制模块转发的所述外部控制命令并进行相应处理，并输出控制信号；

存储器模块，用于读取所述有限状态机模块输出的控制信号以保存相应数据；

算数逻辑模块，连接于所述有限状态机模块和所述存储器模块，用于接收所述有限状态机模块输出的所述控制信号，进行蒙哥马利模乘运算，并将计算结果保存至所述存储器模块。

优选地，上述低功耗小面积的数据处理装置中，所述存储器模块为单端口RAM存储器。

优选地，上述低功耗小面积的数据处理装置中，所述单端口RAM存储器的位长为ω比特，其深度与其支持的大整数长度相适配。

优选地，上述低功耗小面积的数据处理装置中，所述算数逻辑模块包括依次相连的乘法器、第一加法器和第二加法器，所述乘法器为ω×ω/4位乘法器，所述第一加法器为5ω/4位加法器，所述第二加法器为5ω/4位加法器。

优选地，上述低功耗小面积的数据处理装置中，所述算数逻辑模块中的乘加运算数学模型为：(d,e_i)=a*b_i+c_i+d，其中，a和d为位长为ω比特的变量,b_i、c_i和e_i为位长为ω/4比特的变量，i=1，2，3，4。

优选地，上述低功耗小面积的数据处理装置中，所述蒙哥马利模乘运算的数学模型为：

输入：A,B,N,R,ND

输出：A*B*R^-1modN

其中：A、B、N和R为外部输入大整数，ND为外部输入常数；s为大整数A、B、N和R的字长；a、b、c和d均为位长为ω比特的变量；b_i、c_i和e_i为位长为ω/4比特的变量，i=1,2,3,4。

本发明的有益效果是：由于本发明在实现蒙哥马利模乘算法时，引入ω+1位的临时变量HW来降低循环次数，从而减少了时钟周期数，降低了功耗，非常适合智能卡的应用；并且本发明的低功耗小面积的数据处理装置不仅实现了蒙哥马利模乘算法的功能，而且增强了应用的灵活性，降低了实现代价，具有良好的应用前景。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1本发明优选实施例中低功耗小面积的数据处理方法的流程示意图。

图2是本发明优选实施例中低功耗小面积的数据处理装置的原理示意图；

图3是本发明优选实施例低功耗小面积的数据处理装置中有限状态机模块的状态转移示意图；

图4是本发明优选实施例低功耗小面积的数据处理装置中算数逻辑模块的原理示意图。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。

图1示出了本发明一个优选实施例中的低功耗小面积的数据处理方法，其采用蒙哥马利模乘运算进行数据处理，该数据处理方法包括以下步骤：

A、将大整数A、B和N、大整数A、B和N的字长均为s，以及常数ND分别输入至模乘电路中进行保存；模乘电路中的控制模块1接收外部控制命令，并将外部控制命令转发至有限状态机模块2进行处理后输出控制信号，再由模乘电路中的算数逻辑模块4根据控制信号运行蒙哥马利模乘运算，以计算X=A×B，M=ND×X[0]和X=(M×N+X)/R，R为根据字长s确定的随机数。

大整数A、B和N保存至存储器模块3内，大整数A、B和N的字长s以及常数ND存放至控制模块1内。

外部控制命令包括A、B和N的起始地址、运算结果的起始地址以及用于启动所述蒙哥马利模乘运算开始运行的参数控制信号。

B、在蒙哥马利模乘运算的每次循环中依次计算中间数据HW=HW+d（即将临时运算结果加d加到变量HW中），X[s-1]=HW[ω-1:0]（即HW的低w比特写入到变量X的第s-1个字中）和HW=HW>>ω（即对HW右移w比特），以实现HW的更新，本方法中引用临时变量HW来降低循环次数，即将现有的i的循环次数从s+2降低到s从而减少了时钟周期数，降低了功耗，非常适合智能卡的应用；

C、通过所述算数逻辑模块4计算蒙哥马利模乘运算中的乘加运算：(d,e_i)=a*b_i+c_i+d，其中，其中，a和d为位长为ω比特的变量,b_i、c_i和e_i为位长为ω/4比特的变量，i=1，2，3，4，该算数逻辑模块4包括依次相连的乘法器、第一加法器和第二加法器，所述乘法器为ω×ω/4位乘法器，所述第一加法器为5ω/4位加法器，所述第二加法器为5ω/4位加法器。此过程可将ω比特的运算转换成ω/4比特的运算，只需使用ω×ω/4位乘法器即可实现该算法。可有效提高智能卡的性能，降低进行乘加运算的时间，缩小芯片面积，以实现本发明目的。

D、将蒙哥马利模乘运算得到的运算结果保存至存储器模块3内。

图2示出了本发明优选实施例中的低功耗小面积的数据处理装置，其中包括采用蒙哥马利模乘运算的模乘电路，该模乘电路包括：控制模块1，用于接收并转发外部控制命令；有限状态机模块2，用于接收由控制模块1转发的外部控制命令并进行相应处理，并输出控制信号；存储器模块3，用于读取有限状态机模块2输出的控制信号以保存相应数据；算数逻辑模块4，连接于有限状态机模块2和存储器模块3，用于接收有限状态机模块2输出的控制信号，进行蒙哥马利模乘运算，并将计算结果保存至存储器模块3。

蒙哥马利模乘运算的数学模型为：

输入：A,B,N,R,ND

输出：A*B*R^-1modN

其中：A、B、N和R为外部输入大整数，ND为外部输入常数；s为大整数A、B、N和R的字长；a、b、c和d均为位长为ω比特的变量；b_i、c_i和e_i为位长为ω/4比特的变量，i=1,2,3,4。

在一些实施例中，存储器模块3为单端口RAM存储器。使用单口RAM存储器可减小芯片面积，使得蒙哥马利模乘算法可以在很小的芯片上完整实现。该单端口RAM存储器的位长为ω比特，其深度与其支持的大整数长度相适配。

有限状态机模块2分别与控制模块1、存储器模块3和算数逻辑模块4相连，有限状态机模块2通过控制存储器模块3和算数逻辑模块4来实现控制模块1转发的外部控制命令。

如图3所示，在收到控制模块1发来的命令后，有限状态机模块2从空闲状态0进入状态1，然后依次进入状态2、状态3、状态4、状态5，状态6、状态7、状态8和状态9。有限状态机模块2在状态9进行判断计数器i是否小于s-2；若计数器i小于s-2，则进入状态6，然后依次进入状态7、状态8、状态9；若计数器i大于s-2，则进入状态10，然后依次进入状态11、状态12、状态13、状态14、状态15，、状态16、状态17、状态18、状态19和状态20。有限状态机模块2在状态20进行判断计数器j是否小于s-2；若计数器j小于s-2，则进入状态18，然后依次进入状态19和状态20；若计数器j大于s-2，则进入状态21，然后依次进入状态22、状态23、状态24、状态25和状态26。有限状态机模块2在状态26进行判断HW是否等于0；如果HW=0，则进入空闲状态0；如果HW≠0，则进入状态27。有限状态机模块2在状态29会进行判断计数器k是否小于s-1；如果计数器k小于s-1，则进入状态27，然后依次进入状态28和状态29；如果计数器k大于s-1，则进入状态30，然后依次进入状态31和状态32。有限状态机模块2在状态32会进行判断是否存在进位；如果存在进位，则进入状态27，然后依次进入状态28和状态29；如果不存在进位，则进入空闲状态0，空闲状态0即为等待状态，只有在收到外部命令后才开始运算。

如图4所示，算数逻辑模块4包括依次相连的乘法器41、第一加法器42和第二加法器43，乘法器41为ω×ω/4位乘法器，第一加法器42为ω位加法器，第二加法器43为5ω/4位加法器。ω×ω/4位乘法器计算a和b_i的乘积；第一加法器42计算乘法器41计算的输出数据和c_i的和，即a*b_i+c_i；第二乘法器43计算第一加法器42的输出数据和di的和，即a*b_i+c_i+d。最后所得结果的低于8比特记为ei，高于32比特记为do。a、d和do的位长是ω比特，bi，ci和ei的位长为ω/4比特，i=1，2，3，4。

以上所述仅为本发明的优选实施例，并不用以限制本发明，凡在本发明的精神和原则内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围内。

Claims (10)

1.一种低功耗小面积的数据处理方法，其采用蒙哥马利模乘运算进行数据处理，其特征在于，所述数据处理方法包括以下步骤：

A、将大整数A、B和N、大整数A、B和N的字长均为s，以及常数ND分别输入至模乘电路中进行保存；所述模乘电路中的控制模块(1)接收外部控制命令，并将所述外部控制命令转发至有限状态机模块（2）进行处理后输出控制信号，再由所述模乘电路中的算数逻辑模块（4）根据所述控制信号运行蒙哥马利模乘运算，以计算X=A×B，M=ND×X[0]和X=(M×N+X)/R，R为根据字长s确定的随机数；

B、在蒙哥马利模乘运算的每次循环中依次计算HW=HW+d，X[s-1]=HW[ω-1:0]和HW=HW>>ω以实现HW的更新；

C、通过所述算数逻辑模块（4）计算蒙哥马利模乘运算中的乘加运算：(d,e_i)=a*b_i+c_i+d，其中，i=1，2，3，4；

D、将蒙哥马利模乘运算得到的运算结果进行保存。

2.根据权利要求1所述的低功耗小面积的数据处理方法，其特征在于，在步骤A中，所述外部控制命令包括A、B和N的起始地址、运算结果的起始地址以及用于启动所述蒙哥马利模乘运算开始运行的参数控制信号。

3.根据权利要求1所述的低功耗小面积的数据处理方法，其特征在于，在步骤A中，大整数A、B和N保存至存储器模块（3）内，大整数A、B和N的字长s以及常数ND存放至所述控制模块（1）内。

4.根据权利要求1所述的低功耗小面积的数据处理方法，其特征在于，在步骤D中，所述运算结果保存至所述存储器模块（3）内。

5.一种低功耗小面积的数据处理装置，其中包括采用蒙哥马利模乘运算的模乘电路，其特征在于，所述模乘电路包括：

控制模块(1)，用于接收并转发外部控制命令；

有限状态机模块（2），用于接收由所述控制模块（1）转发的所述外部控制命令并进行相应处理，并输出控制信号；

存储器模块（3），用于读取所述有限状态机模块（2）输出的控制信号以保存相应数据；

算数逻辑模块（4），连接于所述有限状态机模块（2）和所述存储器模块（3），用于接收所述有限状态机模块（2）输出的所述控制信号，进行蒙哥马利模乘运算，并将计算结果保存至所述存储器模块（3）。

6.根据权利要求5所述的低功耗小面积的数据处理装置，其特征在于，所述存储器模块（3）为单端口RAM存储器。

7.根据权利要求6所述的低功耗小面积的数据处理装置，其特征在于，所述单端口RAM存储器的位长为ω比特，其深度与其支持的大整数长度相适配。

8.根据权利要求5所述的低功耗小面积的数据处理装置，其特征在于，所述算数逻辑模块（4）包括依次相连的乘法器（41）、第一加法器（42）和第二加法器（43），所述乘法器（41）为ω×ω/4位乘法器，所述第一加法器（42）为5ω/4位加法器，所述第二加法器（43）为5ω/4位加法器。

9.根据权利要求8所述的低功耗小面积的数据处理装置，其特征在于，所述算数逻辑模块（4）中的乘加运算数学模型为：(d,e_i)=a*b_i+c_i+d，其中，a和d为位长为ω比特的变量,b_i、c_i和e_i为位长为ω/4比特的变量，i=1，2，3，4。

10.根据权利要求5所述的低功耗小面积的数据处理装置，其特征在于，所述蒙哥马利模乘运算的数学模型为：

输入：A,B,N,R,ND

输出：A*B*R^-1modN

其中：A、B、N和R为外部输入大整数，ND为外部输入常数；s为大整数A、B、N和R的字长；a、b、c和d均为位长为ω比特的变量；b_i、c_i和e_i为位长为ω/4比特的变量，i=1,2,3,4。

Images