CN116132866B - 一种pdm数字麦克风解码装置和芯片 - Google Patents

Abstract

本申请提供一种PDM数字麦克风解码装置和芯片，所述PDM数字麦克风解码装置包括PDM数字麦克风解码电路和时钟信号产生模块；其中，PDM数字麦克风解码电路内设置多组级联的滤波器，包括：CIC抽取滤波器、CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和IIR滤波器；时钟信号产生模块用于根据主时钟信号进行分频为PDM数字麦克风解码电路中的各滤波器提供相应相同或不同的时钟信号。本申请提供PDM数字麦克风解码装置能够低成本、低功耗、小面积的实现对PDM数字麦克风的高速率码流数据的解码功能。

Description

一种PDM数字麦克风解码装置和芯片

技术领域

本申请涉及PDM解码技术领域，具体涉及一种PDM数字麦克风解码装置和芯片。

背景技术

随着数字技术的飞速发展，音频领域中采用数字麦克风的产品越来越多，与之对应的数字麦克风解码装置也随之衍生而出。目前数字麦克风主要包括I2S格式的数字麦克风和PDM格式的数字麦克风。不同于采用I2S格式脉冲编码PCM调制的方式，PDM格式的数字麦克风采用脉冲密度调制的方式，能够输出1bit的高速率码流数据，因此在数字麦克风产品市场中PDM格式的数字麦克风更受欢迎。目前PDM格式的数字麦克风解码装置存在解码功耗高、解码电路面积大的技术缺陷，现有技术中PDM数字解码电路中通常采用同一时钟供多个滤波器使用，导致滤波功耗高，时钟效果单一。

发明内容

本申请提供了一种PDM数字麦克风解码装置和芯片，具体技术方案如下：

一种PDM数字麦克风解码装置，包括：PDM数字麦克风解码电路和时钟信号产生模块；其中，所述PDM数字麦克风解码电路内设置多组级联的滤波器，包括：CIC抽取滤波器、CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和IIR滤波器；所述时钟信号产生模块用于根据主时钟信号进行分频为PDM数字麦克风解码电路中的各滤波器提供相应相同或不同的时钟信号。本技术方案通过级联的多组滤波器对麦克风收录的高速率码流数据信号进行滤波处理，使得解码装置能够通过改变滤波系数等方式动态调节过采样率，使得PDM数字麦克风解码装置对PDM数字麦克风调制的高速率码流数据信号能够更灵活、更低功耗的解码为音频数据信号；所述时钟信号产生电路能够为PDM数字麦克风解码电路中的各滤波器提供相应的相同或不同的时钟信号，通过配置分频比实现各滤波器使用不同时钟，降低解码装置的功耗且使得PDM数字麦克风解码电路各模块单元保持同步性；采用IIR滤波器作为解码电路的一环，低阶实现滤除高频噪声，低阶IIR滤波器即可实现高阶FIR滤波器功能，减小PDM数字麦克风解码装置面积。

进一步地，所述PDM数字麦克风解码电路还包括码流数据输入端口和解码数据输出端口；其中，所述码流数据输入端口的输出端与所述CIC抽取滤波器的输入端连接，所述CIC抽取滤波器的输出端与所述CIC补偿滤波器的输入端连接，所述CIC补偿滤波器的输出端与所述第一半带抽取滤波器的输入端连接，所述第一半带抽取滤波器的输出端与所述第二半带抽取滤波器的输入端连接，所述第二半带抽取滤波器的输出端与所述IIR滤波器的输入端连接，所述IIR滤波器的输出端与所述解码数据输出端口连接。本技术方案采用IIR滤波器作为最后一级滤波器，由于IIR滤波器仅需1阶或2阶即可实现滤除高频噪声功能，而实现相同的功能的情况下，FIR滤波器需要更高阶数才能够实现，可以理解地，若采用FIR滤波器作为最后一级滤波器，由于需要更高阶数的FIR滤波器才能够实现滤除高频噪声功能，采用FIR滤波器作为最后一级滤波器的PDM数字麦克风解码电路所需占用面积相较于本方案采用IIR滤波器作为最后一级滤波器的PDM数字麦克风解码电路所需占用面积更大，不利于本申请减小PDM数字麦克风解码装置占用芯片面积的目的。

进一步地，所述第一半带抽取滤波器具备旁路功能，当第一半带抽取滤波器的旁路功能被触发时，所述第一半带抽取滤波器将所述CIC补偿滤波器传输的数据信号直接传输至所述第二半带抽取滤波器；当第一半带抽取滤波器的旁路功能未被触发时，所述第一半带抽取滤波器将所述CIC补偿滤波器传输的数据信号进行第一半带抽取滤波处理，将经第一半带抽取滤波处理后的数据信号传输至所述第二半带抽取滤波器。本技术方案通过在第一半带抽取滤波器上配置旁路功能，实现对PDM数字麦克风解码电路整体实现抽取倍数乘积的调节，间接实现动态调节PDM数字麦克风解码电路的过采样率。

进一步地，第一半带抽取滤波器的旁路功能的触发条件为：当PDM数字麦克风解码装置的目标过采样率等于CIC抽取滤波器实现的抽取倍数、CIC补偿滤波器实现的抽取倍数和第二半带抽取滤波器实现的抽取倍数三者的乘积。由于第一半带抽取滤波器实现2倍抽取，本技术方案将第一半带抽取滤波器的旁路功能触发条件限定为与CIC抽取滤波器、CIC补偿滤波器和第二半带抽取滤波器三者实现的抽取倍数相关，使得在三者实现的抽取倍数的乘积已满足目标过采样率时，触发第一半带抽取滤波器旁路，使得第一半带抽取滤波器不执行2倍抽取，使得PDM数字麦克风解码电路无需调节各滤波器的抽取倍数即能够实现过采样率等于目标过采样率，降低为调节各滤波器抽取倍数所需的电路面积。

进一步地，所述时钟信号产生模块包括M组时钟信号产生电路，每一组时钟信号产生电路包括：计数器、分频时钟产生电路、与运算单元和数据选择器；其中，计数器和分频时钟产生电路分别接收主时钟信号、复位信号和工作使能信号，计数器、分频时钟产生电路和与运算单元分别接收预配置分频比数值，数据选择器接收主时钟信号；所述计数器，用于根据主时钟信号进行计数，且其计数结果按预配置分频比数值与数值1的和值取模，将计数结果传输至分频时钟产生电路；所述分频时钟产生电路，用于根据计数器传输的计数结果和预配置分频比数值对主时钟信号进行分频，输出分频时钟信号至数据选择器；所述与运算单元，用于对预配置分频比数值是否等于0的判定结果和工作使能信号是否等于1的判定结果进行与逻辑运算，输出与运算结果至数据选择器；所述数据选择器，用于根据所述与运算单元传输的与运算结果从主时钟信号和分频时钟信号中选择其中一个作为最终时钟信号输出至对应的滤波器。本技术方案通过在PDM数字麦克风解码装置中配置多组时钟信号产生电路，使得不同组时钟信号产生电路能够根据其接收的预配置分频比数值独立分别进行分频，从而输出多种不同时钟频率的时钟信号，使得PDM数字麦克风解码电路能够基于时钟信号产生模块生成的多种不同时钟频率的时钟信号进行不同时钟效果的滤波，降低PDM数字麦克风解码装置的功耗，基于同一主时钟进行分频保证滤波同步性。

进一步地，所述时钟信号产生模块包括2组时钟信号产生电路，分别为第一时钟信号产生电路和第二时钟信号产生电路，所述第一时钟信号产生电路生成的第一时钟信号输出至所述CIC抽取滤波器，所述第二时钟信号产生电路生成的第二工作时钟信号输出至所述CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和/或IIR滤波器；所述第一时钟信号产生电路接收的第一预配置分频比数值为所述第二时钟信号产生电路接收的第二预配置分频比数值的四倍。本技术方案通过设置2组时钟信号产生电路，使得CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和IIR滤波器接收相同时钟频率的第二工作时钟信号，实现相同时钟效果。

进一步地，CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器皆采用由多级触发器级联而成的FIR滤波结构；其中，所述CIC补偿滤波器、第一半带抽取滤波器和第二半带抽取滤波器基于由多级触发器级联而成的FIR滤波结构所实现的滤波系数相同或不同。本技术方案通过将PDM数字麦克风解码电路中多级滤波器采用同一种FIR滤波结构，基于滤波系数的相同或不同通过相同的FIR滤波结构实现不同滤波效果，使得FIR滤波结构具有可复现性，仅通过改变滤波系数能够实现任意抽头的FIR滤波过程。

进一步地，所述由多级触发器级联而成的FIR滤波结构设置有流水结构触发模块，所述流水结构触发模块接收第二工作时钟信号、复位信号和工作使能信号，所述流水结构触发模块由N个D类型触发器依次级联而成，用于根据第二工作时钟信号对滤波处理过程中的一轮滤波计算结果进行N个第二时钟周期的延时处理，以使得该延时N个第二时钟周期的滤波计算结果能够作为另一轮滤波处理过程的输入信号。本技术方案通过在FIR滤波结构中设置流水结构触发模块，基于流水结构触发模块中D类型触发器的级联数量与滤波系数的关系，调节流水结构触发模块对滤波计算结果的延时周期，使得采用该FIR滤波结构的滤波器，无需额外设置SRAM存储滤波计算结果，有效降低PDM数字麦克风解码电路面积。

进一步地，所述由多级触发器级联而成的FIR滤波结构还设有：加法器、滤波数据输出触发器和第一数据选择器；其中，所述第一数据选择器，用于接收第一数据选择信号、低电平信号和流水结构触发模块传输的延时N个第二时钟周期的滤波计算结果，根据第一数据选择信号从低电平信号和延时N个第二时钟周期的滤波计算结果中选择其中一个信号作为第一数据信号传输至加法器；所述加法器用于接收滤波乘法结果数据和第一数据选择器传输的第一数据信号，对滤波乘法结果数据和第一数据信号进行加法运算以输出滤波计算结果至滤波数据输出触发器和流水结构触发模块；所述滤波数据输出触发器，用于接收第二工作时钟信号、复位信号、工作使能信号和滤波计算结果，根据第二工作时钟信号、复位信号和工作使能信号将滤波计算结果输出。本技术方案根据第一数据选择信号实现在每个N个第二时钟周期将延时N个第二时钟周期的滤波计算结果作为第一数据信号传输至加法器进行加法运算。

进一步地，所述由多级触发器级联而成的FIR滤波结构还设有：滤波数据输入触发器、滤波系数计数模块、第二数据选择器、第三数据选择器、第四数据选择器和乘法器；其中，滤波系数计数模块和滤波数据输入触发器分别都接收第二工作时钟信号、复位信号和工作使能信号；所述滤波系数计数模块，用于根据第二工作时钟信号进行计数以获取第二工作时钟信号计数结果，且其获取的第二工作时钟信号计数结果按滤波系数取模，将第二工作时钟信号计数结果分别传输至第二数据选择器、第三数据选择器、第四数据选择器及其自身，以实现滤波系数计数模块的循环累计计数；所述第二数据选择器，用于接收高电平信号、低电平信号和第二工作时钟信号计数结果，根据第二工作时钟信号计数结果从高电平信号和低电平信号中选择一个信号作为第二数据信号传输至滤波数据输入触发器，并将第二数据信号作为第一数据选择信号传输至第一数据选择器；所述第三数据选择器，用于接收N个预配置数值信号和滤波系数计数模块传输的第二工作时钟信号计数结果，根据第二工作时钟信号计数结果从N个预配置数值信号中选取对应一个数值信号作为第三数据信号传输至乘法器；其中，预配置数值信号的个数等于滤波系数数值；所述滤波数据输入触发器，用于接收外部输入的待滤波数据和第二数据选择器传输的第二数据信号，并根据第二数据信号将待滤波数据传输至乘法器；所述乘法器，用于接收第三数据信号和滤波数据输入触发器传输的待滤波数据，根据第三数据信号和待滤波数据进行乘法运算以实现对待滤波数据进行系数滤波，获取滤波乘法结果数据并传输至加法器；所述第四数据选择器，用于接收滤波系数计数模块传输的第二工作时钟信号计数结果、高电平信号和低电平信号，根据第二工作时钟信号计数结果从高电平信号和低电平信号中选择其中一个信号作为第四数据信号传输至滤波数据输出触发器；所述滤波数据输出触发器还根据第四数据选择器将滤波计算结果输出。本技术方案中滤波系数计数模块通过接收其输出的第二工作时钟信号计数结果实现循环累计计数，基于多个数据选择器的使用，约束乘法器、加法器和滤波数据输入触发器的数据输入与输出条件，控制滤波数据的输入时刻，保证滤波数据在上一轮滤波数据完成滤波后再输入，保证滤波准确性。

进一步地，所述由多级触发器级联而成的FIR滤波结构还设有：截位模块；所述截位模块设置在所述乘法器和所述加法器之间，用于对所述乘法器输出的滤波乘法结果数据进行位宽截取处理，并将经过位宽截取处理后的滤波乘法结果数据传输至所述加法器。本技术方案在乘法器和加法器之间设置截位模块，由于加法器的加法运算对象为滤波乘法结构数据和上一轮滤波计算结果，而上一轮滤波计算结果已经执行位宽截取处理，故将截位模块设置在乘法器之后、加法器之前，保证加法器执行加法运算的数据位宽匹配。

进一步地，所述截位模块包括第一截位单元和第二截位单元；其中，所述第一截位单元用于接收所述滤波乘法结果数据，对滤波乘法结果数据进行截位进位处理，并将经过截位进位处理后的滤波乘法结果数据传输至第二截位单元；所述第二截位单元用于接收经过截位进位处理后的滤波乘法结果数据，并对其进行缩减防溢处理，将经过缩减防溢处理后的滤波乘法结果数据传输至加法器。本技术方案通过第一截位单元和第二截位单元实现对滤波乘法结果数据进行两次截位处理，通过截取数据的方式减小数据位宽，从而降低电路面积。

进一步地，第一截位单元对滤波乘法结果数据进行截位进位处理，并将经过截位进位处理后的滤波乘法结果数据传输至第二截位单元，具体包括：获取滤波乘法结果数据的原始数据位宽和目标数据位宽；计算原始数据位宽和目标数据位宽的位宽差值；将滤波乘法结果数据中位于低位的位宽差值位数的数据删除，获取目标数据位宽的第一滤波乘法结果数据；获取滤波乘法结果数据中处于第一指定位数的数据作为第二滤波乘法结果数据；将第一滤波乘法结果数据与第二滤波乘法结果数据相加获取第三滤波乘法结果数据；将第三滤波乘法结果数据作为经过截位进位处理后的滤波乘法结果数据传输至第二截位单元。本技术方案基于截位进位处理实现对滤波乘法结果的位宽截位，并将截位后的第一滤波乘法结果进行四舍五入处理，消除数据位宽过大导致滤波器电路面积增大的影响，有效降低电路面积。

进一步地，所述第一指定位数为原始数据位宽和目标数据位宽的位宽差值与数值1的差值所在位数。

进一步地，第二截位单元对经过截位进位处理后的滤波乘法结果数据进行第二结果处理，将经过缩减防溢处理后的滤波乘法结果数据传输至加法器，具体包括：对第三滤波乘法结果数据的最高位数据和次高位数据进行符号位判断；若第三滤波乘法结果数据的最高位数据和次高位数据为00，则表示第三滤波乘法结果数据为正数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；若第三滤波乘法结果数据的最高位数据和次高位数据为11，则表示第三滤波乘法结果数据为负数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；若第三滤波乘法结果数据的最高位数据和次高位数据为10，则表示第三滤波乘法结果数据超过负最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大负值以获取第四滤波乘法结果数据；若第三滤波乘法结果数据的最高位数据和次高位数据为01，则表示第三滤波乘法结果数据超过正最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大正值以获取第四滤波乘法结果数据；将第四滤波乘法结果数据作为经过缩减防溢处理后的滤波乘法结果数据传输至加法器。本技术方案基于缩减防溢处理实现对截位至目标数据位宽的第三滤波乘法结果进行非必要符号位的舍弃处理，以及对溢出数据进行转换修正处理，保证截位模块输出的第四滤波乘法结果数据的位宽为目标数据位宽，且第四滤波乘法结果数据的数据不会超出目标数据位宽所能表示的有符号数最大值。

进一步地，所述PDM数字麦克风解码装置还包括：数据缓存单元，用于接收主时钟信号和PDM数字麦克风解码电路输出的解码数据信号，实现解码数据信号的缓存功能和异步时钟域信号的同步功能；其中，所述异步时钟域信号的同步功能是指根据外部总线的读请求将主时钟信号同步为外部总线的工作时钟信号。本技术方案通过设置数据缓存单元实现将解码数据信号同步转换为外部总线工作时钟后再供外部总线读取，实现异步时钟域信号的同步功能。

本申请还公开一种芯片，所述芯片中包含如前所述的PDM数字麦克风解码装置。

附图说明

图1为本申请一种实施例所述PDM数字麦克风解码装置的模块示意图。

图2为本申请一种实施例所述时钟信号产生电路的模块示意图。

图3为本申请一种实施例所述FIR滤波结构的模块示意图。

实施方式

下面结合附图对本发明的具体实施方式作进一步说明。以下实施方式中所涉及到的各模块均为逻辑电路单元，在实际应用中，一个逻辑电路单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本发明实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本发明实施方式中不存在其它的单元。

PDM格式的数字麦克风采用脉冲密度调制的方式，其不同于采用I2S格式脉冲编码PCM调制的方式，能够输出1bit的高速率码流数据，为了将PDM格式的数字麦克风输出的高速率码流数据解码成为多bit的音频数据，本申请提供了一种PDM数字麦克风解码装置，该装置能够低成本、低功耗、小面积的实现对PDM数字麦克风的高速率码流数据的解码功能。

本申请的一种实施例中提供一种PDM数字麦克风解码装置，用于实现将1bit的麦克风高速率码流数据转换为多bits的音频数据信号。所述PDM数字麦克风解码装置包括：PDM数字麦克风解码电路和时钟信号产生模块；所述PDM数字麦克风解码电路用于通过级联的多组滤波器对麦克风收录的高速率码流数据信号进行滤波处理，多组滤波器的抽取倍数可根据目标过采样率进行设定，以使得解码装置能够通过改变滤波系数等方式动态调节过采样率，使得PDM数字麦克风解码装置对PDM数字麦克风调制的高速率码流数据信号能够更灵活、更低功耗的解码为音频数据信号；所述时钟信号产生电路用于根据主时钟信号进行分频，以使得能够为PDM数字麦克风解码电路中的各滤波器提供相应的相同或不同的时钟信号，通过配置分频比实现各滤波器使用不同时钟，能够降低解码装置的功耗且使得PDM数字麦克风解码电路保持同步性。

具体地，所述PDM数字麦克风解码电路内至少设有：CIC抽取滤波器、CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和IIR滤波器。所述PDM数字麦克风解码电路还设有码流数据输入端口和解码数据输出端口，具体地，采用码流数据输入端口作为PDM数字麦克风解码电路输入口，用于接收PDM数字麦克风生成的高速率码流数据，采用解码数据输出端口作为PDM数字麦克风解码电路输出口，用于将解码数据输出以供外部总线调用或缓存。

具体地，如图1所示，所述码流数据输入端口的输出端与所述CIC抽取滤波器的输入端连接，使得所述PDM数字麦克风录音生成高速率码流数据经由所述码流数据输入端口传输至所述CIC抽取滤波器，以供CIC抽取滤波器对高速率码流数据进行CIC抽取滤波处理；所述CIC抽取滤波器的输出端与所述CIC补偿滤波器的输入端连接，使得经过CIC抽取滤波处理后的数据传输至所述CIC补偿滤波器，以供CIC补偿滤波器对数据进行CIC补偿滤波处理，且CIC补偿滤波器对经CIC抽取滤波后的通带衰减进行补偿；所述CIC补偿滤波器的输出端与所述第一半带抽取滤波器的输入端连接，使得所述CIC补偿滤波器将经过CIC补偿滤波处理后的数据传输至所述第一半带抽取滤波器，以供第一半带抽取滤波器对数据进行第一半带抽取滤波处理；所述第一半带抽取滤波器的输出端与所述第二半带抽取滤波器的输入端连接，使得所述第一半带抽取滤波器将经过第一半带抽取滤波处理的数据传输至所述第二半带抽取滤波器，以供第二半带抽取滤波器对数据进行第二半带抽取滤波处理；所述第二半带抽取滤波器的输出端与所述IIR滤波器的输入端连接，使得所述第二半带抽取滤波器将经过第二半带抽取滤波处理的数据传输至所述IIR滤波器，以供IIR滤波器对数据进行IIR滤波处理；所述IIR滤波器的输出端与所述解码数据输出端口连接，以使得所述PDM数字麦克风解码电路将经过IIR滤波处理后的数据作为解码数据输出，供外部总线调用或存储。

具体地，所述CIC抽取滤波器为级联积分梳状滤波器，所述CIC抽取滤波处理包括但不限于多倍抽取处理和阻带衰减处理，具体地，对1bit的高速率码流数据进行多倍速率下的抽变换，使得抽取后的数据速率变换为原数据速率与CIC抽取滤波器抽取倍数的比值，使得高速率码流数据中的高频成分被滤除，且1bit的高速率码流数据滤波转换为多bit，对阻带信号进行大幅度衰减。在本申请一些实施例中，所述CIC抽取滤波器的内部结构由无限脉冲响应滤波器和有限脉冲响应滤波器组合而成；所述CIC抽取滤波器的多倍抽取功能所实现的抽取倍数可以根据目标过采样率设定，可以是但不限于4倍、8倍、16倍等整数倍。

所述CIC补偿滤波器用于实现对经过CIC抽取滤波处理后的多bit数据进行CIC补偿滤波处理，CIC补偿滤波处理至少包括：通带补偿处理和多倍抽取处理；由于CIC抽取滤波器的频率响应会使得通带幅度衰减，本申请通过设置CIC补偿滤波器与所述CIC抽取滤波器串联，将CIC补偿滤波器的频率响应函数设置为所述CIC抽取滤波器的频率响应函数的倒数，使得CIC补偿滤波器能够对CIC抽取滤波器造成的通带幅度衰减进行补偿，使得通带内频率响应平稳，保证通带的信号平坦度，CIC补偿滤波器通过对数据进行进一步的多倍速率下的抽变换，使得抽取后的数据速率等于经CIC抽取滤波器输出的数据速率与CIC补偿滤波器抽取倍数的比值。CIC补偿滤波器实现的抽取倍数依据CIC补偿滤波器所采用的滤波器类型设定，在本申请一些实施例中，所述CIC补偿滤波器可以是半带滤波器，半带滤波器实现2倍抽取功能，半带滤波器具有较好的通带平坦特性且占用面积较小，能够实现小面积、低功耗补偿的技术效果。

所述第一半带抽取滤波器用于实现对经过CIC补偿滤波处理后的数据进行第一半带抽取滤波处理，所述第一半带抽取滤波处理至少包括：2倍抽取处理及阻带衰减处理；所述第一半带抽取滤波器通过对经过CIC补偿滤波处理后的数据进行2倍抽取处理，使得抽取后的数据速率等于经CIC补偿滤波器输出的数据速率的二分之一；所述第一半带抽取滤波器基于阻带衰减处理将经过CIC抽取滤波器滤波后的阻带信号进行进一步的衰减。所述第二半带抽取滤波器用于实现对经过第一半带抽取滤波处理后的数据进行第二半带抽取滤波处理，所述第二半带抽取滤波处理与所述第一半带抽取滤波处理作用相同，都用于实现2倍抽取处理和阻带衰减处理，经过第二半带抽取滤波处理中的2倍抽取处理后的数据速率等于经第一半带抽取滤波器输出的数据速率的二分之一。本实施例通过串联多组滤波器执行多倍抽取功能实现使得PDM数字麦克风获取的高速码流速率降低数据速率的技术效果。

所述IIR滤波器为递归型滤波器，用于实现对经过第二半带抽取滤波处理后的数据进行IIR滤波处理；所述IIR滤波处理至少包括：对经第二半带抽取滤波处理后的音频数据去除直流偏移分量并衰减音频数据中低频噪声。在本申请中采用IIR滤波器作为最后一级滤波器，由于IIR滤波器仅需1阶或2阶即可实现滤除高频噪声功能，而实现相同的功能的情况下，FIR滤波器需要更高阶数才能够实现，可以理解地，若采用FIR滤波器作为最后一级滤波器，由于需要更高阶数的FIR滤波器才能够实现滤除高频噪声功能，采用FIR滤波器作为最后一级滤波器的PDM数字麦克风解码电路所需占用面积相较于本方案采用IIR滤波器作为最后一级滤波器的PDM数字麦克风解码电路所需占用面积更大，不利于本申请减小PDM数字麦克风解码装置占用芯片面积的目的。本实施例使用较低阶数的IIR滤波器作为最后一级滤波器，意味着实现相同的结果所需计算量更小，占用的面积更小。

目前针对PDM数字麦克风解码电路的目标过采样率的调节变换的情况，通常通过改变CIC抽取滤波器的抽取倍数实现将PDM数字麦克风解码电路的过采样率调节为目标过采样率，但是这种技术方案存在CIC抽取滤波器占用电路面积较大的问题。为了解决该技术缺陷，在本申请一些实施例中，所述第一半带抽取滤波器被设置为具备旁路功能。具体地，当所述第一半带抽取滤波器的旁路功能被触发时，所述第一半带抽取滤波器不对所述CIC补偿滤波器传输的数据信号执行第一半带抽取滤波处理，而是直接将所述CIC补偿滤波器传输的数据信号传输至所述第二半带抽取滤波器，相反地，当所述第一半带抽取滤波器的旁路功能未被触发时，所述第一版带抽取滤波器对所述CIC补偿滤波器传输的数据信号执行第一半带抽取滤波处理，将经过第一半带抽取滤波器处理后的数据信号传输至所述第二半带抽取滤波器。本申请为第一半带抽取滤波器配备旁路功能，使得数据信号能够不经第一半带抽取滤波器的2倍抽取直接传输至第二半带抽取滤波器，这种装置便于PDM数字麦克风解码电路的目标过采样率发生倍增或倍减时直接通过旁路功能调节PDM数字麦克风解码电路的过采样率，如：当PDM数字麦克风解码电路原过采样率OSR为64，而目标过采样率由64变换为32时，通过触发第一半带抽取滤波器的旁路功能，使得第一半带抽取滤波器不执行2倍抽取功能，即可实现将PDM数字麦克风解码电路的过采样率OSR调节为32。

在本发明一些实施例提供的PDM数字麦克风解码装置中，所述第一半带抽取滤波器的旁路功能被触发条件为：PDM数字麦克风解码电路的目标过采样率等于CIC抽取滤波器实现的抽取倍数、CIC补偿滤波器实现的抽取倍数和第二半带抽取滤波器实现的抽取倍数三者的乘积。本实施例通过在第一半带抽取滤波器中设置旁路功能，通过对旁路功能的触发，实现在PDM数字麦克风解码电路的目标过采样率变化时能够触发旁路功能，而无需执行对CIC抽取滤波器的抽取倍数调节的步骤，相较于需要改变CIC抽取滤波器的抽取倍数的技术方案，本实施例提供的技术方案的PDM数字麦克风解码电路占用面积更小。在本申请一种实施例中，PDM数字麦克风解码电路初始目标过采样率OSR为64时，CIC抽取滤波器的抽取倍数设为8倍抽取，CIC补偿滤波器被配置为一种半带滤波器实现2倍抽取，第一半带抽取滤波器和第二半带抽取滤波器都实现2倍抽取，在此种情况下，若PDM数字麦克风解码电路的目标过采样率由64变为32，此时，CIC抽取滤波器的抽取倍数、CIC补偿滤波器的抽取倍数和第二半带滤波器的抽取倍数三者的乘积等于目标过采样率，为了实现目标过采样率，第一半带抽取滤波器的旁路功能被触发，无需对CIC抽取滤波器的抽取倍数进行调节，仅通过第一半带抽取滤波器的旁路功能即可使得PDM数字麦克风解码电路将过采样率调节为目标过采样率。

本申请一些实施例中提供的PDM数字麦克风解码装置中，所述时钟信号产生模块为了给PDM数字麦克风解码电路中各滤波器提供不同的时钟信号，设置了M组时钟信号产生电路，M为整数且M大于零、小于或等于PDM数字麦克风解码电路中滤波器数量。在一些实施例中所述时钟信号产生电路的组数等于PDM数字麦克风解码电路中滤波器数量，在另外一些实施例中所述时钟信号产生电路的组数等于滤波器所需时钟信号种类数，即需要相同时钟信号的滤波器可接收同一组时钟信号产生电路产生的时钟信号。

具体地，如图2所示，每一组时钟信号产生电路至少包括：计数器、分频时钟产生电路、与运算单元和数据选择器；其中，所述计数器和所述分频时钟产生电路皆接收主时钟信号、复位信号和工作使能信号，所述复位信号用于控制所述PDM数字麦克风解码装置中各电路模块执行复位操作，使得各电路模块恢复初始化设置；所述工作使能信号用于指示电路模块的工作执行状态，当所述工作使能信号为高电平状态，则指示电路模块正常执行工作，相反地，当所述工作使能信号为低电平状态时，则指示电路模块停止工作。所述计数器、分频时钟产生电路和与运算单元皆接收预配置分频比数值，所述预配置分频比数值是用户通过软件预配置的用于调节时钟信号产生电路基于主时钟信号分频产生的时钟信号频率的数值；所述数据选择器接收主时钟信号。需要说明的是，同一组时钟信号产生电路中的计数器、分频时钟产生电路和与运算单元接收的预配置分频比数值相同，不同组时钟信号产生电路接收的预配置分频比数值可以相同或不同。

所述计数器，用于根据主时钟信号进行计数，以获取计数结果并传输至所述分频时钟产生电路；其中，所述计数器的获取的计数结果按照计数器接收的预配置分频比数值与数值1的和值取模；当所述计数器接收的复位信号为高电平状态时，所述计数器的计数结果被复位输出为0，相反地，当复位信号为低电平状态时，所述计数器的计数结果不受复位信号影响。当所述计数器接收的工作使能信号为高电平状态时，相当于指示所述计数器正常执行工作，计数器根据主时钟进行计数。特别地，当所述计数器接收的主时钟信号处于上升沿时，即主时钟信号由低电平状态切换为高电平状态时，所述计数器输出的计数结果为0；当所述计数器接收的复位信号处于下降沿时，即复位信号由高电平状态切换为低电平状态时，所述计数器输出的计数结果为0；在所述计数器接收的工作使能信号处于高电平状态时，即指示计数器正常执行计数工作时，若计数器的计数结果达到预配置分频比数值时，则控制计数器输出的计数结果为0，相反地，若计数器的计数结果未达到预配置分频比数值时，则控制计数器按照每主时钟信号的每一个上升沿控制计数结果加1，例如：当预配置分频比数值为7时，所述计数器根据主时钟信号计数得到的计数结果依次为0-1-2-3-4-5-6-7-0-1-2-3......当工作使能信号处于高电平状态且计数器的计数结果不等于7时，控制计数器按照主时钟信号的上升沿控制计数结果加1，相反地，当计数结果等于7时，则控制计数器下一次输出的计数结果为0。

所述分频时钟产生电路，用于接收所述计数器传输的计数结果，根据计数结果和预配置分频比数值对主时钟信号进行分频，以输出分频时钟信号至所述数据选择器。其中，所述分频时钟产生电路接收的主时钟信号处于上升沿时，即主时钟信号由低电平状态切换为高电平状态过程中，所述分频时钟产生电路输出的分频时钟信号为0；当所述分频时钟产生电路接收的复位信号处于下降沿时，即复位信号由高电平状态切换为低电平状态过程中，所述分频时钟产生电路输出的分频时钟信号为0；当所述分频时钟产生电路接收的工作使能信号为低电平状态时，即工作使能信号指示分频时钟产生电路停止工作时，所述分频时钟产生电路输出的分频时钟信号为0。所述分频时钟产生电路根据计数结果和预配置分频比数值对主时钟信号进行分频的控制逻辑为：当所述分频时钟产生电路接收的工作使能信号处于高电平状态时，若所述分频时钟产生电路接收的计数结果为预配置分频比数值或者为第二指定数值时，所述分频时钟产生电路输出的分频时钟信号在主时钟信号上升沿时进行一次翻转，所述翻转是指由当前电平状态转换为相反的电平状态，如：由低电平状态转换为高电平状态，或，由高电平状态转换为低电平状态；其中，所述第二指定数值依据预配置分频比数值的奇偶而确定，当预配置分频比数值为奇数时，第二指定数值为预配置分频比数值与数值1的差值的二分之一，当预配置分频比数值为偶数时，第二指定数值为预配置分频比数值的二分之一。在该控制逻辑中触发分频时钟信号翻转的条件取决于预配置分频比数值的奇偶，当预配置分频比数值为奇数时，计数器的计数结果为预配置分频比数值或者为预配置分频比与数值1的差值的二分之一时，分频时钟信号在主时钟信号上升沿时进行一次翻转，相反地，当预配置分频比数值为偶数时，计数器的计数结果为预配置分频比数值或者为预配置分频比的二分之一时，分频时钟信号在主时钟信号上升沿时进行一次翻转。例如：当预配置分频比数值被配置为7时，由于预配置分频比数值的二分之一不是整数，则在计数结果为3或者计数结果为7且主时钟信号上升沿时分频时钟信号进行一次翻转，而当预配置分频比数值被配置为6时，由于预配置分频比数值的二分之一为整数，则在计数结果为3或者计数结果为6且主时钟信号上升沿时分频时钟信号进行一次翻转。本实施例中的分频时钟产生电路基于计数器的计数结果和预配置分频比数值实现输出相应分频的分频时钟信号，通过调节预配置分频比数值即能够使得时钟信号产生电路输出不同分频效果的时钟信号，以提供各滤波器能够按需实现不同时钟效果。

所述与运算单元，用于基于预配置分频比数值和工作使能信号所处电平状态进行与逻辑运算，将与逻辑运算结果传输至所述数据选择器；具体地，所述与运算单元的与逻辑运算的运算逻辑为：判定预配置分频比数值是否等于0；判定工作使能信号是否处于高电平状态；当预配置分频比数值等于0且工作使能信号处于高电平状态时，所述与运算单元输出的与运算结果信号为高电平信号，相反地，当预配置分频比数值不等于0和/或工作使能信号处于低电平状态时，所述与运算单元输出的与运算结果信号为低电平信号。

所述数据选择器被配置为二选一数据选择器，用于接收主时钟信号和所述分频时钟产生电路传输的分频时钟信号作为被选择的时钟信号，并接收所述与运算单元传输的与运算结果信号作为选择控制信号，基于选择控制信号从两个被选择的时钟信号中选择一个时钟信号作为该一组时钟信号产生电路的最终时钟信号传输至对应的滤波器。具体地，所述数据选择器的选择逻辑为：当与运算结果信号为高电平信号时，所述数据选择器选择主时钟信号作为该一组时钟信号产生电路的最终时钟信号传输至对应的滤波器，即，在预配置分频比数值等于0且工作使能信号处于高电平状态时，不采用分频时钟产生电路产生的分频时钟信号作为最终时钟信号，由于预配置分频比数值为0，分频时钟产生电路并未实现实际有效的分频效果，故直接采用主时钟作为最终时钟信号。本实施例基于与运算单元的与逻辑运算结果使得数据选择器在预配置分频比数值等于0且时钟信号产生电路受工作使能信号控制正常执行工作时，由于预配置分频比数值等于0，分频时钟产生电路输出的分频时钟信号相较于主时钟信号未进行分频，故控制数据选择器输出主时钟信号作为最终时钟信号，以保证时钟信号产生电路输出的最终时钟信号准度。

优选地，所述时钟信号产生模块中每一组时钟信号产生电路接收的预配置分频比数值可以相同或不同，不同组的时钟信号产生电路接收的预配置分频比数值若相同，则这些组的时钟信号产生电路输出的最终时钟信号的频率相同。通过在时钟信号产生模块中配置接收不同预配置分频比数值的多组时钟信号产生电路，以使得多组时钟信号产生电路能够输出实现不同时钟效果的最终时钟信号。每一组时钟信号产生电路输出的最终时钟信号传输至至少一个对应的滤波器中，以使得滤波器能够基于对应时钟效果的时钟信号执行滤波。

在本申请一些实施例提供的PDM数字麦克风解码装置中，所述时钟信号产生模块被配置为包括2组时钟信号产生电路，如图1所示，该2组时钟信号产生电路分别为第一时钟信号产生电路和第二时钟信号产生电路；其中，所述第一时钟信号产生电路与所述CIC抽取滤波器存在对应关系，即，所述第一时钟信号产生电路生成的第一时钟信号传输至所述CIC抽取滤波器作为滤波器工作时钟，而所述第二时钟信号产生电路与所述CIC补偿滤波器、所述第一半带抽取滤波器、所述第二半带抽取滤波器和所述IIR滤波器之间分别存在对应关系，即，所述第二时钟信号产生电路生成的第二工作时钟信号传输至所述CIC补偿滤波器、所述第一半带抽取滤波器、所述第二半带抽取滤波器和/或所述IIR滤波器作为滤波器工作时钟。在本实施例中所述第一时钟信号产生电路接收的第一预配置分频比数值为所述第二时钟信号产生电路接收的第二预配置分频比数值的四倍，通过向第一时钟信号产生电路和第二时钟信号产生电路配置不同的分频比数值，使得两个时钟信号产生电路输出的时钟信号频率不同，从而使得CIC抽取滤波器实现的时钟效果与CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器、IIR滤波器等实现的时钟效果不同。

在本申请一些实施例提供的PDM数字麦克风解码装置中，所述CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器皆采用由多级触发器级联而成的FIR滤波结构；其中，所述CIC补偿滤波器、第一半带抽取滤波器和第二半带抽取滤波器基于由多级触发器级联而成的FIR滤波结构所实现的滤波器系数相同或不同。

具体地，所述由多级触发器级联而成的FIR滤波结构中设置有：流水结构触发模块；所述流水结构触发模块由N个D类型触发器依次级联而成，N个D类型触发器分别接收第二工作时钟信号、复位信号和工作使能信号，所述流水结构触发模块根据第二工作时钟信号对滤波器进行滤波处理过程中的一轮滤波计算结果进行N个第二时钟周期的延时处理，以使得该延时N个第二时钟周期的滤波计算结果能够作为另一轮滤波处理过程的输入信号。需要说明的是，所述第二时钟周期是指基于第二工作时钟信号计算的时钟周期；N为大于0的整数。本实施例通过流水结构触发模块中多级级联的D类型触发器实现对滤波计算结果的延时处理，通过对滤波计算结果的延时处理，无需额外设置存储器模块存储每一轮滤波计算结果。

优选地，所述流水结构触发模型中D类型触发器的个数N等于目标滤波器的滤波器系数数值。

在本申请一些实施例中，如图3所示，所述由多级触发器级联而成的FIR滤波结构中还设置有：加法器、滤波数据输出触发器和第一数据选择器；其中，所述第一数据选择器为二选一数据选择器，用于接收第一数据选择信号、低电平信号和所述流水结构触发模块传输的延时N个第二时钟周期的滤波计算结果，根据第一数据选择信号从低电平信号和延时N个第二时钟周期的滤波计算结果中选择其中一个信号作为第一数据信号，并将第一数据信号传输至所述加法器；所述加法器，用于接收滤波乘法结果数据和所述第一数据选择器传输的第一数据信号，对滤波乘法结果数据和第一数据信号进行加法运算并将加法运算结果作为滤波计算结果传输至所述滤波数据输出触发器；所述滤波数据输出触发器，用于接收第二工作时钟信号、工作使能信号、复位信号和所述加法器传输的滤波计算结果，并根据第二工作时钟信号、复位信号和工作使能信号将滤波计算结果作为PDM数字麦克风解码电路的解码数据信号输出。具体地，所述滤波数据输出触发器根据第二工作时钟信号、复位信号和工作使能信号将滤波计算结果作为解码数据信号输出是为了限定滤波数据输出触发器的触发输出时刻，综合参考工作使能信号和复位信号的指示，第二工作时钟信号为滤波数据输出触发器提供输出时刻参考节点。

在本申请一些实施例中，如图3所示，所述由多级触发器级联而成的FIR滤波结构中还设置有：滤波数据输入触发器、滤波系数计数模块、第二数据选择器、第三数据选择器、第四数据选择器和乘法器；其中，所述滤波数据输入触发器、所述滤波系数计数模块分别都接收第二工作时钟信号、复位信号和工作使能信号。

具体地，所述滤波系数计数模块，用于根据第二工作时钟信号进行计数，以获取第二工作时钟信号计数结果，将第二工作时钟信号计数结果分别传输至所述第二数据选择器、所述第三数据选择器和所述第四数据选择器；其中，所述滤波系数计数模块的第二工作时钟信号计数结果按滤波器的滤波系数取模；所述滤波系数计数模块还将其获得的第二工作时钟信号计数结果传输至其自身，以使得滤波系数计数模块实现循环累计计数。

所述第二数据选择器为二选一数据选择器，其用于接收高电平信号和低电平信号作为两个数据选择对象，并接收所述滤波系数计数模块传输的第二工作时钟信号计数结果作为第二数据选择信号，根据第二数据选择信号从高电平信号和低电平信号中选择其中一个信号作为第二数据信号传输至所述滤波数据输入触发器，并将第二数据信号作为第一数据选择信号传输至第一数据选择器；其中，所述第二数据选择信号是用于控制第二数据选择器进行信号选择的信号，同理，所述第一数据选择信号是用于控制第一数据选择器进行信号选择的信号。

所述第三数据选择器为多选一数据选择器，其用于接收N个预配置数值信号作为多个数据选择对象，并接收所述滤波系数计数模块传输的第二工作时钟信号计数结果作为第三数据选择信号，根据第三数据选择信号从N个预配置数值信号中选取对应一个数值信号作为第三数据信号传输至乘法器。具体地，所述第二工作时钟信号计数结果的每一个计数值与一个预配置数值信号之间存在对应关系，两者之间的对应关系可以是但不限于依据于预配置数值信号在第三数据选择器中的缓存地址，或者是预配置数值信号之间数值排序等。需要说明的是，一个预配置数值信号可以是但不限于与第二工作时钟信号计数结果的一个或一个以上的计数值存在对应关系；预配置数值信号的个数N等于滤波器的滤波系数数值。

所述滤波数据输入触发器，用于接收外部输入的待滤波数据，并接收所述第二数据选择器传输的第二数据信号，根据第二数据信号将待滤波数据传输至所述乘法器；其中，所述滤波数据输入触发器根据第二数据信号将待滤波数据传输至乘法器的控制逻辑为：在第二工作时钟信号处于上升沿或复位信号处于下降沿时，若工作使能信号处于低电平状态时，则所述滤波数据输入触发器输出为0，若第二数据信号为高电平信号，则所述滤波数据输入触发器将待滤波数据传输至所述乘法器。

所述乘法器，用于接收第三数据选择器传输的第三数据信号和滤波数据输入触发器传输的待滤波数据，对第三数据信号和待滤波数据执行乘法运算，以获取滤波乘法结果数据，并将滤波乘法结果数据传输至所述加法器；其中，所述乘法器通过对第三数据信号和待滤波数据执行乘法运算实现对待滤波数据进行系数滤波。

所述第四数据选择器为二选一数据选择器，其通过高电平信号和低电平信号作为被选择的数据，并接收所述滤波系数计数模块传输的第二工作时钟信号计数结果作为第四数据选择信号，根据第四数据选择信号从高电平信号和低电平信号中选择其中一个信号作为第四数据信号传输至滤波数据输出触发器。

基于本实施例提供的FIR滤波结构，所述滤波数据输出触发器根据第二工作时钟信号、复位信号和工作使能信号将滤波计算结果输出是基于所述第四数据选择器的第四数据信号，具体控制逻辑为：在第二工作时钟信号处于上升沿或复位信号处于下降沿时，若工作使能信号处于低电平状态，即指示各模块单元停止工作，则所述滤波数据输出触发器输出为0，若第四数据信号为高电平信号，则所述滤波数据输出触发器输出滤波计算结果。

基于本实施例提供的FIR滤波结构，所述加法器输出的滤波计算结果还传输至所述流水结构触发模块，以供所述流水结构触发模块将滤波计算结果进行N个第二时钟周期的延时处理。

在本申请一些实施例提供的PDM数字麦克风解码电路中，所述由多级触发器级联而成的FIR滤波结构还设有：截位模块。具体地，所述截位模块设置于所述乘法器和所述加法器之间，用于对所述乘法器输出的滤波乘法结果数据进行位宽截取处理，并将经过位宽截取处理后的滤波乘法结果数据传输至所述加法器。

具体地，所述截位模块包括第一截位单元和第二截位单元；其中，所述第一截位单元用于接收所述乘法器输出的滤波乘法结果数据，对滤波乘法结果数据进行截位进位处理，将经过截位进位处理后的滤波乘法结果数据传输至第二截位单元；所述第二截位单元用于接收经过截位进位处理后的滤波乘法信号，并对其进行缩减防溢处理，将经过缩减防溢处理后的滤波乘法结果数据传输至所述加法器。

具体地，所述截位进位处理包括：获取滤波乘法结果数据的原始数据位宽和目标数据位宽；计算原始数据位宽和目标数据位宽的位宽差值；将滤波乘法结果数据中位于低位的位宽差值位数的数据删除，获取目标数据位宽的第一滤波乘法结果数据；该步骤通过将低位数据删除，实现初步截位操作，使得删除后的第一滤波乘法结果数据的数据位宽等于目标数据位宽。进一步地，获取滤波乘法结果数据中处于第一指定位数的数据作为第二滤波乘法结果数据；将第一滤波乘法结果数据与第二滤波乘法结果数据相加获取第三滤波乘法结果数据；将第三滤波乘法结果数据作为经过截位进位处理后的滤波乘法结果数据传输至第二截位单元；该步骤通过将滤波乘法结果数据中的第一指定位数作为第二滤波乘法结果数据，使得第二滤波乘法结果数据与第一滤波乘法结果数据相加，当第二滤波乘法结果数据为0时，则第三滤波乘法结果数据为第一滤波乘法结果数据，当第二滤波乘法结果数据为1时，则第三滤波乘法结果数据为第一滤波乘法结果数据加1，执行进位，相当于实现对经过初步截位操作后的第一滤波乘法结果数据进行四舍五入计算。

在本申请一些实施例中，所述滤波乘法结果数据的原始数据位宽为29bit，目标数据位宽为17bit，原始数据位宽和目标数据位宽的位宽差值为12bit，第一滤波乘法结果数据为滤波乘法结果数据的17bit高位数据，在这些实施例中将所述第一指定位数配置为原始数据位宽和目标数据位宽的位宽差值与数值1的差值所在位数，即所述第一指定位数为滤波乘法结果数据的第11bit的数据，第三滤波乘法结果数据为第一滤波乘法结果数据与滤波乘法结果数据的第11bit的数据相加的结果。

具体地，所述缩减防溢处理包括：对第三滤波乘法结果数据的最高位数据和次高位数据进行符号位判断；若第三滤波乘法结果数据的最高位数据和次高位数据为00，则表示第三滤波乘法结果数据为正数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；若第三滤波乘法结果数据的最高位数据和次高位数据为11，则表示第三滤波乘法结果数据为负数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；该步骤通过对第三滤波乘法结果数据的符号位进行判断，对于最高位数据和次高位数据相同的情况，将最高位数据舍弃，仅通过次高位数据表示符号位，实现对第三滤波乘法结果数据进行1bit位宽的缩减，在不影响原始数据性能的情况下输出进一步缩减数据位宽的第四滤波乘法结果。若第三滤波乘法结果数据的最高位数据和次高位数据为10，则表示第三滤波乘法结果数据超过负最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大负值以获取第四滤波乘法结果数据；若第三滤波乘法结果数据的最高位数据和次高位数据为01，则表示第三滤波乘法结果数据超过正最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大正值以获取第四滤波乘法结果数据；将第四滤波乘法结果数据作为经过缩减防溢处理后的滤波乘法结果数据传输至加法器；该步骤通过判断第三滤波乘法结果数据是否超过目标数据位宽所能表示的有符号数最大正值/负值，在超过的情况下，将第三滤波乘法结果数据转换为目标数据位宽所能表示的有符号数最大正值/负值，避免数据溢出。

本实施例通过，在PDM数字麦克风解码电路的滤波器中设置截位模块，实现对滤波乘法结果数据进行两次截位处理，截位进位处理实现对滤波乘法结果的位宽截位，并将截位后的第一滤波乘法结果进行四舍五入处理，缩减防溢处理实现对截位至目标数据位宽的第三滤波乘法结果数据进行非必要符号位的舍弃处理，以及对溢出数据进行转换修正处理，保证截位模块输出的第四滤波乘法结果数据的位宽为目标数据位宽，且第四滤波乘法结果数据不会超出目标数据位宽所能表示的有符号数最大值，消除数据位宽过大导致滤波器电路面积增大的影响，降低电路面积，有效优化PDM数字麦克风解码电路。

本申请一些实施例提供的PDM数字麦克风解码装置还包括：数据缓存单元，用于接收主时钟信号和PDM数字麦克风解码电路输出的解码数据信号，实现解码数据信号的缓存功能和异步时钟域信号的同步功能；其中，所述异步时钟域信号的同步功能是指根据外部总线的读请求将主时钟信号同步为外部总线的工作时钟信号。通过设置数据缓存单元实现将解码数据信号同步转换为外部总线工作时钟后再供外部总线读取，实现异步时钟域信号的同步功能。

本申请一些实施例中提供一种芯片，该芯片内部设有PDM数字麦克风解码装置，用于实现PDM数字麦克风解码功能，实现小面积、低功耗的将数字麦克风高速码流数据解码为多bit音频数据。

在本发明所提供的实施例中，应该理解到，所揭露的芯片和电路，可以通过其它的方式实现。例如，以上所描述的芯片、电路实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个模块，或一些特征可以忽略，或不执行。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下对这些实施例进行多种变化、修改、替换和变型，以上实施例仅为本发明的优选实施例而已，并不用于限定本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种PDM数字麦克风解码装置，其特征在于，所述PDM数字麦克风解码装置包括：PDM数字麦克风解码电路和时钟信号产生模块；其中，所述PDM数字麦克风解码电路内设置多组级联的滤波器，包括：CIC抽取滤波器、CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和IIR滤波器；所述时钟信号产生模块用于根据主时钟信号进行分频为PDM数字麦克风解码电路中的各滤波器提供相应相同或不同的时钟信号；

其中，CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器皆采用由多级触发器级联而成的FIR滤波结构；所述CIC补偿滤波器、第一半带抽取滤波器和第二半带抽取滤波器基于由多级触发器级联而成的FIR滤波结构所实现的滤波系数相同或不同；

其中，所述由多级触发器级联而成的FIR滤波结构设置有流水结构触发模块，所述流水结构触发模块接收第二工作时钟信号、复位信号和工作使能信号，所述流水结构触发模块由N个D类型触发器依次级联而成，用于根据第二工作时钟信号对滤波处理过程中的一轮滤波计算结果进行N个第二时钟周期的延时处理，以使得延时N个第二时钟周期的滤波计算结果能够作为另一轮滤波处理过程的输入信号；N为整数且等于滤波系数数值；

其中，所述由多级触发器级联而成的FIR滤波结构还设有：加法器、滤波数据输出触发器和第一数据选择器；其中，所述第一数据选择器，用于接收第一数据选择信号、低电平信号和流水结构触发模块传输的延时N个第二时钟周期的滤波计算结果，根据第一数据选择信号从低电平信号和延时N个第二时钟周期的滤波计算结果中选择其中一个信号作为第一数据信号传输至加法器；所述加法器用于接收滤波乘法结果数据和第一数据选择器传输的第一数据信号，对滤波乘法结果数据和第一数据信号进行加法运算以输出滤波计算结果至滤波数据输出触发器和流水结构触发模块；所述滤波数据输出触发器，用于接收第二工作时钟信号、复位信号、工作使能信号和滤波计算结果，根据第二工作时钟信号、复位信号和工作使能信号将滤波计算结果输出。

2.根据权利要求1所述的PDM数字麦克风解码装置，其特征在于，所述PDM数字麦克风解码电路还包括：码流数据输入端口和解码数据输出端口；其中，所述码流数据输入端口的输出端与所述CIC抽取滤波器的输入端连接，所述CIC抽取滤波器的输出端与所述CIC补偿滤波器的输入端连接，所述CIC补偿滤波器的输出端与所述第一半带抽取滤波器的输入端连接，所述第一半带抽取滤波器的输出端与所述第二半带抽取滤波器的输入端连接，所述第二半带抽取滤波器的输出端与所述IIR滤波器的输入端连接，所述IIR滤波器的输出端与所述解码数据输出端口连接。

3.根据权利要求2所述的PDM数字麦克风解码装置，其特征在于，所述第一半带抽取滤波器具备旁路功能，当第一半带抽取滤波器的旁路功能被触发时，所述第一半带抽取滤波器将所述CIC补偿滤波器传输的数据信号直接传输至所述第二半带抽取滤波器；当第一半带抽取滤波器的旁路功能未被触发时，所述第一半带抽取滤波器将所述CIC补偿滤波器传输的数据信号进行第一半带抽取滤波处理，将经第一半带抽取滤波处理后的数据信号传输至所述第二半带抽取滤波器。

4.根据权利要求3所述的PDM数字麦克风解码装置，其特征在于，第一半带抽取滤波器的旁路功能的触发条件为：当PDM数字麦克风解码装置的目标过采样率等于CIC抽取滤波器实现的抽取倍数、CIC补偿滤波器实现的抽取倍数和第二半带抽取滤波器实现的抽取倍数三者的乘积。

5.根据权利要求2所述的PDM数字麦克风解码装置，其特征在于，所述时钟信号产生模块包括M组时钟信号产生电路，每一组时钟信号产生电路包括：计数器、分频时钟产生电路、与运算单元和数据选择器；其中，计数器和分频时钟产生电路分别接收主时钟信号、复位信号和工作使能信号，计数器、分频时钟产生电路和与运算单元分别接收预配置分频比数值，数据选择器接收主时钟信号；所述计数器，用于根据主时钟信号进行计数，且其计数结果按预配置分频比数值与数值1的和值取模，将计数结果传输至分频时钟产生电路；所述分频时钟产生电路，用于根据计数器传输的计数结果和预配置分频比数值对主时钟信号进行分频，输出分频时钟信号至数据选择器；所述与运算单元，用于对预配置分频比数值是否等于0的判定结果和工作使能信号是否等于1的判定结果进行与逻辑运算，输出与运算结果至数据选择器；所述数据选择器，用于根据所述与运算单元传输的与运算结果从主时钟信号和分频时钟信号中选择其中一个作为最终时钟信号输出至对应的滤波器；M为整数且M大于零、小于或等于PDM数字麦克风解码电路中级联的滤波器数量。

6.根据权利要求5所述的PDM数字麦克风解码装置，其特征在于，所述时钟信号产生模块包括2组时钟信号产生电路，分别为第一时钟信号产生电路和第二时钟信号产生电路，所述第一时钟信号产生电路生成的第一时钟信号输出至所述CIC抽取滤波器，所述第二时钟信号产生电路生成的第二工作时钟信号输出至所述CIC补偿滤波器、第一半带抽取滤波器、第二半带抽取滤波器和/或IIR滤波器；所述第一时钟信号产生电路接收的第一预配置分频比数值为所述第二时钟信号产生电路接收的第二预配置分频比数值的四倍。

7.根据权利要求6所述的PDM数字麦克风解码装置，其特征在于，所述由多级触发器级联而成的FIR滤波结构还设有：

滤波数据输入触发器、滤波系数计数模块、第二数据选择器、第三数据选择器、第四数据选择器和乘法器；其中，滤波系数计数模块和滤波数据输入触发器分别都接收第二工作时钟信号、复位信号和工作使能信号；

所述滤波系数计数模块，用于根据第二工作时钟信号进行计数以获取第二工作时钟信号计数结果，且其获取的第二工作时钟信号计数结果按滤波系数取模，将第二工作时钟信号计数结果分别传输至第二数据选择器、第三数据选择器、第四数据选择器及滤波系数计数模块自身，以实现滤波系数计数模块的循环累计计数；

所述第二数据选择器，用于接收高电平信号、低电平信号和第二工作时钟信号计数结果，根据第二工作时钟信号计数结果从高电平信号和低电平信号中选择一个信号作为第二数据信号传输至滤波数据输入触发器，并将第二数据信号作为第一数据选择信号传输至第一数据选择器；

所述第三数据选择器，用于接收N个预配置数值信号和滤波系数计数模块传输的第二工作时钟信号计数结果，根据第二工作时钟信号计数结果从N个预配置数值信号中选取对应一个数值信号作为第三数据信号传输至乘法器；其中，预配置数值信号的个数N等于滤波系数数值；

所述滤波数据输入触发器，用于接收外部输入的待滤波数据和第二数据选择器传输的第二数据信号，并根据第二数据信号将待滤波数据传输至乘法器；

所述乘法器，用于接收第三数据信号和滤波数据输入触发器传输的待滤波数据，根据第三数据信号和待滤波数据进行乘法运算以实现对待滤波数据进行系数滤波，获取滤波乘法结果数据并传输至加法器；

所述第四数据选择器，用于接收滤波系数计数模块传输的第二工作时钟信号计数结果、高电平信号和低电平信号，根据第二工作时钟信号计数结果从高电平信号和低电平信号中选择其中一个信号作为第四数据信号传输至滤波数据输出触发器；

所述滤波数据输出触发器还根据第四数据选择器将滤波计算结果输出。

8.根据权利要求7所述的PDM数字麦克风解码装置，其特征在于，所述由多级触发器级联而成的FIR滤波结构还设有：截位模块；所述截位模块设置在所述乘法器和所述加法器之间，用于对所述乘法器输出的滤波乘法结果数据进行位宽截取处理，并将经过位宽截取处理后的滤波乘法结果数据传输至所述加法器。

9.根据权利要求8所述的PDM数字麦克风解码装置，其特征在于，所述截位模块包括第一截位单元和第二截位单元；其中，所述第一截位单元用于接收所述滤波乘法结果数据，对滤波乘法结果数据进行截位进位处理，并将经过截位进位处理后的滤波乘法结果数据传输至第二截位单元；所述第二截位单元用于接收经过截位进位处理后的滤波乘法结果数据，并对其进行缩减防溢处理，将经过缩减防溢处理后的滤波乘法结果数据传输至加法器。

10.根据权利要求9所述的PDM数字麦克风解码装置，其特征在于，第一截位单元对滤波乘法结果数据进行截位进位处理，并将经过截位进位处理后的滤波乘法结果数据传输至第二截位单元，具体包括：

获取滤波乘法结果数据的原始数据位宽和目标数据位宽；

计算原始数据位宽和目标数据位宽的位宽差值；

将滤波乘法结果数据中位于低位的位宽差值位数的数据删除，获取目标数据位宽的第一滤波乘法结果数据；

获取滤波乘法结果数据中处于第一指定位数的数据作为第二滤波乘法结果数据；

将第一滤波乘法结果数据与第二滤波乘法结果数据相加获取第三滤波乘法结果数据；

将第三滤波乘法结果数据作为经过截位进位处理后的滤波乘法结果数据传输至第二截位单元。

11.根据权利要求10所述的PDM数字麦克风解码装置，其特征在于，所述第一指定位数为原始数据位宽和目标数据位宽的位宽差值与数值1的差值所在位数。

12.根据权利要求10所述的PDM数字麦克风解码装置，其特征在于，第二截位单元对经过截位进位处理后的滤波乘法结果数据进行第二结果处理，将经过缩减防溢处理后的滤波乘法结果数据传输至加法器，具体包括：

对第三滤波乘法结果数据的最高位数据和次高位数据进行符号位判断；

若第三滤波乘法结果数据的最高位数据和次高位数据为00，则表示第三滤波乘法结果数据为正数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；

若第三滤波乘法结果数据的最高位数据和次高位数据为11，则表示第三滤波乘法结果数据为负数，将第三滤波乘法结果数据中次高位数据代替最高位数据表示符号位以获取第四滤波乘法结果数据；

若第三滤波乘法结果数据的最高位数据和次高位数据为10，则表示第三滤波乘法结果数据超过负最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大负值以获取第四滤波乘法结果数据；

若第三滤波乘法结果数据的最高位数据和次高位数据为01，则表示第三滤波乘法结果数据超过正最大值，将第三滤波乘法结果数据变换为目标数据位宽所能表示的有符号数最大正值以获取第四滤波乘法结果数据；

将第四滤波乘法结果数据作为经过缩减防溢处理后的滤波乘法结果数据传输至加法器。

13.根据权利要求1所述的PDM数字麦克风解码装置，其特征在于，所述PDM数字麦克风解码装置还包括：数据缓存单元，用于接收主时钟信号和PDM数字麦克风解码电路输出的解码数据信号，实现解码数据信号的缓存功能和异步时钟域信号的同步功能；其中，所述异步时钟域信号的同步功能是指根据外部总线的读请求将主时钟信号同步为外部总线的工作时钟信号。

14.一种芯片，其特征在于，所述芯片中包含如权利要求1至13任意一项所述的PDM数字麦克风解码装置。