JPH06236966A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH06236966A JPH06236966A JP33225592A JP33225592A JPH06236966A JP H06236966 A JPH06236966 A JP H06236966A JP 33225592 A JP33225592 A JP 33225592A JP 33225592 A JP33225592 A JP 33225592A JP H06236966 A JPH06236966 A JP H06236966A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- transistor
- resistors
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 101000664599 Homo sapiens Tripartite motif-containing protein 2 Proteins 0.000 abstract description 2
- 102100038799 Tripartite motif-containing protein 2 Human genes 0.000 abstract description 2
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 description 1
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路の部品として製造される別の素子と
共に動作するための正確な抵抗値を得るために、回路の
製造後に抵抗値を変更できるようにする。 【構成】 複数個の回路素子と、互いに直列に接続され
た複数個の集積回路抵抗と、集積回路素子の他の抵抗値
を考慮してその集積回路に必要な抵抗値を得るために充
分な数の抵抗を複数個の集積回路抵抗から選択する装置
とを有する。
共に動作するための正確な抵抗値を得るために、回路の
製造後に抵抗値を変更できるようにする。 【構成】 複数個の回路素子と、互いに直列に接続され
た複数個の集積回路抵抗と、集積回路素子の他の抵抗値
を考慮してその集積回路に必要な抵抗値を得るために充
分な数の抵抗を複数個の集積回路抵抗から選択する装置
とを有する。
Description
【0001】
【産業上の利用分野】本発明はディジタル回路に関し、
特に正確な出力値を得るために集積回路抵抗の抵抗値を
変更するための回路に関する。
特に正確な出力値を得るために集積回路抵抗の抵抗値を
変更するための回路に関する。
【0002】
【従来の技術】製造技術の継続的な向上によって、集積
回路チップ上に配設できるトランジスタ素子の個数が増
大し、前記チップのサイズは縮小している。集積回路で
使用される電界効果形トランジスタ及び同様の素子は極
めて精密な特性を以て製造できるものの、集積回路の一
部である回路部品は必ずしもそうではない。例えば、集
積回路抵抗の値は目標値から20%も変化することがよ
くある。多くの場合、回路が誤差なく動作するかどうか
は抵抗値に懸かっている。例えば、各個の部品から成っ
ている回路では、正確な電圧レベル出力を生成するため
には、電圧標準回路は代表的には精密抵抗値に左右され
る。集積回路では、その回路で使用される抵抗値を制御
することが困難であるため、電圧標準回路を構成するこ
とが一層困難である。
回路チップ上に配設できるトランジスタ素子の個数が増
大し、前記チップのサイズは縮小している。集積回路で
使用される電界効果形トランジスタ及び同様の素子は極
めて精密な特性を以て製造できるものの、集積回路の一
部である回路部品は必ずしもそうではない。例えば、集
積回路抵抗の値は目標値から20%も変化することがよ
くある。多くの場合、回路が誤差なく動作するかどうか
は抵抗値に懸かっている。例えば、各個の部品から成っ
ている回路では、正確な電圧レベル出力を生成するため
には、電圧標準回路は代表的には精密抵抗値に左右され
る。集積回路では、その回路で使用される抵抗値を制御
することが困難であるため、電圧標準回路を構成するこ
とが一層困難である。
【0003】
【発明が解決しようとする課題】従って、本発明の課題
は集積回路において正確な抵抗値を得ることにある。本
発明の別のより詳細な課題は、集積回路の一部として製
造される他の素子と共に動作するための正確な抵抗値を
得るために、回路の製造後に変更できる抵抗値を得るこ
とである。
は集積回路において正確な抵抗値を得ることにある。本
発明の別のより詳細な課題は、集積回路の一部として製
造される他の素子と共に動作するための正確な抵抗値を
得るために、回路の製造後に変更できる抵抗値を得るこ
とである。
【0004】本発明のさらに他の目的は、回路の製造後
に抵抗値を変えることができる集積回路基準電圧を供給
することである。
に抵抗値を変えることができる集積回路基準電圧を供給
することである。
【0005】
【課題を解決するための手段】本発明の上記の、及びそ
の他の課題は、複数個の回路素子と、互いに直列に接続
された複数個の集積回路抵抗と、他の集積回路素子の抵
抗値からその集積回路に必要な抵抗値と整合させるため
に充分な数の抵抗を複数個の集積回路抵抗から選択する
装置とから構成された集積回路によって達成される。
の他の課題は、複数個の回路素子と、互いに直列に接続
された複数個の集積回路抵抗と、他の集積回路素子の抵
抗値からその集積回路に必要な抵抗値と整合させるため
に充分な数の抵抗を複数個の集積回路抵抗から選択する
装置とから構成された集積回路によって達成される。
【0006】本発明の上記の、及びその他の課題と特徴
は図面を参照しつつ本発明の以下の詳細な説明によって
明らかにされる。図中、同一の素子には同一の符号が付
されている。
は図面を参照しつつ本発明の以下の詳細な説明によって
明らかにされる。図中、同一の素子には同一の符号が付
されている。
【0007】
【実施例】さて図1を参照すると、本発明の原理に従っ
て設計された回路10が図示されている。本実施例で
は、回路10は、電圧標準回路12によって一対の出力
端子に供給される出力電圧レベルを制御するために正確
な抵抗値を供給するのに利用される。電圧標準回路は従
来から公知である。一般に、これらの回路では正確な出
力値を生成できるように、回路を電圧源へ接続するのに
精密抵抗を使用する必要がある。電圧標準回路12の動
作自体は本発明を理解する上で重要ではないので、その
詳細は本明細書では詳述しない。
て設計された回路10が図示されている。本実施例で
は、回路10は、電圧標準回路12によって一対の出力
端子に供給される出力電圧レベルを制御するために正確
な抵抗値を供給するのに利用される。電圧標準回路は従
来から公知である。一般に、これらの回路では正確な出
力値を生成できるように、回路を電圧源へ接続するのに
精密抵抗を使用する必要がある。電圧標準回路12の動
作自体は本発明を理解する上で重要ではないので、その
詳細は本明細書では詳述しない。
【0008】しかし、簡略に説明すると、第1のPチャ
ネル電界効果形トランジスタM1のソース及びドレン端
子はNチャネル電界効果形トランジスタM3のソース及
びドレン端子と直列に接続されている。このトランジス
タM1とM3とは、電圧源Vccと、第2の電圧源Vssも
しくはアースに接続された直列連鎖抵抗16との間に接
続される。第2のPチャネル電界効果形トランジスタM
2のソース及びドレン端子は電圧源VccとVssとの間
で、第2のNチャネル電界効果形トランジスタM4のソ
ース及びドレン端子と直列に接続されている。
ネル電界効果形トランジスタM1のソース及びドレン端
子はNチャネル電界効果形トランジスタM3のソース及
びドレン端子と直列に接続されている。このトランジス
タM1とM3とは、電圧源Vccと、第2の電圧源Vssも
しくはアースに接続された直列連鎖抵抗16との間に接
続される。第2のPチャネル電界効果形トランジスタM
2のソース及びドレン端子は電圧源VccとVssとの間
で、第2のNチャネル電界効果形トランジスタM4のソ
ース及びドレン端子と直列に接続されている。
【0009】電圧標準回路12が動作中はトランジスタ
M1−M4は全てオン状態である。電流は抵抗連鎖16
の抵抗値によって制御されるトランジスタM1とM3と
を経てVccとVssとの間を流れる。電流はさらにトラン
ジスタM2とM4とを経てVccとVssとの間を流れる。
トランジスタM2とM4とは同じサイズであり、一方の
ゲート端子の電圧は他方のゲート端子の電圧と同じであ
るので、各トランジスタを経て流れる電流は同じにな
る。トランジスタM1とM3を流れる電流は抵抗16を
経て流れる。その結果、抵抗16の値はトランジスタM
1とM3を流れる電流を制御する。トランジスタM1と
M2を流れる電流は同じなので、トランジスタM2とM
4との間の電圧値NREFと、トランジスタM1とM3
との間の電圧値PREFとは抵抗16を経たバイアス電
流の関数である。従って、抵抗16の全抵抗値の変化は
結果として生ずる基準出力電圧に直接影響を及ぼす。
M1−M4は全てオン状態である。電流は抵抗連鎖16
の抵抗値によって制御されるトランジスタM1とM3と
を経てVccとVssとの間を流れる。電流はさらにトラン
ジスタM2とM4とを経てVccとVssとの間を流れる。
トランジスタM2とM4とは同じサイズであり、一方の
ゲート端子の電圧は他方のゲート端子の電圧と同じであ
るので、各トランジスタを経て流れる電流は同じにな
る。トランジスタM1とM3を流れる電流は抵抗16を
経て流れる。その結果、抵抗16の値はトランジスタM
1とM3を流れる電流を制御する。トランジスタM1と
M2を流れる電流は同じなので、トランジスタM2とM
4との間の電圧値NREFと、トランジスタM1とM3
との間の電圧値PREFとは抵抗16を経たバイアス電
流の関数である。従って、抵抗16の全抵抗値の変化は
結果として生ずる基準出力電圧に直接影響を及ぼす。
【0010】抵抗16は各々、全ての別の抵抗16と直
列接続されている。回路10の好ましい実施例では、図
面の右側から5番目と6番目の抵抗16の間で電圧標準
回路12に接続されている。直列接続された最も左側の
抵抗16は電圧Vssが印加される端子に接続されてい
る。
列接続されている。回路10の好ましい実施例では、図
面の右側から5番目と6番目の抵抗16の間で電圧標準
回路12に接続されている。直列接続された最も左側の
抵抗16は電圧Vssが印加される端子に接続されてい
る。
【0011】電圧Vssは右側の5個の抵抗16を除い
て、全ての抵抗16を経て回路12に供給される。抵抗
16の抵抗値が極めて精密である場合は、電圧標準回路
12は精密な基準電圧レベルを生成する。ところが、集
積回路の製造工程で製造された抵抗の値が極めて正確で
あるとは限らない。実際に、前記抵抗値は目標値から2
0%も異なることがよくある。従って、回路12によっ
て発生される基準電圧NREFとPREFは正確ではな
いことになる。
て、全ての抵抗16を経て回路12に供給される。抵抗
16の抵抗値が極めて精密である場合は、電圧標準回路
12は精密な基準電圧レベルを生成する。ところが、集
積回路の製造工程で製造された抵抗の値が極めて正確で
あるとは限らない。実際に、前記抵抗値は目標値から2
0%も異なることがよくある。従って、回路12によっ
て発生される基準電圧NREFとPREFは正確ではな
いことになる。
【0012】正確な電圧標準値を生成するために必要な
範囲内で回路12に抵抗値を付与するために、第1及び
第2のNチャネル電界効果形トランジスタM5及びM6
が使用される。トランジスタM5のソース及びドレン端
子は単一の抵抗16を跨いで接続されている。一方、ト
ランジスタM5のゲート端子は外部パッドに結合されて
いる。したがってそこに信号TRIM1が加わるとトラ
ンジスタM5が導通して単一セグメントの抵抗16を短
絡する。同様にして、トランジスタM6のソース及びド
レン端子は3個の抵抗16を跨いで接続され、トランジ
スタM6のゲート端子は別の外部パッドに結合されてい
る。したがって信号TRIM2をそのパッドに加えると
トランジスタM6が導通し、3個の抵抗16を短絡させ
る。
範囲内で回路12に抵抗値を付与するために、第1及び
第2のNチャネル電界効果形トランジスタM5及びM6
が使用される。トランジスタM5のソース及びドレン端
子は単一の抵抗16を跨いで接続されている。一方、ト
ランジスタM5のゲート端子は外部パッドに結合されて
いる。したがってそこに信号TRIM1が加わるとトラ
ンジスタM5が導通して単一セグメントの抵抗16を短
絡する。同様にして、トランジスタM6のソース及びド
レン端子は3個の抵抗16を跨いで接続され、トランジ
スタM6のゲート端子は別の外部パッドに結合されてい
る。したがって信号TRIM2をそのパッドに加えると
トランジスタM6が導通し、3個の抵抗16を短絡させ
る。
【0013】代表的には、抵抗16の製造時に、それら
の値が、最も左の抵抗16は回路12用に適切な抵抗値
を付与するためには必要がないような抵抗値に選択され
る。このような場合は、トランジスタM5に入力信号が
供給されて、このトランジスタをオンとし、最も左の抵
抗16を短絡させる。しかし、回路12から正確な出力
電圧を供給するためにその抵抗値が不十分である場合
は、トランジスタM5をオフにして、最も左の抵抗16
の抵抗値を全抵抗値に含めることができる。もちろん、
電圧源Vssと回路12との間の経路に配設された抵抗値
を変更させるために、トランジスタM5及びM6の一方
又は他方をオフにすることができる。さらに、トランジ
スタM5及びM6と同様の付加的なトランジスタを使用
することもできよう。それらのトランジスタを設けるこ
とにより抵抗値の選択に一層の柔軟性を付与することが
できる。
の値が、最も左の抵抗16は回路12用に適切な抵抗値
を付与するためには必要がないような抵抗値に選択され
る。このような場合は、トランジスタM5に入力信号が
供給されて、このトランジスタをオンとし、最も左の抵
抗16を短絡させる。しかし、回路12から正確な出力
電圧を供給するためにその抵抗値が不十分である場合
は、トランジスタM5をオフにして、最も左の抵抗16
の抵抗値を全抵抗値に含めることができる。もちろん、
電圧源Vssと回路12との間の経路に配設された抵抗値
を変更させるために、トランジスタM5及びM6の一方
又は他方をオフにすることができる。さらに、トランジ
スタM5及びM6と同様の付加的なトランジスタを使用
することもできよう。それらのトランジスタを設けるこ
とにより抵抗値の選択に一層の柔軟性を付与することが
できる。
【0014】図1には更に一対のNチャネル電界効果形
トランジスタM10及びM11が図示されている。この
トランジスタM10及びM11は直列の抵抗16の抵抗
値を測定できるように、抵抗16を出力端子RESに接
続するために利用している。トランジスタM10とM1
1とを導通させるために、高い電圧値が外部端子RES
HからトランジスタM10とM11のゲート端子に供給
される。トランジスタM7とM8を含むインバータの入
力端子も端子RESHに接続されている。インバータ機
能は、Nチャネル電界効果形トランジスタM9から非導
通状態のトランジスタM10とM11との接続点にVcc
を印加して、その接続点での静電荷が回路10を損傷す
ることがないようにするためのものである。
トランジスタM10及びM11が図示されている。この
トランジスタM10及びM11は直列の抵抗16の抵抗
値を測定できるように、抵抗16を出力端子RESに接
続するために利用している。トランジスタM10とM1
1とを導通させるために、高い電圧値が外部端子RES
HからトランジスタM10とM11のゲート端子に供給
される。トランジスタM7とM8を含むインバータの入
力端子も端子RESHに接続されている。インバータ機
能は、Nチャネル電界効果形トランジスタM9から非導
通状態のトランジスタM10とM11との接続点にVcc
を印加して、その接続点での静電荷が回路10を損傷す
ることがないようにするためのものである。
【0015】抵抗連鎖の抵抗16の値が決定されると、
トランジスタM5とM6のいずれか一つが電圧標準回路
12に精密な抵抗値を付与するために動作する。集積回
路と共に使用する場合は、回路10の寿命を通してトラ
ンジスタM5及びM6の選択された状態を保持するため
に、外部端子パッドからトランジスタM5及びM6に供
給される入力信号はUPROM(プログラミングが変化
しないように金属シールドのような装備を備えたEPR
OM)のような回路によって供給するのが望ましい。
トランジスタM5とM6のいずれか一つが電圧標準回路
12に精密な抵抗値を付与するために動作する。集積回
路と共に使用する場合は、回路10の寿命を通してトラ
ンジスタM5及びM6の選択された状態を保持するため
に、外部端子パッドからトランジスタM5及びM6に供
給される入力信号はUPROM(プログラミングが変化
しないように金属シールドのような装備を備えたEPR
OM)のような回路によって供給するのが望ましい。
【0016】本発明をこれまで好ましい実施例に従って
説明してきたが、本発明の趣旨と範囲を逸脱することな
く、多くの修正と変更が可能であることが専門家には理
解されよう。従って、本発明は特許請求項によってのみ
限定されるものである。
説明してきたが、本発明の趣旨と範囲を逸脱することな
く、多くの修正と変更が可能であることが専門家には理
解されよう。従って、本発明は特許請求項によってのみ
限定されるものである。
【0017】
【発明の効果】以上説明したように、回路の製造後に抵
抗値を変更することができる。したがって、集積回路の
正確な電圧レベル出力を生成することができる。
抗値を変更することができる。したがって、集積回路の
正確な電圧レベル出力を生成することができる。
【図1】本発明に従って構成された集積回路の回路図で
ある。
ある。
10 回路 12 電圧標準回路 16 抵抗 M1 Pチャネル電界効果形トランジスタ M2 Pチャネル電界効果形トランジスタ M3 Nチャネル電界効果形トランジスタ M4 Nチャネル電界効果形トランジスタ M5 Nチャネル電界効果形トランジスタ M6 Nチャネル電界効果形トランジスタ M7 トランジスタ M8 トランジスタ M9 Nチャネル電界効果形トランジスタ M10 トランジスタ M11 トランジスタ Vcc 電圧源 Vss電圧源 NREF 基準電圧 PREF 基準電圧 RESH 外部端子
Claims (2)
- 【請求項1】 集積回路において、 複数個の回路素子と、 互いに直列に接続された複数個の集積回路抵抗と、 集積回路の他の素子の抵抗値を考慮してその集積回路に
必要な抵抗値と整合するのに充分な数の抵抗を前記複数
個の集積回路抵抗から選択する装置とを有することを特
徴とする集積回路。 - 【請求項2】 制御された電流が流れる電導経路を備え
た基準電圧値を生成する集積回路において、前記導電経
路が、互いに直列に接続された複数個の集積回路抵抗
と、集積回路の他の素子の抵抗値を考慮してその集積回
路に必要な抵抗値と整合するのに充分な数の抵抗を前記
複数個の集積回路抵抗から選択する装置とから構成され
ていることを特徴とする集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US79441891A | 1991-11-19 | 1991-11-19 | |
US794418 | 1991-11-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06236966A true JPH06236966A (ja) | 1994-08-23 |
Family
ID=25162573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33225592A Pending JPH06236966A (ja) | 1991-11-19 | 1992-11-19 | 集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH06236966A (ja) |
DE (1) | DE4238114A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417726B1 (en) | 2000-12-18 | 2002-07-09 | Mitsubish Denki Kabushiki Kaisha | Semiconductor device capable of adjusting an internal power supply potential in a wide range |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2728689A1 (fr) * | 1994-12-23 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit d'etalonnage de resistances |
DE10039350C2 (de) | 2000-08-11 | 2003-04-03 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum parallelen Testen von integrierten Schaltungen |
-
1992
- 1992-11-12 DE DE19924238114 patent/DE4238114A1/de not_active Withdrawn
- 1992-11-19 JP JP33225592A patent/JPH06236966A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417726B1 (en) | 2000-12-18 | 2002-07-09 | Mitsubish Denki Kabushiki Kaisha | Semiconductor device capable of adjusting an internal power supply potential in a wide range |
Also Published As
Publication number | Publication date |
---|---|
DE4238114A1 (en) | 1993-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6147520A (en) | Integrated circuit having controlled impedance | |
US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
US7254080B2 (en) | Fuse circuit and electronic circuit | |
JP2002199702A (ja) | 出力電圧調整自在の電源コンバータ | |
US3890610A (en) | High-precision digital-to-analog converters | |
US20030154456A1 (en) | Resistor circuit | |
JP3814019B2 (ja) | 半導体ic用のヒュージング回路 | |
JPH06232707A (ja) | しきい値制御された集積回路用入力回路 | |
JPH06236966A (ja) | 集積回路 | |
EP0084556B1 (en) | A current source circuit | |
KR20000075637A (ko) | 전류 리미터 회로 | |
EP0460651B1 (en) | D/A converter | |
US7537942B2 (en) | Counting circuit for controlling an off-chip driver and method of changing and output current value of the off-chip driver using the same | |
US7019581B1 (en) | Current sense circuit | |
JPH08213855A (ja) | 差動増幅回路 | |
US6825718B2 (en) | Impedance matching circuit | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
US4757251A (en) | Circuit arrangement for high-voltage adjustment | |
JPS59103103A (ja) | 不感帯制御回路 | |
US11216021B2 (en) | Current generation circuit | |
CN112904923B (zh) | 电流产生电路 | |
US20080315857A1 (en) | Reference current generating apparatus | |
KR100739327B1 (ko) | 디지털 영역에서 전류량을 제어하기 위한 전류 바이어스 회로 | |
JPS62150758A (ja) | 半導体集積回路 | |
JPH01217611A (ja) | 定電圧発生回路 |