KR100636753B1 - 집적 회로의 파라미터화 방법 및 그 집적 회로 - Google Patents
집적 회로의 파라미터화 방법 및 그 집적 회로 Download PDFInfo
- Publication number
- KR100636753B1 KR100636753B1 KR1019990015581A KR19990015581A KR100636753B1 KR 100636753 B1 KR100636753 B1 KR 100636753B1 KR 1019990015581 A KR1019990015581 A KR 1019990015581A KR 19990015581 A KR19990015581 A KR 19990015581A KR 100636753 B1 KR100636753 B1 KR 100636753B1
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- terminal
- output terminal
- bit
- supply voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
집적 회로의 공급 전압 단자 및/또는 출력 단자에 디지탈 시작 명령 신호(digital start command signal)와 뒤이어 파라미터화 데이타 신호를 인가시킴으로써 집적 회로를 파라미터화하기 위한 방법을 제공한다. 파라미터화 프로세스 동안, 공급 전압 단자 및/또는 집적 회로의 출력 단자에 인가되는 전압 레벨은 정상 동작 전압 레벨 이상으로 유지되고 집적 회로 내에 구비된 검출기에 의해 검출된다. 상기 집적 회로는 공급 전압 단자, 기준 전위 단자, 및 출력 단자 뿐아니라 바람직하게는 불휘발성인 내부 메모리를 포함한다. 집적 회로를 파라미터화하기 위한 조정 사양(adjustment specification)은 상기 메모리 내에 저장되고 파라미터화 데이타 신호에 의해 동작된다.
파라미터화 프로세스, 디지탈 시작 명령 신호, 프로토콜 생성기, 버스 프로토콜의 클럭 주파수, 각 비트 다음의 에지 변화
Description
도 1은 본 발명에 따른 프로토콜 발생기와 제어 컴퓨터 또는 자동 테스터가 접속된 기능 블럭도.
도 2는 도 1의 집적 회로를 파라미터화하기 위한 1 비트의 버스 프로토콜의 예시적인 논리 상태를 도시하는 도면.
도 3은 판독/기록 명령, 프로그램/로크 명령, 기록/프로그램/로크 명령, 및 판독 명령에 대한 버스 프로토콜의 예를 도시하는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
20: 오실레이터
22: 인터페이스
24: 레지스터
26: 비교기
28: 아날로그 회로부
30: 프로토콜 생성기
40; 제어 검퓨터 또는 자동 테스터
본 발명은 집적 회로에 관한 것으로 더 상세히는 집적 회로를 파라미터화(parametrizing)하기 위한 방법 및 그 회로에 관한 것이다.
집적 회로의 파라미터화 방법은 예를 들어, DE195 48 984 Al에 개시되어 있다. 파라미터화 프로세스는 집적 회로가 제조된 다음 또는 집적 회로가 회로판 상에 탑재될 때 집적 회로를 조정하고 커스토마이즈한다. 이러한 집적 회로는 각 집적 회로의 식별값(identification value)과 같이 집적 회로의 소정 회로 컴포넌트에 대한 특정값을 초기화 및/또는 설정하기 위해 조정되거나 커스터마이즈되어야 한다. 예를 들어, 이러한 집적 회로는 클럭 주파수를 소정 주파수로 설정해야만 하는 오실레이터를 포함할 수 있다. 또한, 집적 회로내에 일체화될 수 있는 디지탈/아날로그 또는 아날로그/디지탈 변환기의 어떤 특성을 파라미터화 프로세스에 의해 설정할 수 있다.
집적 회로를 파라미터화하기 위한 것으로 소위 "Zener zapper" 를 사용하는 것이 공지되어 있다. 그러나, 상기 Zener zapper는 비교적 많은 수의 단자를 갖는 집적 회로를 요구한다. Zener zapping은 제어가 어렵고 선택할 수 있는 프로그래밍이 별로 없다. 또한, 이러한 Zener zapping은 어셈블리 동안 집적 회로를 파라미터화하는 데 사용될 수 없다. 또는, 이러한 집적 회로는 소정 버스 프로토콜을 별개의 단자에 적용함으로써 파라미터화될 수 있다. 이러한 처리는 비교적 많은 수의 단자를 필요로 하므로 집적 회로의 제조 코스트를 증가시키게 된다. 추가되는 단자의 일체화 또한 집적 회로의 신뢰도에 문제를 야기시킬 수 있다.
결국, 집적 회로는 특별한 연속 프로토콜을 사용함으로써 파라미터화될 수 있다. 그러나, 이러한 파라미터화 프로토콜은 에러가 발생되기 쉽다. 또한, 버스 프로토콜은 집적 회로의 오실레이터 주파수와 동기화되어야만 한다. 이러한 특별한 연속 프로토콜은 좀더 엄격한 타이밍 요건을 부가한다.
따라서 본 발명의 목적은 바람직하게는 통상의 조작용으로 미리 제공된 것에 단자들을 추가할 필요없이 집적 회로를 파라미터화하기 위한 방법을 제공하는 데 있다. 본 발명의 다른 목적은 이러한 방법을 실행하기 위한 집적 회로를 제공하는 데 있다.
일반적으로, 본 발명의 일양태에 따르면, 상기의 집적 회로 파라미터화 방법은 집적 회로의 공급 전압 단자 및/또는 출력 단자에 디지탈 시작 명령 신호(digital start command signal)와 뒤이어 파라미터화 데이타 신호를 인가한다.
이러한 파라미터화 프로세스 동안, 시작 명령 신호는 집적 회로 내에 일체화되어 있는 검출기에 의해 검출될 수 있다. 파라미터화 기간 동안, 집적 회로의 정상 동작 전압 레벨보다 높은 전압 레벨이 공급 전압 단자와 출력 단자에 연속적으로 인가될 수 있다. 파라미터화 프로세스를 특별하게 구별하기 위해 좀더 높은 전압이 제공될 수 있다. 이러한 검출기는 비교기의 형태로 구현할 수도 있다.
본 발명에 의한 방법을 사용하여 집적 회로에 이미 구비된 단자들을 파라미터화하게 된다. 결과적으로, 파라미터화를 수행하기 위해 단자가 추가될 필요는 없다. 이는 집적 회로의 제조 비용을 상당히 감소시킬 뿐아니라, 파라미터화를 위해 단자가 추가로 요구되는 집적 회로에 비하면 집적 회로의 신뢰도 또한 향상시킬 수 있다.
본 발명의 다른 실시예에 따르면, 집적 회로는 버스 프로토콜의 클럭 주파수의 큰 변동에도 불구하고 파라미터화될 수 있다. 에러로부터 특별히 보호된 버스 프로토콜이 이러한 목적을 위해 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 파라미터화 신호는 각 비트 다음의 에지 변화를 제공하는 코드에 의해 형성될 수 있다. 바람직하게는, 1개 비트의 제1 논리 상태는 대략 비트 길이의 중간쯤에서의 추가되는 에지 변화에 의해 결정될 수 있고, 비트의 제2 논리 상태는 비트 길이를 일정하게 유지하는 신호에 의해 결정될 수 있다.
이러한 목적을 위해, 집적 회로는 파라미터 신호의 소정의 가변 클럭 주파수를 프로세싱하기 위한 오실레이터 및 인터페이스 장치를 포함할 수 있다. 타임 윈도우는 각 비트의 개시점에서 정의되며, 그 윈도우 내에서 에지 변화가 비트의 종료를 나타내는 것으로 예상된다.
비트의 종료를 표시하는 적어도 하나의 에지 변화의 발생에 따라, 비트 길이를 결정할 수 있고 다음에 예상되는 에지 변화는 상기 비트 길이에 대응하는 시간만큼 오프셋됨을 예상할 수 있다. 본 발명의 다른 실시예에서, 1 비트의 지속 시간은 적어도 2개 비트 길이의 평균 기간으로부터 결정될 수 있다.
이러한 방법을 수행하기 위한 집적 회로는 적어도 하나의 공급 전압 단자와, 기준 전위 단자, 및 출력 단자 뿐 아니라, 오실레이터와 이 오실레이터에 접속된 인터페이스 장치 및 저장 장치를 포함할 수 있다. 또한, 검출기 또는 비교기는 공급 전압 단자와 인터페이스 장치 사이에 접속될 수 있는 데, 상기 인터페이스 장치는 저장 장치의 출력 단자에도 접속될 수 있다. 집적 회로의 오실레이터는 집적 회로의 출력 단자에 인가되는 출력 신호에 적합한 사이클을 생성하기 위해서 뿐아니라 파라미터화 프로세스의 프로토콜 디코딩을 위한 타임 베이스로서 동작할 수 있다.
검출기 또는 비교기는 공급 전압 단자에서의 상이한 동작 전압 레벨을 검출할 수 있고, 집적 회로가 "정상" 상태로 동작하는 지 여부 또는 집적 회로가 파라미터화되는 지의 여부를 판정할 수 있다. 이러한 인터페이스 장치는 파라미터화 프로세스 동안 공급되는 데이타 플로와 이슈 명령를 검출할 수 있고, 대응하는 응답을 발생할 수 있다. 상기 저장 장치는 불휘발성이고 수신된 조정값을 영구적으로 저장할 수 있다.
이하에서 본 발명을 첨부된 도면을 참조하여 좀더 상세히 기술하기로 한다.
도 1은 본 발명의 실시예에 따른 집적 회로(10)의 블럭도를 도시한 것이다. 본 실시예에서의 집적 회로(10)는 집적 회로(10)의 아날로그 회로부(28) 내에 위치하는 집적 센서(28a)를 갖는 집적 회로를 포함한다. 센서(28a)는 예를 들어 홀 센서(Hall sensor)일 수 있다. 도시된 실시예의 집적 회로(10)는 3개의 접속 단자 즉, 공급 전압 단자(12), 기준 전위 단자(14), 및 아날로그 신호에 대한 출력 단자로서 동작하는 출력 단자(16)를 갖는다. 집적 회로는 또한 클럭 신호를 인터페이스 장치(22)로 제공하는 내부 오실레이터(20)를 포함한다. 인터페이스 장치(22)는 예를 들면, 레지스터와 같은 저장 장치(24)에 접속되어, 저장 장치(24)로부터 데이타를 판독하거나 저장 장치(24)로 데이타를 기록한다. 인터페이스 장치(22)는 또한 비교기(26) 또는 검출기를 통해 공급 전압 단자(12)에 접속된다. 결국, 인터페이스 장치(22)는 출력 단자(16)에 접속된다.
검출기 또는 비교기(26)는 예를 들면, 대략 +5V 정도로 큰 일정한 신호를 인가함으로써 판정되는 바와 같이 집적 회로가 "정상" 동작 상태로 동작하는 지 여부 또는 파라미터화 프로세스가 초기화되는지 여부를 판정하게 된다. 파라미터화 프로세스는 전압 레벨이 공급 전압 단자(12)에 인가되는 정상의 동작 전압인 +5V 이상이라는 사실로 특징지어진다.
만약 비교기(26)가 파라미터화 프로세스를 검출한다면, 인터페이스 장치(22)는 파라미터화 데이타에 의해 수신된 데이타가 저장 장치(24)에 직접 기록되도록 하거나 또는 저장 장치(24)에 저장된 소정 데이타가 수신된 파라미터화 데이타로부터 판독되도록 한다. 저장 장치(24)에 저장되고, 도 1의 화살표로 나타낸 바와 같이 파라미터화 프로세스에 의해 방출된 데이타는 아날로그 회로부(28)를 동작시키거나 조정한다. 또한, 이러한 데이타는 집적 회로(10)를 커스터마이즈하기 위해 사용되는 데 즉, 다른 유사하게 설계된 집적 회로로부터 상기 집적 회로를 구별하기 위해 이후에 사용되는 소정의 특징적인 식별 번호를 집적 회로(10)에 제공하기 위해 사용될 수 있다. 결국, 파라미터화 프로세스에 의해 방출된 데이타는 오실레이터(20)의 오실레이터 주파수를 변동 및 조정할 수도 있다.
도 1의 블럭도에서, 파라미터화 프로세스는 집적 회로(10) 상에서 수행될 수 있다. 따라서, 제어 컴퓨터 또는 자동 테스터(40)는 프로토콜 생성기(30)에 접속되어 있다. 프로토콜 생성기(protocol generator: 30)는 집적 회로(10)의 공급 전압 단자(12)와 출력 단자(16) 둘다에 접속된다. 프로토콜 생성기(30)는 집적 회로(10)의 공급 전압 단자(12)에 제공되는 데이타 스트림을 생성한다. 또한 프로토콜 생성기(30)는 집적 회로(10)의 출력 단자(16)에 존재하는 응답 신호를 복조한다. 이 응답 신호는 조정 컴퓨터 또는 자동 테스터(40)에서 측정된다. 파라미터화 프로세스는, 프로토콜 생성기(30)가 상당히 상이한 전압 레벨 좀더 상세히는, 집적 회로(10)의 "정상" 동작 전압 레벨을 상당히 초과하는 전압 레벨을 공급 전압 단자(12)에 연속적으로 인가하는 경우에만 수행됨을 주지하기 바란다.
도 2는 바람직하게는 집적 회로(10)를 파라미터화하기 위해 사용되는 비트의 가능한 논리 상태를 도시한다. 이 논리 상태는 바람직하게는 비트 에지가 비트의 논리 상태에 관계없이 비트 시작 및 비트의 종료에서 항상 변화하는 방법으로 선택된다.
도 2 중 상부 도면은 제1 논리 상태에서의 비트의 가능한 상태를 도시한다. 도 2의 윗부분에서 도시된 바와 같이, 저레벨 논리 또는 고레벨 논리 둘다가 비트의 전체 길이 동안 일정하게 인가된다. 저레벨 비트인 제1 논리 레벨이 비트의 전체 길이 동안 일정하게 유지되는 신호로 특징지어진다. 도 2의 상부 왼쪽 도면에서 도시된 바와 같이, 이러한 신호는 연속하는 +6V 신호로 특징지어질 수 있는 데, 이는 신호의 시작 및 끝에서 +8V로 에지가 변화한다. 또는, 제1 논리 상태는 또한 전체 비트 길이 동안 +8V에서 일정하게 유지되는 전압 신호로 특징지어질 수 있는 데, 신호의 시작 및 끝에서 에지가 +6V로 변화한다. 이러한 특징은 전체 비트 길이 동안, 1개 비트가 예를 들어, +5V의 "정상" 전압 레벨을 확실하게 초과하는 전압 레벨에 의해 특징지어진다.
추가적인 에지 변화가 비트 길이 내에서 발생한다는 점에서 제2 논리 상태는 제1 논리 상태와는 다르다.
이는 제2 논리 상태를 가정하는 두개의 가능한 비트에 대해 도 2의 하부 도면에 도시되어 있다. 하부 도면에서 도시된 바와 같이, 에지 변화는 비트의 원래 전압 레벨에 상관없이 각 비트의 시작 및 끝에서 항상 발생한다.
각 비트의 시작 및 끝에서 항상 발생하는 이러한 에지 변화는, 파라미터화 신호의 클럭 주파수가 공지되어 있지 않더라도, 에지 변화 자체로부터 입력 파라미터화 신호의 클럭 주파수를 명확하게 판정할 수 있기 때문에, 집적 회로에 의해 수신된 파라미터화 신호의 존재를 검출하기 위해 사용된다. 따라서, 본 발명에 따른 파라미터화 프로세스는 파라미터화 신호의 클럭 주파수의 변동에 비교적 민감하지 않다.
에지의 존재에 의해 검출된 바와 같이 각 비트의 시작에서 타임 윈도우가 정의되고, 에지 변화는 비트의 종료를 나타내는 것으로 예상된다. 이러한 타임 윈도우는 바람직하게는 파라미터화 신호의 최대 허용가능한 주파수와 최소 허용 가능한 주파수 사이에 놓여 있도록 선택된다. 파라미터화 신호의 최대 주파수는 파라미터화 신호의 최소 주파수의 반보다 약간 높다.
비트 길이는 비트의 종료를 표시하는 적어도 하나의 에지 변화 현상을 판정한다. 이러한 비트 길이에 의해 오프셋되는 시간에서 다음의 에지 변화가 예상된다.
편의상, 비트 길이는 적어도 두개의 비트 길이의 평균으로 판정된다.
도 3은 집적 회로를 파라미터화하기 위해 가능한 버스 프로토콜을 도시한다. 판독/기록-명령(read/write-command)은 예를 들어, 동기 비트(sync bit)에 이어 4개의 어드레스 비트 뿐 아니라 4개의 명령 비트(command bit)와 다음의 12 데이타 비트로 특징지어진다. 예를 들어 프로그램/로크-명령(programm/lock-command)은 초기화 동기 비트와 4개의 명령 비트, 4개의 어드레스 비트, 및 소정의 프로그래밍 타임으로 특징지어진다. 프로그램 타임은 예를 들면, 10 ms일 수 있다. 기록/프로그램/로크-명령은 단일 동기화 비트에 의해 특징지어진다. 판독 명령은 동기 비트에 이어 12 데이타 비트로 특징지어진다.
상술한 Zener zapping과 같은 종래의 방법과는 다르게, 본 발명에 따른 파라미터화 프로세스는 집적 회로 상에 접속 단자를 추가로 필요로하지는 않는다는 점이 유리하다. 또한, 집적 회로는 비교적 높은 에러 마진으로 간단한 온-칩 오실레이터를 일체화시킬 수 있다. 또한, 본 발명의 파라미터화 프로세스를 위한 프로그래밍 타임은 짧고; 파라미터화 프로토콜을 용이하게 구현할 수 있고, 파라미터화는 비교적 저속으로 수행될 수 있다.
Claims (21)
- 공급 전압 단자, 기준 전위 단자 및 출력 단자를 갖는 집적 회로를 파라미터화(parametrizing)하기 위한 방법에 있어서,상기 공급 전압 단자와 상기 출력 단자 중 적어도 하나에 디지탈 시작 명령 신호(digital start command signal)와 뒤이어 파라미터화 데이타(parametrization data) 신호를 인가하는 단계, 및상기 집적 회로 내에 위치하는 검출기로 상기 시작 명령 신호를 검출하는 단계를 포함하고, 파라미터화 동안 상기 집적 회로의 정상 동작 전압 레벨보다 더 높은 전압 레벨을 상기 공급 전압 단자와 출력 단자에 연속적으로 인가하는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제1항에 있어서, 상기 파라미터화 데이타 신호는 복수개의 비트를 갖는 코드를 포함하고 각 비트 다음에 비트 에지가 변화되는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제2항에 있어서, 비트의 제1 논리 상태는 상기 비트 길이 동안 일정하게 유지되는 신호에 의해 결정되고, 비트의 제2 논리 상태는 비트 길이의 대략 중간에서의 추가의 에지 변화에 의해 결정되는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 삭제
- 제2항에 있어서, 상기 비트의 지속 시간은 상기 비트의 종료를 표시하는 적어도 하나의 에지 변화의 발생에 따라 결정되고, 다음의 에지 변화는 상기 지속 시간에 의해 오프셋될 것으로 예상되는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제5항에 있어서, 상기 비트의 지속 시간은 적어도 두개의 연속하는 비트의 평균 지속 시간으로부터 결정되는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제1항에 있어서, 상기 집적 회로는 적어도 하나의 회로의 구성 소자를 파라미터화되도록 조정하기 위한 조정 사양(adjustment specification)을 저장하기 위한 불휘발성 메모리를 더 포함하고, 상기 파라미터화 데이타는 상기 조정 사양에 따라 상기 회로의 구성 소자의 조정을 동작시키는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제1항에 있어서, 상기 집적 회로의 출력 단자는 상기 파라미터화 프로세스를 확인하는 신호를 공급하는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 제1항에 있어서, 상기 파라미터화 프로세스는 상기 집적 회로를 식별하는 파라미터 어드레스를 포함하는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 집적 회로를 파라미터화하기 위한 파라미터화 데이타 신호를 수신하는 집적 회로에 있어서,공급 전압 단자, 기준 전위 단자, 출력 단자 -상기 공급 전압 단자와 상기 출력 단자중 적어도 하나가 디지탈 시작 명령 신호에 이어 파라미터화 데이타 신호를 수신함- ;오실레이터;저장 장치;상기 오실레이터, 상기 출력 단자 및 상기 저장 장치에 접속된 인터페이스 장치; 및상기 공급 전압 단자와 상기 인터페이스 장치 사이에 접속되어 상기 시작 명령 신호를 검출하는 검출 장치를 포함하되, 파라미터화 기간 동안 상기 공급 전압 단자 및 출력 단자에 연속적으로 인가되는 전압 레벨은 상기 집적 회로의 정상 동작 전압 레벨보다 더 높은 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 상기 저장 장치에 접속되고, 상기 파라미터화 데이타 신호에 따라 조정되는 아날로그 회로부를 더 포함하는 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 상기 검출 장치는 대략 +5V의 임계 전압을 갖는 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 상기 저장 장치는 불휘발성 저장 장치인 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 상기 집적 회로는 적어도 하나의 센서를 포함하는 것을 특징으로 하는 집적 회로.
- 제10항에 있어서, 상기 파라미터화 데이타 신호는 동기 비트에 이어명령 비트, 어드레스 비트, 및 데이타 비트로 정의되는 것을 특징으로 하는 집적 회로.
- 제15항에 있어서, 상기 동기 비트는 4개의 명령 비트, 4개의 어드레스 비트, 및 12개의 데이타 비트로 이어지는 것을 특징으로 하는 집적 회로.
- 제14항에 있어서, 상기 센서는 홀 센서(Hall sensor)인 것을 특징으로 하는 집적 회로.
- 집적 회로를 파라미터화하기 위한 방법에 있어서,상기 집적 회로의 정상 동작 레벨보다 더 높은 연속적인 전압 레벨을 상기 집적 회로의 공급 전압 단자와 출력 단자에 인가하는 단계, 및파라미터화 신호를 상기 공급 전압 단자와 상기 출력 단자 중 적어도 하나에 인가하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 파라미터화 방법.
- 집적 회로에 있어서,상기 집적 회로를 동작시키기 위해 동작 전압 레벨을 수신하는 복수개 단자, 및상기 파라미터화 신호가 존재하는 동안, 상기 집적 회로의 정상 동작 전압 레벨보다 더 높은 전압 레벨을 적어도 두개의 단자에 연속적으로 인가함으로써 상기 집적 회로를 파라미터화하기 위한 수단을 포함하는 것을 특징으로 하는 집적 회로.
- 제19항에 있어서, 상기 집적 회로를 파라미터화하기 위한 다수의 단자는 상기 집적 회로를 동작시키는 데 필요한 다수의 단자보다 많지 않는 것을 특징으로 하는 집적 회로.
- 집적 회로를 파라미터화하기 위한 시스템에 있어서,상기 집적 회로를 파라미터화하기 위한 기능을 정의하는 제어기, 및상기 제어기에 결합되어 상기 제어기로부터 정의된 기능을 수신하고 상기 기능을 파라미터화 신호로 변환하는 프로토콜 생성기- 상기 프로토콜 생성기는 상기 집적 회로의 공급 전압 단자, 기준 전위 단자, 및 출력 단자에 접속되고, 상기 집적 회로는 상기 파라미터화 신호가 존재하는 기간 동안 상기 집적 회로의 상기 정상 동작 전압 레벨 보다 높은 전압 레벨을 상기 공급 전압 단자와 출력 단자에 연속적으로 인가함으로써 파라미터화됨-;를 포함하는 것을 특징으로 하는 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19819265A DE19819265C1 (de) | 1998-04-30 | 1998-04-30 | Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
DE19819265.7 | 1998-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990083628A KR19990083628A (ko) | 1999-11-25 |
KR100636753B1 true KR100636753B1 (ko) | 2006-10-20 |
Family
ID=7866248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990015581A KR100636753B1 (ko) | 1998-04-30 | 1999-04-30 | 집적 회로의 파라미터화 방법 및 그 집적 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6968484B2 (ko) |
EP (1) | EP0953848B1 (ko) |
JP (1) | JP4598206B2 (ko) |
KR (1) | KR100636753B1 (ko) |
DE (2) | DE19819265C1 (ko) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10013554C5 (de) * | 2000-03-20 | 2007-08-02 | Pepperl + Fuchs Gmbh | Verfahren und Vorrichtung zur bidirektionalen Datenkommunikation mit einer wenigstens ein elektronisches Gerät steuernden Datenverarbeitungseinrichtung |
DE19912446C1 (de) * | 1999-03-19 | 2000-11-09 | Micronas Intermetall Gmbh | Einrichtung zum Einstellen von Betriebsgrößen in mehreren programmierbaren integrierten Schaltungen, insbesondere enthaltend jeweils einen Hallgenerator |
JP3839802B2 (ja) * | 2003-07-25 | 2006-11-01 | 三菱電機株式会社 | 磁気検出装置 |
US20050071387A1 (en) * | 2003-09-29 | 2005-03-31 | International Business Machines Corporation | Automated scalable and adaptive system for memory analysis via the discovery of co-evolving regions |
DE102004007486A1 (de) * | 2004-02-13 | 2005-10-27 | Micronas Gmbh | Sensor mit Multiplex-Datenausgang |
DE102004010852A1 (de) * | 2004-03-05 | 2005-11-17 | Infineon Technologies Ag | Schaltung mit einem Normalbeitriebsmodus und einem Konfigurationsmodus |
DE102005040074B4 (de) | 2005-08-24 | 2007-04-26 | Infineon Technologies Ag | Schaltung und Verfahren zur Bausteinkommunikation |
DE102006022283A1 (de) | 2006-05-11 | 2007-11-15 | Micronas Gmbh | Monolithische Sensoranordnung bzw. Verfahren zum Ansteuern einer monolithischen Sensoranordnung |
DE102006022985A1 (de) * | 2006-05-15 | 2007-11-22 | Micronas Gmbh | Schaltungsanordnung mit einer seriellen Testschnittstelle bzw. serielles Testbetriebsverfahren |
DE502008002380D1 (de) | 2008-03-28 | 2011-03-03 | Micronas Gmbh | Schaltungsanordnung, Vorrichtung bzw. Verfahren zum seriellen Senden von Daten über einen Anschlusskontakt |
EP2136402B1 (de) | 2008-06-19 | 2013-05-15 | Micronas GmbH | Schaltungsanordnung und Verfahren zum Programmieren eines Hallsensors mit vorgeschaltetem Controller |
DE102012013072B4 (de) | 2012-07-02 | 2015-01-08 | Micronas Gmbh | Vorrichtung zur Auswertung eines Magnetfeldes |
DE102013101117B3 (de) * | 2013-02-05 | 2014-06-12 | Bernstein Ag | Adapter zur Programmierung von Messeinheiten und Messeinheit hierzu |
EP2999943B1 (en) | 2013-06-20 | 2022-04-06 | Allegro MicroSystems, LLC | System and method for providing signal encoding representative of a signature region in a target and of a direction of rotation |
US9634715B2 (en) | 2014-02-18 | 2017-04-25 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
US9787495B2 (en) | 2014-02-18 | 2017-10-10 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
JP6301859B2 (ja) | 2014-03-28 | 2018-03-28 | 甲神電機株式会社 | センサユニットとホスト装置およびそのデータ通信方法 |
US9851416B2 (en) | 2014-07-22 | 2017-12-26 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
DE102014014309B4 (de) | 2014-10-01 | 2018-08-16 | Tdk-Micronas Gmbh | Verfahren zum Testen eines Signalpfades |
US9739846B2 (en) | 2014-10-03 | 2017-08-22 | Allegro Microsystems, Llc | Magnetic field sensors with self test |
US10156461B2 (en) | 2014-10-31 | 2018-12-18 | Allegro Microsystems, Llc | Methods and apparatus for error detection in a magnetic field sensor |
US10101410B2 (en) | 2015-10-21 | 2018-10-16 | Allegro Microsystems, Llc | Methods and apparatus for sensor having fault trip level setting |
US10495700B2 (en) | 2016-01-29 | 2019-12-03 | Allegro Microsystems, Llc | Method and system for providing information about a target object in a formatted output signal |
US10495485B2 (en) | 2016-05-17 | 2019-12-03 | Allegro Microsystems, Llc | Magnetic field sensors and output signal formats for a magnetic field sensor |
US10216559B2 (en) | 2016-11-14 | 2019-02-26 | Allegro Microsystems, Llc | Diagnostic fault communication |
US10747708B2 (en) | 2018-03-08 | 2020-08-18 | Allegro Microsystems, Llc | Communication system between electronic devices |
US10656170B2 (en) | 2018-05-17 | 2020-05-19 | Allegro Microsystems, Llc | Magnetic field sensors and output signal formats for a magnetic field sensor |
US10725122B2 (en) | 2018-07-20 | 2020-07-28 | Allegro Microsystems, Llc | Ratiometric sensor output topology and methods |
US11686597B2 (en) | 2019-06-07 | 2023-06-27 | Allegro Microsystems, Llc | Magnetic field sensors and output signal formats for magnetic field sensors |
US11942831B2 (en) | 2020-01-15 | 2024-03-26 | Allegro Microsystems, Llc | Three-phase BLDC motor driver/controller having diagnostic signal processing |
US11029370B1 (en) | 2020-05-22 | 2021-06-08 | Allegro Microsystems, Llc | Sensor output control methods and apparatus |
US11811569B2 (en) | 2020-09-01 | 2023-11-07 | Allegro Microsystems, Llc | Sensor integrated circuits having a single edge nibble transmission (SENT) output |
US11885645B2 (en) | 2021-06-17 | 2024-01-30 | Allegro Microsystems, Llc | Supply voltage configurable sensor |
US11848682B2 (en) | 2022-01-11 | 2023-12-19 | Allegro Microsystems, Llc | Diagnostic circuits and methods for analog-to-digital converters |
US12061937B2 (en) | 2022-06-22 | 2024-08-13 | Allegro Microsystems, Llc | Methods and apparatus for sensor data consistency |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969288A (ja) * | 1995-06-23 | 1997-03-11 | Mitsubishi Electric Corp | 半導体装置およびその試験装置 |
KR0140030B1 (ko) * | 1994-12-30 | 1998-07-15 | 김광호 | 퓨징 시스템 |
KR0174723B1 (ko) * | 1996-04-04 | 1999-04-01 | 김광호 | 퓨징회로 |
KR0183112B1 (ko) * | 1994-11-10 | 1999-04-15 | 김광호 | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59229687A (ja) * | 1983-06-09 | 1984-12-24 | Toshiba Corp | 集積回路装置 |
JPH0752217B2 (ja) | 1986-12-20 | 1995-06-05 | 富士通株式会社 | 半導体装置 |
US4931997A (en) | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
US4940909A (en) | 1989-05-12 | 1990-07-10 | Plus Logic, Inc. | Configuration control circuit for programmable logic devices |
JP2809768B2 (ja) | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
JP2765376B2 (ja) | 1992-07-02 | 1998-06-11 | 日本電気株式会社 | 半導体メモリ |
JP2720718B2 (ja) * | 1992-07-09 | 1998-03-04 | 株式会社デンソー | 半導体センサ装置 |
JP3098879B2 (ja) * | 1993-01-20 | 2000-10-16 | シャープ株式会社 | 磁束密度検出装置 |
US5493532A (en) * | 1994-05-31 | 1996-02-20 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit memory with disabled edge transition pulse generation during special test mode |
US5544107A (en) * | 1994-08-22 | 1996-08-06 | Adaptec, Inc. | Diagnostic data port for a LSI or VLSI integrated circuit |
US5732207A (en) * | 1995-02-28 | 1998-03-24 | Intel Corporation | Microprocessor having single poly-silicon EPROM memory for programmably controlling optional features |
US5703512A (en) * | 1995-06-06 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for test mode entry during power up |
US5627784A (en) | 1995-07-28 | 1997-05-06 | Micron Quantum Devices, Inc. | Memory system having non-volatile data storage structure for memory control parameters and method |
JP3609185B2 (ja) * | 1996-01-30 | 2005-01-12 | 沖電気工業株式会社 | 信号発生回路及びこれを用いたテストモード設定方法 |
JPH1116342A (ja) * | 1997-06-23 | 1999-01-22 | Fujitsu Ltd | 品種切り替え可能な半導体装置及びその動作試験方法 |
US5973900A (en) * | 1997-10-31 | 1999-10-26 | Micron Technology, Inc. | High voltage protection for an integrated circuit input buffer |
-
1998
- 1998-04-30 DE DE19819265A patent/DE19819265C1/de not_active Expired - Fee Related
-
1999
- 1999-02-04 DE DE59910039T patent/DE59910039D1/de not_active Expired - Lifetime
- 1999-02-04 EP EP99102191A patent/EP0953848B1/de not_active Expired - Lifetime
- 1999-04-12 JP JP10344499A patent/JP4598206B2/ja not_active Expired - Fee Related
- 1999-04-30 KR KR1019990015581A patent/KR100636753B1/ko not_active IP Right Cessation
-
2003
- 2003-07-31 US US10/604,579 patent/US6968484B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0183112B1 (ko) * | 1994-11-10 | 1999-04-15 | 김광호 | 집적회로의 동작 세팅을 위한 조정회로 및 그에 따른 제어방법 |
KR0140030B1 (ko) * | 1994-12-30 | 1998-07-15 | 김광호 | 퓨징 시스템 |
JPH0969288A (ja) * | 1995-06-23 | 1997-03-11 | Mitsubishi Electric Corp | 半導体装置およびその試験装置 |
KR0174723B1 (ko) * | 1996-04-04 | 1999-04-01 | 김광호 | 퓨징회로 |
Also Published As
Publication number | Publication date |
---|---|
US6968484B2 (en) | 2005-11-22 |
DE59910039D1 (de) | 2004-09-02 |
JP4598206B2 (ja) | 2010-12-15 |
EP0953848B1 (de) | 2004-07-28 |
US20040133829A1 (en) | 2004-07-08 |
KR19990083628A (ko) | 1999-11-25 |
DE19819265C1 (de) | 1999-08-19 |
EP0953848A3 (de) | 2000-05-10 |
EP0953848A2 (de) | 1999-11-03 |
JPH11330249A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100636753B1 (ko) | 집적 회로의 파라미터화 방법 및 그 집적 회로 | |
US5371709A (en) | Power management system for serial EEPROM device | |
US7120550B2 (en) | Radio-frequency identification circuit oscillator calibration | |
US5583819A (en) | Apparatus and method of use of radiofrequency identification tags | |
US7388468B2 (en) | Method and system to backscatter modulate a radio-frequency signal from an RFID tag in accordance with both an oscillation frequency signal and a command signal | |
US7394324B2 (en) | Method and system to calibrate an oscillator within an RFID circuit utilizing a test signal supplied to the RFID circuit | |
CN112840387A (zh) | 在同步模式下的psi5基极电流采样 | |
CA2366460A1 (en) | Implantable inductively programmed temperature sensing transponder | |
US6653893B2 (en) | Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit | |
EP2128736B1 (en) | Electronic circuit device | |
US20050225436A1 (en) | Method and system to calibrate an oscillator within an RFID circuit responsive to a received update value | |
KR100558559B1 (ko) | 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법 | |
US6796501B2 (en) | Smart card reader circuit and method of monitoring | |
US6927580B2 (en) | Detection of a variation in the environment of an integrated circuit | |
US7009890B2 (en) | Non-volatile semiconductor memory array and method of reading the same memory array | |
US6118709A (en) | Externally controlled power on reset device for non-volatile memory in integrated circuit form | |
US20020179707A1 (en) | Smart card reader circuit and insertion detection method | |
US6664900B1 (en) | Programmable transducer device | |
US6704676B2 (en) | Method and circuit configuration for identifying an operating property of an integrated circuit | |
US6486648B1 (en) | Electronic circuit including an analog output through which an adjustment means is programmed | |
KR100549916B1 (ko) | 오디오 잭 감지 장치 | |
US5467267A (en) | PROM built-in micro computer | |
US7982483B2 (en) | Circuit and method for component communication | |
US7233618B2 (en) | Circuit configuration and method for transmitting digital signals | |
US7380182B2 (en) | Method and apparatus for checking output signals of an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131004 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |