JPH11160389A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH11160389A JPH11160389A JP9329346A JP32934697A JPH11160389A JP H11160389 A JPH11160389 A JP H11160389A JP 9329346 A JP9329346 A JP 9329346A JP 32934697 A JP32934697 A JP 32934697A JP H11160389 A JPH11160389 A JP H11160389A
- Authority
- JP
- Japan
- Prior art keywords
- load
- relay
- circuit
- tested
- load circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体試験装置による被測定デバイスの負荷
試験および無負荷試験において、負荷回路をＯＮ／ＯＦ
Ｆさせるリレーを駆動させるための回路を用意しなくて
も、リレーをＯＮ／ＯＦＦさせることができる半導体試
験装置を提供する。 【解決手段】 負荷回路をＯＮ／ＯＦＦするリレー４を
負荷回路用電源７の電圧によって駆動する。
試験および無負荷試験において、負荷回路をＯＮ／ＯＦ
Ｆさせるリレーを駆動させるための回路を用意しなくて
も、リレーをＯＮ／ＯＦＦさせることができる半導体試
験装置を提供する。 【解決手段】 負荷回路をＯＮ／ＯＦＦするリレー４を
負荷回路用電源７の電圧によって駆動する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体試験装置、
特に半導体試験装置の負荷回路接続方式に関する。
特に半導体試験装置の負荷回路接続方式に関する。
【０００２】
【従来の技術】従来の技術による半導体試験装置の被測
定デバイスの出力端子へ負荷を接続、切り離しを行う部
分の構成図を図２に示す。この図の符号１は入力信号を
発生するドライバ、２は出力信号のレベル判定を行うコ
ンパレータ、３は被測定デバイス、４はリレー、５はプ
ルアップ用負荷抵抗、６はプルダウン用負荷抵抗、７は
負荷回路用電源、８は前記リレー４を駆動する駆動回路
を表し、各構成要素は図示のように接続される。
定デバイスの出力端子へ負荷を接続、切り離しを行う部
分の構成図を図２に示す。この図の符号１は入力信号を
発生するドライバ、２は出力信号のレベル判定を行うコ
ンパレータ、３は被測定デバイス、４はリレー、５はプ
ルアップ用負荷抵抗、６はプルダウン用負荷抵抗、７は
負荷回路用電源、８は前記リレー４を駆動する駆動回路
を表し、各構成要素は図示のように接続される。
【０００３】このような構成による半導体試験装置によ
って被測定デバイスの試験を行うときは通常、まず無負
荷の条件で被測定デバイス３の試験を行う。この時、リ
レー４はＯＦＦさせた状態でドライバ１から前記被測定
デバイス３の入力ピンに信号を与え、コンパレータ２に
よってレベルを判定する試験をおこなう。
って被測定デバイスの試験を行うときは通常、まず無負
荷の条件で被測定デバイス３の試験を行う。この時、リ
レー４はＯＦＦさせた状態でドライバ１から前記被測定
デバイス３の入力ピンに信号を与え、コンパレータ２に
よってレベルを判定する試験をおこなう。
【０００４】また、負荷試験をおこなう場合、リレー４
をＯＮさせて被測定デバイス３にプルアップ用負荷抵抗
５とプルダウン用負荷抵抗６とを接続させた状態で同様
の試験をおこなっている。
をＯＮさせて被測定デバイス３にプルアップ用負荷抵抗
５とプルダウン用負荷抵抗６とを接続させた状態で同様
の試験をおこなっている。
【０００５】
【発明が解決しようとする課題】ところが上述の方法で
は、リレー４のＯＮ／ＯＦＦ制御をリレー駆動回路８で
おこなっているが、被測定デバイス３の測定ピンは数十
ピンであることが多く、半導体試験装置全体では、数百
ピン〜数千ピンにもなり、リレー駆動回路もその数だけ
必要となり、回路規模が膨大なものになってしまうこと
が課題となっていた。
は、リレー４のＯＮ／ＯＦＦ制御をリレー駆動回路８で
おこなっているが、被測定デバイス３の測定ピンは数十
ピンであることが多く、半導体試験装置全体では、数百
ピン〜数千ピンにもなり、リレー駆動回路もその数だけ
必要となり、回路規模が膨大なものになってしまうこと
が課題となっていた。
【０００６】本発明はこのような背景の下になされたも
ので、被測定デバイスを無負荷で試験する場合と、負荷
試験をおこなう場合とでリレーを駆動させるための回路
を用意しなくても、リレーをＯＮ／ＯＦＦ制御すること
ができ、回路を簡素化できる半導体試験装置を提供する
ことを目的とする。
ので、被測定デバイスを無負荷で試験する場合と、負荷
試験をおこなう場合とでリレーを駆動させるための回路
を用意しなくても、リレーをＯＮ／ＯＦＦ制御すること
ができ、回路を簡素化できる半導体試験装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に請求項１に記載の発明は、被測定デバイスの複数の入
力端子毎に設けられ、該複数の入力端子にそれぞれ測定
用信号を印加する複数のドライバと、前記被測定デバイ
スの複数の出力端子毎に設けられ、該複数の出力端子か
ら出力された信号レベルを判定する複数のコンパレータ
と、前記複数の出力端子毎に設けられ、該複数の出力端
子にそれぞれ接続または切り離しされる複数の負荷回路
と、該複数の負荷回路毎に設けられ、前記複数の出力端
子にそれぞれ接続されたとき前記複数の負荷回路に印加
する電圧を与えるためプログラムによって前記負荷回路
毎にＯＮ／ＯＦＦすることを可能とした複数の負荷回路
用電源と、前記複数の負荷回路毎に設けられ、前記複数
の負荷回路用電源によって駆動される複数のリレーとを
具備してなる半導体試験装置を提供する。
に請求項１に記載の発明は、被測定デバイスの複数の入
力端子毎に設けられ、該複数の入力端子にそれぞれ測定
用信号を印加する複数のドライバと、前記被測定デバイ
スの複数の出力端子毎に設けられ、該複数の出力端子か
ら出力された信号レベルを判定する複数のコンパレータ
と、前記複数の出力端子毎に設けられ、該複数の出力端
子にそれぞれ接続または切り離しされる複数の負荷回路
と、該複数の負荷回路毎に設けられ、前記複数の出力端
子にそれぞれ接続されたとき前記複数の負荷回路に印加
する電圧を与えるためプログラムによって前記負荷回路
毎にＯＮ／ＯＦＦすることを可能とした複数の負荷回路
用電源と、前記複数の負荷回路毎に設けられ、前記複数
の負荷回路用電源によって駆動される複数のリレーとを
具備してなる半導体試験装置を提供する。
【０００８】また、請求項２に記載の発明は、前記リレ
ーが、前記負荷回路用電源の電圧によって駆動されたと
き、前記負荷回路が前記出力端子に接続されることを特
徴とする請求項１に記載の半導体試験装置を提供する。
ーが、前記負荷回路用電源の電圧によって駆動されたと
き、前記負荷回路が前記出力端子に接続されることを特
徴とする請求項１に記載の半導体試験装置を提供する。
【０００９】
【発明の実施の形態】以下、この発明の一実施の形態に
ついて図を参照しながら説明する。図１はこの発明の一
実施形態による半導体試験装置の負荷の接続制御に関す
る部分の構成を示すブロック図である。
ついて図を参照しながら説明する。図１はこの発明の一
実施形態による半導体試験装置の負荷の接続制御に関す
る部分の構成を示すブロック図である。
【００１０】この図において、符号１は被測定デバイス
３の入力端子に印加する信号を発生するドライバであ
り、２は前記被測定デバイス３の出力端子の信号レベル
を検知するコンパレータ、３は被測定デバイス（以下Ｄ
ＵＴと略称する）、４はリレー、５はプルアップ用負荷
抵抗、６はプルダウン用負荷抵抗、７は負荷回路用電源
を表し、各構成要素は図示のように接続されている。
３の入力端子に印加する信号を発生するドライバであ
り、２は前記被測定デバイス３の出力端子の信号レベル
を検知するコンパレータ、３は被測定デバイス（以下Ｄ
ＵＴと略称する）、４はリレー、５はプルアップ用負荷
抵抗、６はプルダウン用負荷抵抗、７は負荷回路用電源
を表し、各構成要素は図示のように接続されている。
【００１１】また、符号１、２および４〜７の前記各構
成要素は一式分だけを図示してあるが、実際は前記被測
定デバイス３の入力ピン数と出力ピン数の和の数だけ用
意されているものとする。
成要素は一式分だけを図示してあるが、実際は前記被測
定デバイス３の入力ピン数と出力ピン数の和の数だけ用
意されているものとする。
【００１２】このような構成による半導体試験装置にお
いて、通常ＤＵＴ３を無負荷で試験する場合はリレー４
をＯＦＦさせた状態で試験を行い、前記ＤＵＴ３を負荷
をかけて試験をおこなう場合はリレー４をＯＮさせＤＵ
Ｔ３にプルアップ用負荷抵抗５とプルダウン用負荷抵抗
６とを接続させた状態で試験をおこなう。
いて、通常ＤＵＴ３を無負荷で試験する場合はリレー４
をＯＦＦさせた状態で試験を行い、前記ＤＵＴ３を負荷
をかけて試験をおこなう場合はリレー４をＯＮさせＤＵ
Ｔ３にプルアップ用負荷抵抗５とプルダウン用負荷抵抗
６とを接続させた状態で試験をおこなう。
【００１３】このとき、前記リレー４を駆動する制御
は、このリレー４のコイルが前記負荷回路用電源７に接
続されているので、この負荷回路用電源７の電圧がプロ
グラムによる制御によって印加されることにより、前記
リレー４に電圧が印加されて駆動される。
は、このリレー４のコイルが前記負荷回路用電源７に接
続されているので、この負荷回路用電源７の電圧がプロ
グラムによる制御によって印加されることにより、前記
リレー４に電圧が印加されて駆動される。
【００１４】次に、この回路の動作を具体的に説明す
る。通常、ＤＵＴ３の負荷回路は電源に接続されたプル
アップ用負荷抵抗５とＧＮＤに接続されたプルダウン用
負荷抵抗６とが図示のように接続されることにより、ス
レッシホールドレベルと負荷の値が決められる。
る。通常、ＤＵＴ３の負荷回路は電源に接続されたプル
アップ用負荷抵抗５とＧＮＤに接続されたプルダウン用
負荷抵抗６とが図示のように接続されることにより、ス
レッシホールドレベルと負荷の値が決められる。
【００１５】また、リレー４の駆動コイルの片方の端子
はＧＮＤに接続し、もう一つの端子は、負荷回路用電源
７に接続されている。ＤＵＴ３の無負荷試験のときは、
負荷回路用電源７からは電圧を供給せずＧＮＤレベルに
しておくので、リレー４の駆動コイルには電流が流れな
いため、リレー４はＯＮせず負荷回路はＤＵＴには接続
されない。
はＧＮＤに接続し、もう一つの端子は、負荷回路用電源
７に接続されている。ＤＵＴ３の無負荷試験のときは、
負荷回路用電源７からは電圧を供給せずＧＮＤレベルに
しておくので、リレー４の駆動コイルには電流が流れな
いため、リレー４はＯＮせず負荷回路はＤＵＴには接続
されない。
【００１６】次に、ＤＵＴ３の負荷試験のときは、負荷
回路用電源７はあらかじめ設定された電圧値にレベルが
上げられる。このとき、負荷回路のスレッシホールドレ
ベルが決まると同時に前記リレー４の駆動コイルにも電
流が流れてこのリレー４はＯＮとなり、プルアップ用抵
抗５とプルダウン用抵抗６とによる負荷回路が前記リレ
ー４の接点を介して測定回路に接続される。
回路用電源７はあらかじめ設定された電圧値にレベルが
上げられる。このとき、負荷回路のスレッシホールドレ
ベルが決まると同時に前記リレー４の駆動コイルにも電
流が流れてこのリレー４はＯＮとなり、プルアップ用抵
抗５とプルダウン用抵抗６とによる負荷回路が前記リレ
ー４の接点を介して測定回路に接続される。
【００１７】以上、本発明の一実施形態の動作を図面を
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
【００１８】
【発明の効果】これまでに説明したように、この発明に
よれば半導体試験装置において、ＤＵＴを無負荷で試験
する場合と負荷試験をおこなう場合とで、負荷回路に接
続されたリレーをＯＮ／ＯＦＦさせる方法として負荷回
路用電源によってリレーを駆動するようにしたので、リ
レーを駆動させるための回路を用意しなくても負荷回路
をＯＮ／ＯＦＦさせることができるという効果が得られ
る。
よれば半導体試験装置において、ＤＵＴを無負荷で試験
する場合と負荷試験をおこなう場合とで、負荷回路に接
続されたリレーをＯＮ／ＯＦＦさせる方法として負荷回
路用電源によってリレーを駆動するようにしたので、リ
レーを駆動させるための回路を用意しなくても負荷回路
をＯＮ／ＯＦＦさせることができるという効果が得られ
る。
【図１】 本発明の一実施形態による半導体試験装置の
構成を示す回路図
構成を示す回路図
【図２】 従来の半導体試験装置の構成を示す回路図
１ ドライバ ２ コンパレータ ３ 被測定デバイス（ＤＵＴ） ４ リレー ５ プルアップ用負荷抵抗 ６ プルダウン用負荷抵抗 ７ 負荷回路用電源 ８ リレー駆動回路
Claims (2)
- 【請求項１】 被測定デバイスの複数の入力端子毎に設
けられ、該複数の入力端子にそれぞれ測定用信号を印加
する複数のドライバと、 前記被測定デバイスの複数の出力端子毎に設けられ、該
複数の出力端子から出力された信号レベルを判定する複
数のコンパレータと、 前記複数の出力端子毎に設けられ、該複数の出力端子に
それぞれ接続または切り離しされる複数の負荷回路と、 該複数の負荷回路毎に設けられ、前記複数の出力端子に
それぞれ接続されたとき前記複数の負荷回路に印加する
電圧を与えるためプログラムによって前記負荷回路毎に
ＯＮ／ＯＦＦすることを可能とした複数の負荷回路用電
源と、 前記複数の負荷回路毎に設けられ、前記複数の負荷回路
用電源によって駆動される複数のリレーとを具備してな
る半導体試験装置 - 【請求項２】 前記リレーは、 前記負荷回路用電源の電圧によって駆動されたとき、前
記負荷回路が前記出力端子に接続されることを特徴とす
る請求項１に記載の半導体試験装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329346A JPH11160389A (ja) | 1997-11-28 | 1997-11-28 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329346A JPH11160389A (ja) | 1997-11-28 | 1997-11-28 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11160389A true JPH11160389A (ja) | 1999-06-18 |
Family
ID=18220436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9329346A Withdrawn JPH11160389A (ja) | 1997-11-28 | 1997-11-28 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11160389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112162166A (zh) * | 2020-09-25 | 2021-01-01 | 珠海智融科技有限公司 | Usb充电口空载检测电路及其检测方法 |
-
1997
- 1997-11-28 JP JP9329346A patent/JPH11160389A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112162166A (zh) * | 2020-09-25 | 2021-01-01 | 珠海智融科技有限公司 | Usb充电口空载检测电路及其检测方法 |
| CN112162166B (zh) * | 2020-09-25 | 2022-02-25 | 珠海智融科技股份有限公司 | Usb充电口空载检测电路及其检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| JP4211368B2 (ja) | 表示駆動回路の試験方法 | |
| JPH11160389A (ja) | 半導体試験装置 | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP2009288064A (ja) | 半導体試験装置及び方法 | |
| JP3331103B2 (ja) | Ｉｃテスタの電流測定装置 | |
| JP3071768B2 (ja) | リレー診断装置および診断方法 | |
| KR100474986B1 (ko) | 반도체장치 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| KR100385398B1 (ko) | 접속 점검 기능을 가진 집적 회로 번인 장치, 검사용 기판 및 접속 점검 방법 | |
| KR970006388B1 (ko) | 릴레이 동작 감시회로 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| KR100470989B1 (ko) | 검증용프로우브카드 | |
| JPH09171045A (ja) | 電源試験装置 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 | |
| SU1659924A1 (ru) | Способ контрол контактировани интегральных схем | |
| JPH11316262A (ja) | Ｉｃ試験装置 | |
| KR100215837B1 (ko) | 핀 일렉트로닉스 | |
| JP2000304805A (ja) | 半導体試験装置におけるコンパレータ回路 | |
| JPH09288151A (ja) | 外部負荷回路用電源回路 | |
| JPH0637781U (ja) | プルアップ抵抗の検査装置 | |
| JP2003035750A (ja) | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |