JPH06162769A - 記憶制御装置及び記憶制御方法 - Google Patents
記憶制御装置及び記憶制御方法Info
- Publication number
- JPH06162769A JPH06162769A JP4314919A JP31491992A JPH06162769A JP H06162769 A JPH06162769 A JP H06162769A JP 4314919 A JP4314919 A JP 4314919A JP 31491992 A JP31491992 A JP 31491992A JP H06162769 A JPH06162769 A JP H06162769A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- refresh
- memory
- interval
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】本発明は、温度に対応してリフレッシュ間隔を
変化させ、常温動作時のリフレッシュ損失時間を削減
し、メモリ性能の向上を図った記憶制御装置、及び記憶
制御方法を提供することを目的とする。 【構成】コンパレータ１０は、サーミスタ７が検出した
温度情報と、温度指定レジスタ９の情報とを比較する。
そしてコンパレータ１０は、現在の温度が指定温度より
低い場合は長い時間を、指定温度より高い場合は短い時
間をインターバルタイマ６に指定する。
変化させ、常温動作時のリフレッシュ損失時間を削減
し、メモリ性能の向上を図った記憶制御装置、及び記憶
制御方法を提供することを目的とする。 【構成】コンパレータ１０は、サーミスタ７が検出した
温度情報と、温度指定レジスタ９の情報とを比較する。
そしてコンパレータ１０は、現在の温度が指定温度より
低い場合は長い時間を、指定温度より高い場合は短い時
間をインターバルタイマ６に指定する。
Description
【０００１】
【産業上の利用分野】本発明は、リフレッシュによる損
失時間の改善を図った記憶制御装置、及び記憶制御方法
に関する。
失時間の改善を図った記憶制御装置、及び記憶制御方法
に関する。
【０００２】
【従来の技術】従来より、ＤＲＡＭと称される記憶装置
が提供されている。このＤＲＡＭは、記憶を保持する為
に、一定時間内に必ずアクセスが必要であり、この為
に、リフレッシュと称される動作が行われるものであ
る。この間に、ＣＰＵからメモリをアクセスすると待ち
時間が発生するものであった。
が提供されている。このＤＲＡＭは、記憶を保持する為
に、一定時間内に必ずアクセスが必要であり、この為
に、リフレッシュと称される動作が行われるものであ
る。この間に、ＣＰＵからメモリをアクセスすると待ち
時間が発生するものであった。
【０００３】
【発明が解決しようとする課題】従来のＤＲＡＭにあっ
ては、リフレッシュ期間中に、ＣＰＵからメモリをアク
セスすると待ち時間が発生し、ＣＰＵのメモリアクセス
性能を低下させるものであった。例えば、１６μｓ毎に
リフレッシュを必要とし、毎回１．６μｓのリフレッシ
ュ動作時間が必要とすると、 （１．６÷１６）×１００＝１０％ のリフレッシュ損失時間が発生するものである。
ては、リフレッシュ期間中に、ＣＰＵからメモリをアク
セスすると待ち時間が発生し、ＣＰＵのメモリアクセス
性能を低下させるものであった。例えば、１６μｓ毎に
リフレッシュを必要とし、毎回１．６μｓのリフレッシ
ュ動作時間が必要とすると、 （１．６÷１６）×１００＝１０％ のリフレッシュ損失時間が発生するものである。
【０００４】尚、ＤＲＡＭのリフレッシュ間隔の規定
は、一般的に、最高使用温度にて保証する為のものであ
り、常温動作ではリフレッシュ間隔を長くすることが可
能である。
は、一般的に、最高使用温度にて保証する為のものであ
り、常温動作ではリフレッシュ間隔を長くすることが可
能である。
【０００５】本発明は上記事情を考慮して成されたもの
であり、温度に対応してリフレッシュ間隔を変化させ、
常温動作時のリフレッシュ損失時間を削減し、メモリ性
能の向上を図った記憶制御装置を提供することを目的と
する。
であり、温度に対応してリフレッシュ間隔を変化させ、
常温動作時のリフレッシュ損失時間を削減し、メモリ性
能の向上を図った記憶制御装置を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成する為に、リフレッシュにより記憶を保持するメモリ
と、このメモリのリフレッシュを制御する手段と、温度
を検出する手段と、この温度手段にて検出された情報に
従って前記リフレッシュ制御手段に対してリフレッシュ
間隔を指定する手段とを具備し、前記検出温度に対応し
て前記リフレッシュ間隔を変化させることを特徴とする
記憶制御装置にある。
成する為に、リフレッシュにより記憶を保持するメモリ
と、このメモリのリフレッシュを制御する手段と、温度
を検出する手段と、この温度手段にて検出された情報に
従って前記リフレッシュ制御手段に対してリフレッシュ
間隔を指定する手段とを具備し、前記検出温度に対応し
て前記リフレッシュ間隔を変化させることを特徴とする
記憶制御装置にある。
【０００７】又、本発明は上記目的を達成する為に、リ
フレッシュにより記憶を保持すると共に当該リフレッシ
ュ動作を制御するものに於いて、温度を検出して当該検
出温度情報に基づいて前記リフレッシュの間隔を制御す
るようにしたことを特徴とする記憶制御方法にある。
フレッシュにより記憶を保持すると共に当該リフレッシ
ュ動作を制御するものに於いて、温度を検出して当該検
出温度情報に基づいて前記リフレッシュの間隔を制御す
るようにしたことを特徴とする記憶制御方法にある。
【０００８】
【作用】本発明では、温度に対応してリフレッシュ間隔
を変化させ、常温動作時のリフレッシュ損失時間を削減
できる。
を変化させ、常温動作時のリフレッシュ損失時間を削減
できる。
【０００９】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１０】即ち、１はシステム全体の制御を司る中央
制御装置としてのＣＰＵ。２は記憶制御装置。３はメモ
リ素子。４は、ＣＰＵ１のアクセスとリフレッシュ制御
回路５のアクセスの調停を行うメモリアクセス制御回
路。６はリフレッシュ間隔で割り込み発生するインター
バルタイマ。７は温度を検出するサーミスタ。８はサー
ミスタ７が検出した温度をデジタルデータに変換するＡ
／Ｄ変換回路。９はリフレッシュ間隔切替え温度を設定
する温度指定レジスタ、１０は、温度指定レジスタ９と
Ａ／Ｄ変換回路８の出力を比較し、インターバルタイマ
６に対してリフレッシュ間隔切替えを指示するコンパレ
ータ。上記構成につき、その作用を以下に説明する。
制御装置としてのＣＰＵ。２は記憶制御装置。３はメモ
リ素子。４は、ＣＰＵ１のアクセスとリフレッシュ制御
回路５のアクセスの調停を行うメモリアクセス制御回
路。６はリフレッシュ間隔で割り込み発生するインター
バルタイマ。７は温度を検出するサーミスタ。８はサー
ミスタ７が検出した温度をデジタルデータに変換するＡ
／Ｄ変換回路。９はリフレッシュ間隔切替え温度を設定
する温度指定レジスタ、１０は、温度指定レジスタ９と
Ａ／Ｄ変換回路８の出力を比較し、インターバルタイマ
６に対してリフレッシュ間隔切替えを指示するコンパレ
ータ。上記構成につき、その作用を以下に説明する。
【００１１】ＣＰＵ１が記憶制御装置２をアクセスする
場合、ＣＰＵ１のアクセス要求をメモリアクセス制御回
路４が検知し、リフレッシュ中でなければ、そのままメ
モリ素子３に接続する。リフレッシュ中の場合は、ＣＰ
Ｕ１のアクセスが終了するのを待ってメモリ素子３に接
続する。
場合、ＣＰＵ１のアクセス要求をメモリアクセス制御回
路４が検知し、リフレッシュ中でなければ、そのままメ
モリ素子３に接続する。リフレッシュ中の場合は、ＣＰ
Ｕ１のアクセスが終了するのを待ってメモリ素子３に接
続する。
【００１２】リフレッシュは、インターバルタイマ６の
割り込みによって、リフレッシュ制御回路５が起動さ
れ、これをメモリアクセス制御回路４が検知して、ＣＰ
Ｕ１のアクセス中でなければ、そのままメモリ素子３に
対してリフレッシュ動作を開始する。ＣＰＵ１のアクセ
ス中の場合は、ＣＰＵ１のアクセスが終了するのを待っ
てメモリ素子３に対してリフレッシュ動作を開始する。
割り込みによって、リフレッシュ制御回路５が起動さ
れ、これをメモリアクセス制御回路４が検知して、ＣＰ
Ｕ１のアクセス中でなければ、そのままメモリ素子３に
対してリフレッシュ動作を開始する。ＣＰＵ１のアクセ
ス中の場合は、ＣＰＵ１のアクセスが終了するのを待っ
てメモリ素子３に対してリフレッシュ動作を開始する。
【００１３】温度によりリフレッシュ間隔の切替えは、
次のように行う。即ち、サーミスタ７により検出された
アナログ温度情報は、Ａ／Ｄ変換回路８によりデジタル
データに変換される。コンパレータ１０はＡ／Ｄ変換回
路８の情報と、温度指定レジスタ９の情報とを比較し、
現在の温度が指定温度より低い場合は長い時間を、指定
温度より高い場合は短い時間をインターバルタイマ６に
指定する。上記実施例によれば、従来技術例に比して、
常温動作に於けるリフレッシュ間隔を１６０μｓにでき
たとすると、 （１．６÷１６０）×１００＝１％ のリフレッシュ損失時間となり、従来例の１０％に比し
て、著しくメモリの性能向上が図れるものである。
次のように行う。即ち、サーミスタ７により検出された
アナログ温度情報は、Ａ／Ｄ変換回路８によりデジタル
データに変換される。コンパレータ１０はＡ／Ｄ変換回
路８の情報と、温度指定レジスタ９の情報とを比較し、
現在の温度が指定温度より低い場合は長い時間を、指定
温度より高い場合は短い時間をインターバルタイマ６に
指定する。上記実施例によれば、従来技術例に比して、
常温動作に於けるリフレッシュ間隔を１６０μｓにでき
たとすると、 （１．６÷１６０）×１００＝１％ のリフレッシュ損失時間となり、従来例の１０％に比し
て、著しくメモリの性能向上が図れるものである。
【００１４】尚、本発明は上記実施例に限定されるもの
ではなく、例えばＣＰＵがＡ／Ｄ変換回路の出力を読込
んで、インターバルタイマの設定を行う方法でも実現可
能であり、要旨を逸脱しない限り種々の変形が可能なこ
とは勿論である。
ではなく、例えばＣＰＵがＡ／Ｄ変換回路の出力を読込
んで、インターバルタイマの設定を行う方法でも実現可
能であり、要旨を逸脱しない限り種々の変形が可能なこ
とは勿論である。
【００１５】
【発明の効果】上述したように本発明によれば、リフレ
ッシュ損失時間の著しい低減を図れるので、メモリの著
しい性能の向上を図れるものである。
ッシュ損失時間の著しい低減を図れるので、メモリの著
しい性能の向上を図れるものである。
【図１】本発明の実施例に係わる文書作成装置の概略構
成を示すブロック図。
成を示すブロック図。
１…ＣＰＵ、２…記憶制御装置、３…メモリ素子、５…
リフレッシュ制御回路、７…サーミスタ、９…温度指定
レジスタ、１０…コンパレータ。
リフレッシュ制御回路、７…サーミスタ、９…温度指定
レジスタ、１０…コンパレータ。
Claims (2)
- 【請求項１】 リフレッシュにより記憶を保持するメモ
リと、 このメモリのリフレッシュを制御する手段と、 温度を検出する手段と、 この温度手段にて検出された情報に従って、前記リフレ
ッシュ制御手段に対してリフレッシュ間隔を指定する手
段とを具備し、 前記検出温度に対応して前記リフレッシュ間隔を変化さ
せることを特徴とする記憶制御装置。 - 【請求項２】 リフレッシュにより記憶を保持すると共
に、当該リフレッシュ動作を制御するものに於いて、 温度を検出して当該検出温度情報に基づいて前記リフレ
ッシュの間隔を制御するようにしたことを特徴とする記
憶制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314919A JPH06162769A (ja) | 1992-11-25 | 1992-11-25 | 記憶制御装置及び記憶制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314919A JPH06162769A (ja) | 1992-11-25 | 1992-11-25 | 記憶制御装置及び記憶制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06162769A true JPH06162769A (ja) | 1994-06-10 |
Family
ID=18059229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4314919A Pending JPH06162769A (ja) | 1992-11-25 | 1992-11-25 | 記憶制御装置及び記憶制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06162769A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032428A (ja) * | 2003-07-12 | 2005-02-03 | Samsung Electronics Co Ltd | メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 |
| KR100712545B1 (ko) * | 2006-01-11 | 2007-05-02 | 삼성전자주식회사 | 구간별 온도에 따라 온도 코드를 발생하는 온도 센서 및구간별 온도 검출 방법 |
-
1992
- 1992-11-25 JP JP4314919A patent/JPH06162769A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032428A (ja) * | 2003-07-12 | 2005-02-03 | Samsung Electronics Co Ltd | メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 |
| KR100712545B1 (ko) * | 2006-01-11 | 2007-05-02 | 삼성전자주식회사 | 구간별 온도에 따라 온도 코드를 발생하는 온도 센서 및구간별 온도 검출 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6011394B2 (ja) | デ−タ処理システム | |
| JPH06162769A (ja) | 記憶制御装置及び記憶制御方法 | |
| JPH097367A (ja) | Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法 | |
| JPH0535653A (ja) | Ｄｍａ制御方式 | |
| JPH06161934A (ja) | ディスク制御装置 | |
| JP4158569B2 (ja) | 情報処理装置及び情報処理方法 | |
| JPH05120870A (ja) | Ｄ−ｒａｍのリフレツシユ方式 | |
| JPH0667207B2 (ja) | 電力変換器の制御装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH10199236A (ja) | Ｄｒａｍコントローラ | |
| JP2990960B2 (ja) | 直接メモリアクセス制御装置 | |
| JPH02196544A (ja) | 通信制御装置 | |
| JPH0227590A (ja) | ダイナミックメモリのリフレッシュ制御装置 | |
| JPH0635697A (ja) | 制御装置 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPH0127457B2 (ja) | ||
| JPH04362593A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH0352188A (ja) | 記憶装置 | |
| JPH0455897A (ja) | 音声応答装置 | |
| JPH0497416A (ja) | 受信バッファの制御方式 | |
| JP2001266571A (ja) | Ｄｒａｍのリフレッシュ動作の制御方法 | |
| JPH11149447A (ja) | Ｃｐｕアクセス方式 | |
| JPH01243160A (ja) | データ転送制御方式 | |
| JPH0137766B2 (ja) | ||
| JPH0535357A (ja) | 半導体記憶装置 |