JPH04362593A - Ｄｒａｍのリフレッシュ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサとキャッシ
ュメモリとが実装されたプロセッシング・エレメントを
複数有したマルチプロセッシング装置から共有メモリと
して使用されるＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）に対して、一定期間内に所定回数のリフレッ
シュ操作を保証するＤＲＡＭのリフレッシュ制御方式に
関するものである。

【０００２】

【従来の技術】ＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）は、メモリセル中の静電容量素子に蓄えられ
た電荷量の多少により情報を記憶するメモリ素子であり
、アクセスしない時でも一定時間ごとに情報を読み出し
て再書き込みするリフレッシュ操作が必要である。ＤＲ
ＡＭに対するリフレッシュを制御する方式としては、次
の（１），（２），（３）が知られている。

【０００３】（１）一時期にＤＲＡＭの全てのメモリセ
ルに対してリフレッシュ操作を行うもので、リフレッシ
ュ操作の期間中は、プロセッシング装置のＤＲＡＭに対
するアクセスを停止させる方式である。

【０００４】（２）一定期間内に一定間隔で複数回のリ
フレッシュ操作を行なうことによって、ＤＲＡＭ内の全
てのメモリセルをリフレッシュさせるもので、リフレッ
シュ操作とＤＲＡＭへのアクセスとが競合したときだけ
、アクセス要求を出したプロセッシング装置を停止させ
る方式。

【０００５】（３）ダイナミックＲＡＭ動的リフレッシ
ュ法によるもの。このダイナミックＲＡＭ動的リフレッ
シュ法は、後で簡単に説明するが、詳しくは、次の参考
文献１を参照されたい。

【０００６】参考文献１：「ダイナミックＲＡＭ動的リ
フレッシュ法の応用」　　松井祥悟著情報処理学会　　
計算機アーキテクチャ研究会報告　９０−ＡＲＣ−８０
−１４

【０００７】

【発明が解決しようとする課題】ところで、リフレッシ
ュ操作は一定の期間内に確実に行う必要があり、リフレ
ッシュ操作とプロセッシング装置からのＤＲＡＭへのア
クセスとが競合を起こした場合、通常では、リフレッシ
ュ操作を優先させる必要がある。従って、競合発生時に
は、プロセッシング装置のＤＲＡＭへのアクセスが待た
されることになり、競合の発生する確率によってはアク
セス待ちの時間は、最悪の場合には全リフレッシュ操作
期間となり、その結果、システムのスループットが大幅
に低下するという不都合を招く虞れがある。

【０００８】上記（１），（２）のいずれの方式でも、
ＤＲＡＭの全てのメモリセルをリフレッシュするのに必
要なリフレッシュ操作期間は等しい。ただし、リフレッ
シュ操作とプロセッシング装置からのＤＲＡＭへのアク
セスとが競合する確率が異なり、それによって、プロセ
ッシング装置の停止期間に差が出る。しかし、いずれに
しても、前記競合によるアクセス待ちのためのスループ
ットの低下は無視できるものではなく、改善が望まれて
いる。

【０００９】一方、（３）の方式は、プロセッシング装
置からのアクセスをリフレッシュ操作として有効に活用
するもので、プロセッシング装置からアクセスされたＤ
ＲＡＭのアドレスを記憶しておいて、不要なリフレッシ
ュ操作を省くことで、本来のリフレッシュ操作回数を少
なくして競合の発生確立をより小さくするため、スルー
プットの向上を図ることができるが、ハードウエアコス
トが大きくなるという問題がある。

【００１０】本発明は前記事情に鑑みてなされたもので
、プロセッサとキャッシュメモリとが実装されたプロセ
ッシング・エレメントを複数有したマルチプロセッシン
グ装置から共有メモリとして使用されるＤＲＡＭに対し
て、一定期間内に所定回数のリフレッシュ操作を保証す
るＤＲＡＭのリフレッシュ制御方式であって、リフレッ
シュ操作とプロセッシング・エレメントからのＤＲＡＭ
へのアクセスとの競合の発生確立をより低くして、シス
テムのスループットを向上させることができ、しかも、
ハードウェアコストも比較的に安価に抑えることができ
るＤＲＡＭのリフレッシュ制御方式を提供することを目
的とする。

【００１１】

【課題を解決するための手段】本発明に係るＤＲＡＭの
リフレッシュ制御方式は、プロセッサとキャッシュメモ
リとが実装されたプロセッシング・エレメントを複数有
したマルチプロセッシング装置から共有メモリとして使
用されるＤＲＡＭに対して、一定期間内に所定回数のリ
フレッシュ操作を保証するものである。

【００１２】具体的には、前記プロセッシング・エレメ
ントのＤＲＡＭに対するアクセス状況に応じてＤＲＡＭ
のリフレッシュ操作の実行を制御するリフレッシュ制御
装置を備えている。

【００１３】そして、このリフレッシュ制御装置には、
プロセッシング・エレメントからＤＲＡＭへのアクセス
の無い期間を検出するアクセス状況検出機能と、リフレ
ッシュ期間の残り時間がリフレッシュ操作を必要回数だ
け繰り返すのに要する時間よりも多いか否かを検出する
残り時間検出機能とが備えられ、プロセッシング・エレ
メントからＤＲＡＭへのアクセスが無い期間にリフレッ
シュ操作を促進させ、また、プロセッシング・エレメン
トからＤＲＡＭへのアクセスが有る場合には、リフレッ
シュ期間の残り時間がリフレッシュ操作を必要回数だけ
繰り返すのに要する時間に一致するまでは、リフレッシ
ュ操作よりもプロセッシング・エレメントからのアクセ
スを優先させる。

【００１４】

【作用】本発明に係るＤＲＡＭのリフレッシュ制御方式
では、ＤＲＡＭに対してアクセスがない期間にリフレッ
シュ操作を促進させるので、リフレッシュ操作とＤＲＡ
Ｍへのアクセスとの競合が発生する確率を低く抑えるこ
とができ、もって、マルチプロセッシングシステムにお
けるスループットを向上させることができる。しかも、
従来例で説明したダイナミックＲＡＭ動的リフレッシュ
法の場合と比較して、繁雑なアドレス管理等が不要であ
るため、ハードウェアコストを安価に抑えることも可能
になる。

【００１５】

【実施例】本発明では、ＤＲＡＭにアクセスするプロセ
ッシング装置はマルチプロセッシング装置であることを
前提としており、このマルチプロセッシング装置とは、
複数のプロセッシング・エレメントから構成され、各プ
ロセッシング・エレメントにはプロセッサとキャッシュ
メモリが実装されていて、それらが共有バスで結合され
ている装置であるとする。一般に、このような装置の場
合、例えば、マルチプロセッシング装置の動作状況を監
視して、共有バスの調停期間、キャッシュがヒットして
いる期間、プロセッサがメモリアクセスを行わない期間
などを検知することによって、前記マルチプロセッシン
グ装置の各プロセッシング・エレメントから共有メモリ
として使用されるＤＲＡＭへのアクセスが無い期間を知
ることができる。

【００１６】本発明は、プロセッシング・エレメントか
らＤＲＡＭへのアクセスが無い期間を検出し、この期間
をリフレッシュ操作の消化に有効に利用することによっ
て、リフレッシュ操作とアクセスとの競合によるスルー
プットの低下を防止すると同時に、ハードウェアコスト
の低減を図るものである。

【００１７】以下、本発明の一実施例を、図１および図
２に基づいて説明する。

【００１８】図１は、本発明の一実施例を利用するマル
チプロセッシングシステムの構成図である。このマルチ
プロセッシングシステムはマルチプロセッシング装置１
とメモリ装置２から構成されている。そして、前記マル
チプロセッシング装置１は、複数のプロセッシング・エ
レメントＰ１，Ｐ２，……Ｐｎと、それらを接続する共
有バス３とから構成されている。

【００１９】各プロセッシング・エレメントＰ１，Ｐ２
，……Ｐｎは、プロセッサｐと、キャッシュメモリｃｍ
とから構成されている。またメモリ装置２は、本発明の
一実施例に係るリフレッシュ制御装置４と、前述の各プ
ロセッシング・エレメントＰ１，Ｐ２，……Ｐｎから共
有メモリとして使用されるＤＲＡＭ（ダイナミックラン
ダムアクセスメモリ）５とから構成されている。

【００２０】この一実施例のＤＲＡＭのリフレッシュ制
御方式は、換言すれば、前記リフレッシュ制御装置４に
よって、一定期間内に所定回数のＤＲＡＭ５に対するリ
フレッシュ操作を保証するものである。

【００２１】図２は、前記リフレッシュ制御装置４の詳
細図である。このリフレッシュ制御装置４は、第１およ
び第２のレジスタメモリ６，７と、これら二つのレジス
タメモリ６，７の内容を比較して比較結果に応じた出力
を出す比較器８と、この比較器８の出力９と前述のマル
チプロセッシング装置１のＤＲＡＭ５に対するアクセス
状況を示す情報１０とに基づいてリフレッシュ操作を優
先させて実行させるか否かを決める優先判定器１１とを
有している。

【００２２】なお、前記アクセス状況を示す情報１０と
は、前記マルチプロセッシング装置１がＤＲＡＭ５を使
用しない期間やアクセス時を示す情報であり、マルチプ
ロセッシング装置１がＤＲＡＭ５を使用しない期間は、
前述したように、マルチプロセッシング装置１の動作状
況を監視して、共有バスの調停期間、キャッシュがヒッ
トしている期間、プロセッサがメモリアクセスを行わな
い期間などから推定する。

【００２３】この一実施例のＤＲＡＭのリフレッシュ制
御方式は、一定期間内に所定回数のリフレッシュ操作を
行なうことによって、ＤＲＡＭ５内の全てのメモリセル
をリフレッシュさせるものであり、以下、所定回数のリ
フレッシュ操作を必要とする前記一定期間のことをリフ
レッシュ期間と呼び、また、１回のリフレッシュ操作に
要する時間のことをメモリサイクル時間と呼ぶ。

【００２４】理解を容易にするために、具体例で説明す
ると、前記ＤＲＡＭとして、沖電気工業株式会社製のデ
バイスである”ＭＳＭ５１１００１Ａ”を使用した場合
、前記メモリサイクル時間は４００ナノ秒となり、また
、前記リフレッシュ期間は８ミリ秒となる。そして、こ
のリフレッシュ期間内に、５１２回のリフレッシュ操作
を行なうことが必要になる。

【００２５】前記レジスタメモリ６について説明する。 このレジスタメモリ６は、リフレッシュ期間において実
行しなければならないリフレッシュ操作の残り回数を保
持する。ＤＲＡＭ５として、前述の”ＭＳＭ５１１００
１Ａ”を使用した場合、リフレッシュ期間の開始時には
、値５１２がセットされる。そして、保持した値は、リ
フレッシュ操作が１回行われるたびに１ずつ数を減じて
行く。このレジスタの値が０になれば、当該リフレッシ
ュ期間におけるリフレッシュ操作はすべて終了したこと
になる。

【００２６】前記レジスタメモリ７について説明する。 このレジスタメモリ７は、リフレッシュ期間の残り時間
をメモリサイクル時間で割った値を保持する。そして、
保持した値は、前記メモリサイクル時間に相当する時間
が経過するたびに１ずつ減じて行く。ＤＲＡＭ５として
、前述の”ＭＳＭ５１１００１Ａ”を使用した場合、リ
フレッシュ期間の開始時には値２００００がセットされ
る。この値は、８ミリ秒を４００ナノ秒で割った値であ
る。このレジスタメモリ７の値が０になると、１回のリ
フレッシュ期間が終了したことになり、次のリフレッシ
ュ期間を開始する。

【００２７】前記比較器８は、レジスタメモリ６に保持
されている値とレジスタメモリ７に保持されている値と
を比較し、両者が一致した場合には、比較結果として０
を出力し、そうでない場合１を出力する。

【００２８】前記優先判定器１１は、前記アクセス状況
を示す情報１０に基づいて、ＤＲＡＭ５へのアクセスが
無い期間を検出するアクセス状況検出機能と、前記比較
器８の出力９に基づいてリフレッシュ期間の残り時間が
リフレッシュ操作を必要回数だけ繰り返すのに要する時
間よりも多いか否かを検出する残り時間検出機能とを具
備していて、プロセッシング・エレメントからＤＲＡＭ
へのアクセスが無い期間にはリフレッシュ操作を積極的
に行ない、また、プロセッシング・エレメントからＤＲ
ＡＭへのアクセスが有る場合には、リフレッシュ期間の
残り時間がリフレッシュ操作を必要回数だけ繰り返すの
に要する時間に一致するまでは、リフレッシュ操作より
もプロセッシング・エレメントからのアクセスを優先さ
せる。

【００２９】具体的には、比較器８の出力９が１である
間は、アクセス要求があればそれを優先し、アクセスが
なければリフレッシュ操作を続ける。そして、比較器８
の出力９が０となった場合には、ＤＲＡＭ５へののアク
セス要求があってもそれを待たせ、マルチプロセッシン
グ装置８の出力９が１となるまではリフレッシュ操作を
優先して続行する。

【００３０】なお、出力９が０になるということは、リ
フレッシュ期間の残り時間の全てをリフレッシュ操作の
ために使用しなければならなくなったことを意味する。 優先判定器１１の以上のような制御によって、リフレッ
シュ期間内に所定回数のリフレッシュ操作を実行するこ
とが保証される。

【００３１】以上の一実施例の効果を、具体例で説明す
る。例えば、マルチプロセッシング装置１は８台のプロ
セッシング・エレメントから成り、各プロセッサｐのマ
シンサイクルが１００ナノ秒、メモリアクセス命令の出
現頻度が２５％の場合、８ミリ秒の間に１６００００回
のメモリアクセス命令が実行される。そして、キャッシ
ュメモリｃｍののヒット率を９０％（一般には、もっと
高いと考えられる）と仮定すると、ＤＲＡＭ５のメモリ
サイクル時間が４００ナノ秒であれば、メモリ装置の動
作時間は６．４ミリ秒となり、キャッシュメモリのヒッ
ト率が９０％程度であっても、リフレッシュ操作とのア
クセスとの競合は全く発生しない。

【００３２】従って、従来の方式を使用する場合と比較
すると、マルチプロセッシングシステムのスループット
を大幅に向上させることができ、しかも、従来例で説明
したダイナミックＲＡＭ動的リフレッシュ法の場合と比
較して、繁雑なアドレス管理等が不要であるため、ハー
ドウェアコストを安価に抑えることが可能になる。

【００３３】

【発明の効果】以上の説明から明らかなように、本発明
に係るＤＲＡＭのリフレッシュ制御方式では、ＤＲＡＭ
に対してアクセスがない期間にリフレッシュ操作を促進
させるので、リフレッシュ操作とＤＲＡＭへのアクセス
との競合が発生する確率を低く抑えることができ、もっ
て、マルチプロセッシングシステムにおけるスループッ
トを向上させることができる。しかも、従来例で説明し
たダイナミックＲＡＭ動的リフレッシュ法の場合と比較
して、繁雑なアドレス管理等が不要であるため、ハード
ウェアコストを安価に抑えることも可能になる。

【図面の簡単な説明】

【図１】本発明を利用するマルチプロセッシングシステ
ムの構成図である。

【図２】本発明の一実施例の要部であるリフレッシュ制
御装置の説明図である。

【符号の説明】

１　　マルチプロセッシング装置 ２　　メモリ装置 ３　　共有バス ４　　リフレッシュ制御装置 ５　　ＤＲＡＭ ６，７　　レジスタメモリ ８　　比較器 ９　　比較器の出力 １０　　アクセス状況を示す情報 １１　　優先判定器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　プロセッサとキャッシュメモリとが実
   装されたプロセッシング・エレメントを複数有したマル
   チプロセッシング装置から共有メモリとして使用される
   ＤＲＡＭに対して、一定期間内に所定回数のリフレッシ
   ュ操作を保証するＤＲＡＭのリフレッシュ制御方式であ
   って、前記プロセッシング・エレメントのＤＲＡＭに対
   するアクセス状況に応じてＤＲＡＭのリフレッシュ操作
   の実行を制御するリフレッシュ制御装置を備え、このリ
   フレッシュ制御装置には、プロセッシング・エレメント
   からＤＲＡＭへのアクセスの無い期間を検出するアクセ
   ス状況検出機能と、リフレッシュ期間の残り時間がリフ
   レッシュ操作を必要回数だけ繰り返すのに要する時間よ
   りも多いか否かを検出する残り時間検出機能とが備えら
   れ、プロセッシング・エレメントからＤＲＡＭへのアク
   セスが無い期間にリフレッシュ操作を促進させ、また、
   プロセッシング・エレメントからＤＲＡＭへのアクセス
   が有る場合には、リフレッシュ期間の残り時間がリフレ
   ッシュ操作を必要回数だけ繰り返すのに要する時間に一
   致するまでは、リフレッシュ操作よりもプロセッシング
   ・エレメントからのアクセスを優先させることを特徴と
   するＤＲＡＭのリフレッシュ制御方式。