JPH103785A - メモリのリフレッシュ方法及びそのためのメモリ制御装置 - Google Patents

メモリのリフレッシュ方法及びそのためのメモリ制御装置

Info

Publication number
JPH103785A
JPH103785A JP8154068A JP15406896A JPH103785A JP H103785 A JPH103785 A JP H103785A JP 8154068 A JP8154068 A JP 8154068A JP 15406896 A JP15406896 A JP 15406896A JP H103785 A JPH103785 A JP H103785A
Authority
JP
Japan
Prior art keywords
bank
command
data
address
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8154068A
Other languages
English (en)
Inventor
Megumi Shirato
恵 白土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8154068A priority Critical patent/JPH103785A/ja
Publication of JPH103785A publication Critical patent/JPH103785A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

(57)【要約】 【課題】 メモリアクセスを伴うコマンドがリフレッシ
ュ処理のために待ち状態となる程度を少なくしてメモリ
アクセスの高速化を図ることを目的とする。 【解決手段】 あるバンクへ先行コマンドがアクセスし
てからその後続コマンドが当該バンクを再びアクセスす
るまでの所定のバンク空き時間に当該バンクをリフレッ
シュする。これは、各コマンドによるバンクのアクセス
順序が必ずしも同じでないことを利用したものである。
この場合、バンクごとにそのリフレッシュ処理から所定
時間経過したかどうかを示すフラグを用いこれに基づく
リフレッシュ処理も併用する。また、ページモードの場
合、先行コマンドのバンクアクセス時に指定アドレスの
デ−タおよびそれの連続アドレスのデ−タの双方を読み
出して保持し、後続コマンドの指定アドレスと当該連続
アドレスが一致するときには後続コマンドによるバンク
アクセスに代えてリフレッシュ処理を行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリのリフレッ
シュ方法およびそのための装置に関し、特にそれぞれが
独立に動作可能な複数のバンクを用いたインターリーブ
方式におけるメモリのリフレッシュに関する。
【0002】一般に、情報処理装置の主メモリにおいて
は、スタティックラム(SRAM)よりも容量が大きく
比較的安価なダイナミックラム(DRAM)で構成され
るメモリ空間を分割して複数のバンク(仮想アドレス空
間)を設定し、一つのコマンドでこの複数のバンクにタ
イミングをずらしてアクセスする形のインターリーブ方
式を用いることが多い。
【0003】DRAMは各メモリセルを構成するコンデ
ンサへの充電によりデ−タを記憶しているので、この充
電状態を保持するためのリフレッシュ処理を周期的に行
なうことが必要となり、また、このリフレッシュ処理は
他のコマンドより優先して実行される。
【0004】そのため、リフレッシュ処理によって次の
リード/ライトなどのコマンド処理が待ち状態になる程
度をできるだけ少なくすることが望ましく、本発明はこ
のような要請に応えるものである。
【0005】
【従来の技術】図6は、一般的なメモリの仮想アドレス
空間の概要を示す説明図であって、 ・マトリックス形式のメモリ空間がバンク0〜バンク3
に分割され、 ・各バンクはロウアドレスとカラムアドレスとを持ち、 ・これら2つのアドレスにより1つのデ−タが選択され
る、ことを示している。なお、各バンクにおけるロウア
ドレスおよびカラムアドレスは主メモリでのアドレスを
マッピングしたものである。
【0006】図7は、一般的なページモードアクセスに
おけるロウアドレスとカラムアドレスを示す説明図であ
り、同一のロウアドレス(同一のページ)内のデ−タで
あればカラムアドレスのみを与えるだけで同一ページを
連続的にアクセスすることを示している。
【0007】すなわち、あるロウアドレスに複数のカラ
ムアドレスが続くとき、ロウアドレス確定信号(RA
S)のアクティブ状態は2番目以後のカラムアドレス確
定信号(CAS)に対しても保持される。
【0008】図8は、従来の、先行コマンドと後続コマ
ンドとでアクセスするバンクが異なっている、すなわち
各コマンドのアクセス対象が全バンクではない場合のリ
フレッシュ処理のタイミングを示す説明図であり、ここ
ではコマンド1がバンク0およびバンク1をアクセス
し、コマンド2がバンク2およびバンク3をアクセスす
ることを前提にしている。なお、丸数字は各コマンドが
バンクにアクセスするときの順番である。
【0009】コマンド1がタイミングをずらしてバンク
0およびバンク1のアクセスを行なうが、これと並行し
て、コマンド2によるバンクアクセス開始までの時間
(図示の斜線部分)に、コマンド1のアクセス対象外の
バンク2およびバンク3のリフレッシュ処理を実行し、
コマンド2の待ち時間が発生しないようにしている。
【0010】同じように、コマンド2の処理と並行し
て、コマンド3の実行開始までの時間(図示の斜線部
分)にコマンド2のアクセス対象外のバンク0およびバ
ンク1のリフレッシュ処理を実行する。
【0011】なお、リフレッシュの処理時間は約100mse
c であり、図示の網掛け範囲の任意の時間帯に実行す
る。ただし、DRAMの仕様上、リフレッシュコマンド
の発行タイミングが他のバンクのアクセス開始のタイミ
ング(t0 〜t3 など)と一致しないようにしなければ
ならない。
【0012】図9は、従来の、複数の同一バンクを各コ
マンドが順次アクセスしていく場合のリフレッシュ処理
のタイミングを示す説明図であり、丸数字は各コマンド
がバンクにアクセスするときの順番を示している。
【0013】この場合、コマンド1が最後にバンク3を
アクセスしてからコマンド2が最初にバンク1をアクセ
スするまでの短い空き時間では全バンクのリフレッシュ
処理を行なうことができないので、一定時間ごとにリフ
レッシュ割り込みを用いて次のコマンド処理を待ち状態
にしている。
【0014】
【発明が解決しようとする課題】このように、従来の、
先行コマンドと後続コマンドとでアクセスするバンクが
異なっている方式では(図8参照)、コマンド実行中に
そのアクセス対象外のバンクをリフレッシュすることに
よりメモリアクセスの高速化を図っている。
【0015】一方、複数の同一バンクを各コマンドが順
次アクセスしていく方式では(図9参照)、一定時間ご
とにリフレッシュ割り込みを行なう必要があるので、次
のコマンド処理の待ち状態の程度が増加してメモリアク
セス時間が長くなるという問題点があった。
【0016】本発明は、後者のバンクアクセス方式を対
象とし、 ・各コマンドのバンクアクセスの順序が必ずしも同じで
はないことに着目して、バンクへの連続コマンドのアク
セス間に所定のバンク空き時間が生じるときにはこの時
間帯に当該バンクのリフレッシュ処理を行い、 ・ページモードを前提としたインターリーブ方式では同
一バンクの連続アドレスへのアクセス頻度が高いことに
着目して、先行コマンドによるバンクアクセスの際にこ
の連続アドレスのデ−タも読み出して保持しこれが後続
コマンドの要求と一致するときには当該後続コマンドに
よる本来のアクセス時間帯に対応バンクのリフレッシュ
処理を行なう、などにより、メモリアクセスの高速化を
図ることを目的とする。
【0017】
【課題を解決するための手段】そのために、本発明で
は、次の構成からなるメモリのリフレッシュ方法を用い
ている。 ・独立に動作可能なバンクを用いたインターリーブ方式
のメモリ制御装置において、各コマンドが複数の同一バ
ンクにタイミングをずらしてアクセスするに際し、ある
バンクへ先行コマンドがアクセスしてからその後続コマ
ンドが当該バンクを再びアクセスするまでの所定のバン
ク空き時間に、当該バンクのリフレッシュ処理を行なう
ことを特徴とするメモリのリフレッシュ方法 ・前記バンクごとにそのリフレッシュ処理から所定時間
経過したかどうかを示すフラグを用い、当該フラグの設
定状態に基づいて前記バンクの新たなリフレッシュ処理
を行なうことを特徴とするメモリのリフレッシュ方法
【0018】さらには、次の構成からなるメモリのリフ
レッシュ方法を用いている。 ・独立に動作可能なバンクを用い、かつページモードを
前提としたインターリーブ方式のメモリ制御装置におい
て、先行コマンドのバンクアクセスに際し、指定アドレ
スのデ−タを読み出すとともにそれの連続アドレスのデ
−タを当該バンクから読み出して保持し、後続コマンド
の指定アドレスと当該連続アドレスが一致するときに
は、当該後続コマンドによるバンクアクセスに代えて当
該バンクのリフレッシュ処理を行なうことを特徴とする
メモリのリフレッシュ方法
【0019】また、本発明では、次の構成からなるメモ
リ制御装置を用いている。 ・独立に動作可能なバンクを用いたインターリーブ方式
のメモリ制御装置において、あるバンクへ先行コマンド
がアクセスしてからその後続コマンドが当該バンクを再
びアクセスするまでのバンク空き時間を求める空き時間
検出部と、当該バンク空き時間が所定値を越えているこ
とを確認してこの時間帯に前記バンクをリフレッシュす
るリフレッシュ処理部と、を有することを特徴とするメ
モリ制御装置 ・前記バンクごとにそのリフレッシュ処理から所定時間
経過したかどうかを示すフラグを保持するレジスタを付
加し、前記リフレッシュ処理部は、前記所定時間経過の
有無を判断した上で前記レジスタのフラグを更新し、か
つ当該フラグの内容に基づいて対応バンクを新たにリフ
レッシュすることを特徴とするメモリ制御装置
【0020】さらには、次の構成からなるメモリ制御装
置を用いている。 ・独立に動作可能なバンクを用い、かつページモードを
前提としたインターリーブ方式のメモリ制御装置におい
て、先行コマンドのバンクアクセスに際し、指定アドレ
スのデ−タを読み出すとともにそれの連続アドレスのデ
−タを当該バンクから読み出すデ−タ処理部と、当該読
出しデ−タを保持するバッファと、後続コマンドの指定
アドレスと前記連続アドレスが一致していることを確認
して当該後続コマンドによるバンクアクセスの代わりに
当該バンクをリフレッシュするリフレッシュ処理部と、
を有することを特徴とするメモリ制御装置
【0021】
【発明の実施の形態】図1乃至図5を参照して本発明の
実施の形態を説明する。なお、以下の記載では、各バン
クに対してコマンドとコマンドとの間隔が最小時間で処
理され(back−to−backモード)、各コマン
ドはすべてのバンクにアクセスするものとしている。
【0022】図1は、本発明のリフレッシュ処理のタイ
ミングを示す説明図である。ここで、 ・コマンド1はバンク0ーバンク1ーバンク2ーバンク
3の順番で各バンクをアクセスし、 ・コマンド2はバンク1ーバンク2ーバンク3ーバンク
0の順番で各バンクをアクセスし、 ・コマンド3はバンク3ーバンク0ーバンク1ーバンク
2の順番で各バンクをアクセスする。
【0023】バンク0はコマンド1とコマンド2とのア
クセス間隔が、またバンク1およびバンク2の場合はコ
マンド2とコマンド3とのアクセス間隔がそれぞれ所定
のバンク空き時間(図示の斜線部分)となり、この時間
帯を利用してバンク0乃至バンク2をリフレッシュして
いる。
【0024】このように、バンクごとに次のコマンドに
よるアクセスまでの所定幅のバンク空き時間を利用して
リフレッシュ処理を個々に行なうので、このリフレッシ
ュのために各バンクへの例えばリード/ライトコマンド
の処理が待ち状態となる程度を減らすことができる。
【0025】なお、メモリ制御装置(図3参照)がバン
ク空き時間の幅をあらかじめ確認することができるの
は、各コマンドの実行(コマンド1、コマンド2・・
・)に先だってCPU側からコマンドリクエストが送ら
れるからである。
【0026】このコマンドリクエストは、 ・各コマンドが主メモリのどのアドレス(開始アドレ
ス)から何バイト分の領域を使用するかなどの情報を持
っており、例えば最大3つまで、後述のメモリ制御装置
のコマンドリクエストキューにためられる。
【0027】一方、バンク0乃至バンク3のバンクアク
セス順序は、例えば開始アドレスに対応のバンクから図
示のようにバンク番号の上昇順に進むように決められて
いるので、メモリ制御装置は、例えばコマンド2の実行
に先立って当該コマンドのバンクアクセスの順番をその
開始アドレスから求め、バンク0についてはコマンド1
によるアクセスとコマンド2によるそれとのバンク空き
時間がリフレッシュするのに十分な時間幅であるなどの
判断を行なう。
【0028】コマンド実行による各バンクへのアクセス
はコマンドバス(制御バス、アドレスバス)を介して行
なわれ、コマンド自体の転送タイミングは図示の非アク
ティブ状態からアクティブ状態への変化時点(バンク0
の場合はt0 )であり、それから非アクティブ状態への
変化時点(バンク0の場合はt1 )までは指定アドレス
に対するデ−タの読み書きがデ−タバスを介して行われ
る(図3参照)。
【0029】リフレッシュ処理コマンドの転送タイミン
グと図示のリード/ライトコマンドのそれとをずらし、
両コマンドによるバンクアクセスが制御バスやアドレス
バスでバスファイトしないようにしている。すなわち、
リフレッシュ処理コマンドの転送は図示のコマンド転送
と同一のタイミング(t0 など)では行わない。
【0030】また、バンクごとにそのリフレッシュ処理
から所定時間(標準で15.6μs) 経過したかどうかを示
すフラグを用い、リフレッシュが終了した時点でこのフ
ラグに「1」をたて、所定時間経過するとこれを「0」
にクリアしている。
【0031】そして、メモリ制御装置は、各バンクのバ
ンク空き時間のチェックの他に、このフラグの内容を定
期的にチェックして「0」のバンクすなわちリフレッシ
ュが済んでから所定時間経過しているバンクに対し、そ
れがデ−タ転送中でないことを確認した上でリフレッシ
ュ処理を新たに行なう。
【0032】図2は、本発明の、ページモードを前提と
したリフレッシュ処理のタイミングを示す説明図であ
る。コマンド1はバンク0ーバンク1ーバンク2ーバン
ク3の順番で各バンクをアクセスしており、このアクセ
ス時に対応バンクの連続アドレス領域のデ−タを先読み
する。図示の点線内の部分が先読みデ−タである。
【0033】メモリ制御装置は、後続コマンド2の指定
アドレスと当該連続アドレスとが一致するとき、後続コ
マンド2によるバンクアクセスに代えてバンク0乃至バ
ンク3のリフレッシュ処理を行なう。
【0034】図3は、本発明の、メモリ制御装置などの
全体構成を示す説明図であり、10はCPU、11はメモリ
制御装置、12はコマンドリクエストキュー、13は空き時
間検出部、14はコマンド/デ−タ処理部、15はバッフ
ァ、16はリフレッシュ処理部、17はクロックカウンタ、
18はリフレッシュ処理部16が管理するレジスタ、19はD
RAM、20はパンク0乃至バンク3からなる仮想メモリ
空間、21〜24はバンクごとのデ−タバス、25はバンクに
共通のコマンドバス(アドレスバス、制御信号バス)を
それぞれ示している。
【0035】図4は、本発明の、レジスタ18の内容を示
す説明図である。このレジスタは、バンク0〜バンク3
のそれぞれについての、 ・リフレッシュ開始時に「1」がたち、それから所定時
間(標準で15.6μs)経過後に「0」クリアされるフラ
グ ・リフレッシュ開始時のクロック番号を保持している。
【0036】ここで、メモリ制御装置11は、 ・コマンドリクエストキュー12に入っているコマンドリ
クエストに基づいて、バンクごとに、先行コマンドによ
るアクセス終了からその後続コマンドによるアクセス開
始までのバンク空き時間がリフレッシュ処理を行なうの
に充分な時間であるかどうかを判断し、 ・また、ページモードを前提としたインターリーブ方式
の場合、先行コマンドによるバンクアクセス時に指定ア
ドレスのデ−タを読み出すとともにそれの当該バンクで
の連続アドレスのデ−タを読み出してバッファ15に保持
した上で、その後続コマンドの指定アドレスと当該連続
アドレスとが一致するかどうかを判断している。
【0037】そして、メモリ制御装置11は、「充分な時
間である」または「一致する」と判断したときはその対
象バンクにコマンドバス25を介してリフレッシュ信号を
転送する。
【0038】このリフレッシュ処理の主たる実行主体は
リフレッシュ処理部16であり、当該処理部は、 ・リフレッシュ対象バンクの特定 ・リフレッシュコマンドの発行 ・レジスタ18の管理などを担当する。空き時間検出部13
は、コマンドリクエストの内容に基づいて各バンクの前
記時間間隔を求めている。
【0039】このレジスタ18の管理には、 ・リフレッシュ処理に際し、対応フラグに「1」をたて
てそのときのクロック番号を保持すること ・当該クロック番号とその後のクロックカウンタ17の出
力との差分を定期的に調べてそれが所定値になったとき
にはこの対応フラグおよびクロック番号を「0」クリア
することなどが含まれる。
【0040】なお、ページモードを前提としたインター
リーブ方式の場合、バンクごとに前記各アドレスを判断
して「一致する」のバンクだけに前記リフレッシュコマ
ンドを発行する形にしてもよい。リフレッシュ処理部16
は、少なくともこのとき、先行コマンドに対応の前記連
続アドレスをバンク単位でワーク領域(図示省略)に保
持する。
【0041】図5は、本発明の任意のバンク(対象バン
ク)のリフレッシュ処理手順を示す説明図であり、その
内容は次のようになっており、実行主体はメモリ制御装
置11(リフレッシュ処理部16)である。
【0042】(1) コマンドリクエストがCPU10から通
知されたかどうかを判断し、「YES 」の場合は次のステ
ップに進み、「NO」の場合はステップ(3) に進む。 (2) 前述のようにコマンドリクエストの内容に基づいて
対象バンクへの先行コマンドの実行終了からその次のコ
マンドによるアクセス開始までのバンク空き時間が所定
値を越えているかどうかを判断し、「YES 」の場合はス
テップ(4) に進み、「NO」の場合はステップ(1) に戻
る。 (3) レジスタ18に保持されている対象バンクのフラグが
「1」であるかどうかを判断し、「YES 」の場合はステ
ップ(1) に戻り、「NO」の場合は次のステップに進む。
なお、「YES 」となるのは最新のリフレッシュ処理から
所定時間経過していないとき、すなわちリフレッシュ処
理の必要がないときである。 (4) 対象バンクとの間のデ−タ転送が終了したかどうか
を判断し、「YES 」の場合は次のステップに進み、「N
O」の場合はこの判断を繰り返す。 (5) 対象バンクへのリフレッシュコマンド発行のタイミ
ングが他のバンクへのアクセス開始のそれとコンフリク
トしないかどうかを判断し、「YES 」の場合は次のステ
ップに進み、「NO」の場合はこの判断を繰り返す。 (6) 対象バンクにリフレッシュコマンドを発行して、次
のステップに進む。 (7) レジスタ18の対象バンク領域に次のデ−タ、 ・フラグ「1」 ・リフレッシュ開始時点のクロック番号を保持して、ス
テップ(1) に戻る。
【0043】本発明は、以上の記載内容に限定されるも
のではなく、 ・ページモードを前提としたインターリーブ方式におけ
る各バンクのリフレッシュ処理に際して図1の手法を用
いること ・図2のリフレッシュ処理において図1の手法を併用す
る、例えば先行コマンドで先読みしたデ−タのアドレス
と後続コマンドの指定アドレスとが所定回数(1回また
は複数回)一致しない場合には図1の処理に切り換える
ことなども当然に含んでいる。
【0044】
【発明の効果】本発明は、このように、複数の同一バン
クを各コマンドが順次アクセスしていく方式を対象と
し、 ・各コマンドによるバンクアクセスの順序が必ずしも同
じではないことに着目して、バンクへの連続コマンドの
アクセス間に所定のバンク空き時間が生じるときにはこ
の時間帯に当該バンクのリフレッシュ処理を行い、 ・ページモードを前提としたインターリーブ方式では同
一バンクの連続アドレスへのアクセス頻度が高いことに
着目して、先行コマンドによるバンクアクセスの際にこ
の連続アドレスのデ−タも読み出して保持しこれが後続
コマンドの要求と一致するときには当該後続コマンドに
よる本来のアクセス時間帯に対応バンクのリフレッシュ
処理を行なう、ことを基本とするので、メモリアクセス
をともなうコマンドがリフレッシュ処理のために待ち状
態となる程度を少なくして、メモリアクセスの高速化を
図ることができる。
【図面の簡単な説明】
【図1】本発明の、リフレッシュ処理のタイミングを示
す説明図である。
【図2】本発明の、ページモードを前提としたインター
リーブ方式におけるリフレッシュ処理のタイミングを示
す説明図である。
【図3】本発明の、メモリ制御装置などの全体構成を示
す説明図である。
【図4】本発明の、リフレッシュ処理で用いるレジスタ
の内容を示す説明図である。
【図5】本発明の、任意のバンク(対象バンク)のリフ
レッシュ処理手順を示す説明図である。
【図6】一般的な、メモリの仮想アドレス空間の概要を
示す説明図である。
【図7】一般的な、ページモードアクセスにおけるロウ
アドレスとカラムアドレスを示す説明図である。
【図8】従来の、リフレッシュ処理のタイミングを示す
説明図(その1)である。
【図9】従来の、リフレッシュ処理のタイミングを示す
説明図(その2)である。
【符号の説明】
10・・・CPU 11・・・メモリ制御装置 12・・・コマンドリクエストキュー 13・・・空き時間検出部 14・・・コマンド/デ−タ処理部 15・・・バッファ 16・・・リフレッシュ処理部 17・・・クロックカウンタ 18・・・レジスタ 19・・・DRAM(主メモリ) 20・・・仮想メモリ空間(バンク0〜バンク3) 21〜24・・・デ−タバス 25・・・コマンドバス

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 独立に動作可能なバンクを用いたインタ
    ーリーブ方式のメモリ制御装置において、 各コマンドが複数の同一バンクにタイミングをずらして
    アクセスするに際し、あるバンクへ先行コマンドがアク
    セスしてからその後続コマンドが当該バンクを再びアク
    セスするまでの所定のバンク空き時間に、当該バンクの
    リフレッシュ処理を行なうことを特徴とするメモリのリ
    フレッシュ方法。
  2. 【請求項2】 前記バンクごとにそのリフレッシュ処理
    から所定時間経過したかどうかを示すフラグを用い、当
    該フラグの設定状態に基づいて前記バンクの新たなリフ
    レッシュ処理を行なうことを特徴とする請求項1記載の
    メモリのリフレッシュ方法。
  3. 【請求項3】 独立に動作可能なバンクを用い、かつペ
    ージモードを前提としたインターリーブ方式のメモリ制
    御装置において、 先行コマンドのバンクアクセスに際し、指定アドレスの
    デ−タを読み出すとともにそれの連続アドレスのデ−タ
    を当該バンクから読み出して保持し、 後続コマンドの指定アドレスと当該連続アドレスが一致
    するときには、当該後続コマンドによるバンクアクセス
    に代えて当該バンクのリフレッシュ処理を行なうことを
    特徴とするメモリのリフレッシュ方法。
  4. 【請求項4】 独立に動作可能なバンクを用いたインタ
    ーリーブ方式のメモリ制御装置において、 あるバンクへ先行コマンドがアクセスしてからその後続
    コマンドが当該バンクを再びアクセスするまでのバンク
    空き時間を求める空き時間検出部と、 当該バンク空き時間が所定値を越えていることを確認し
    てこの時間帯に前記バンクをリフレッシュするリフレッ
    シュ処理部と、を有することを特徴とするメモリ制御装
    置。
  5. 【請求項5】 前記バンクごとにそのリフレッシュ処理
    から所定時間経過したかどうかを示すフラグを保持する
    レジスタを付加し、 前記リフレッシュ処理部は、前記所定時間経過の有無を
    判断した上で前記レジスタのフラグを更新し、かつ当該
    フラグの内容に基づいて対応バンクを新たにリフレッシ
    ュすることを特徴とする請求項4記載のメモリ制御装
    置。
  6. 【請求項6】 独立に動作可能なバンクを用い、かつペ
    ージモードを前提としたインターリーブ方式のメモリ制
    御装置において、 先行コマンドのバンクアクセスに際し、指定アドレスの
    デ−タを読み出すとともにそれの連続アドレスのデ−タ
    を当該バンクから読み出すデ−タ処理部と、 当該読出しデ−タを保持するバッファと、 後続コマンドの指定アドレスと前記連続アドレスが一致
    していることを確認して当該後続コマンドによるバンク
    アクセスの代わりに当該バンクをリフレッシュするリフ
    レッシュ処理部と、を有することを特徴とするメモリ制
    御装置。
JP8154068A 1996-06-14 1996-06-14 メモリのリフレッシュ方法及びそのためのメモリ制御装置 Withdrawn JPH103785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8154068A JPH103785A (ja) 1996-06-14 1996-06-14 メモリのリフレッシュ方法及びそのためのメモリ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8154068A JPH103785A (ja) 1996-06-14 1996-06-14 メモリのリフレッシュ方法及びそのためのメモリ制御装置

Publications (1)

Publication Number Publication Date
JPH103785A true JPH103785A (ja) 1998-01-06

Family

ID=15576198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8154068A Withdrawn JPH103785A (ja) 1996-06-14 1996-06-14 メモリのリフレッシュ方法及びそのためのメモリ制御装置

Country Status (1)

Country Link
JP (1) JPH103785A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772694B1 (ko) 2005-09-29 2007-11-02 주식회사 하이닉스반도체 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법
US7619942B2 (en) 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
JP2021530808A (ja) * 2018-07-21 2021-11-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
US11837271B2 (en) 2019-09-20 2023-12-05 Canon Kabushiki Kaisha Memory control apparatus and control method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772694B1 (ko) 2005-09-29 2007-11-02 주식회사 하이닉스반도체 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법
US7619942B2 (en) 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
US7787322B2 (en) 2005-09-29 2010-08-31 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
JP2021530808A (ja) * 2018-07-21 2021-11-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
US11837271B2 (en) 2019-09-20 2023-12-05 Canon Kabushiki Kaisha Memory control apparatus and control method therefor

Similar Documents

Publication Publication Date Title
EP1110151B1 (en) Buffering system bus for external-memory accesses
US5822772A (en) Memory controller and method of memory access sequence recordering that eliminates page miss and row miss penalties
US6591323B2 (en) Memory controller with arbitration among several strobe requests
EP0375121A2 (en) Method and apparatus for efficient DRAM control
JPH087718B2 (ja) コンピュータメモリシステム
US5732236A (en) Circuit and method for controlling access to paged DRAM banks with request prioritization and improved precharge schedule
JP3092566B2 (ja) パイプライン方式のバスを用いたメモリ制御方式
JP3718599B2 (ja) キャッシュ装置、メモリ制御システムおよび方法、記録媒体
JPH11224221A (ja) メモリ制御装置および方法
JPH103785A (ja) メモリのリフレッシュ方法及びそのためのメモリ制御装置
US6948046B2 (en) Access controller that efficiently accesses synchronous semiconductor memory device
US6529981B1 (en) Bus arbiter
JP4108237B2 (ja) メモリ制御装置
JPS60205760A (ja) メモリ制御装置
JP2003316642A (ja) メモリ制御回路、dma要求ブロック及びメモリアクセスシステム
JPH10143428A (ja) 省電力用のメモリ制御システムおよびメモリ制御回路
JP2587586B2 (ja) データ転送方法
JP2908273B2 (ja) ベクトル処理装置
JP2000029777A (ja) デ―タ転送装置
US6256694B1 (en) Distributed early arbitration
JP3151416B2 (ja) データ転送制御装置および磁気ディスク装置
JPH06337815A (ja) データ処理装置
JPH0745073A (ja) Dramのリフレッシュ方法
JP3063501B2 (ja) メモリアクセス制御方式
JPH01251248A (ja) スタックデータ構造用キャッシュ制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902