JP2000029777A - デ―タ転送装置 - Google Patents
デ―タ転送装置Info
- Publication number
- JP2000029777A JP2000029777A JP8423199A JP8423199A JP2000029777A JP 2000029777 A JP2000029777 A JP 2000029777A JP 8423199 A JP8423199 A JP 8423199A JP 8423199 A JP8423199 A JP 8423199A JP 2000029777 A JP2000029777 A JP 2000029777A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- access
- memory
- data input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
る複数の非同期データを転送するデータ転送装置におい
て、少ない回路規模で前記非同期データを実時間転送す
る。 【解決手段】 データを記憶するメモリ手段10が備え
られる。このメモリ手段10は、第1〜第4のデータ入
出力手段1〜4で共用され、これ等データ入出力手段1
〜4とメモリ手段10との間でデータが入出力される。
前記各データ入出力手段1〜4は、メモリ手段10に対
するアクセスの優先順位を予め割り当てられ、メモリ手
段10に対するアクセス要求を所定の時間間隔で発行す
る。調停手段30は、前記各データ入出力手段1〜4か
らのアクセス要求を受け、これ等アクセス要求をデータ
入出力手段に対して、前記アクセス優先順位の高い順に
メモリアクセスを許可する。
Description
を転送するデータ転送装置に関する。
すべきデータが多量で且つそのデータの種類が多くな
り、またデータ処理の複雑化にも伴って、大容量のメモ
リが必要になってきている。これ等大容量のメモリとし
ては、民生用電子機器に用いる場合には、DRAM、S
DRAM、又はRAMBUS-DRAM等が使用され
る。これ等メモリは、ランダムアクセスするよりも、連
続したアドレスに対して連続してデータをアクセスする
方が、これ等メモリに対するデータ転送効率が向上する
点に特徴を持つ。しかし、MPEG復号処理では、圧縮
データの転送速度、映像信号の出力、及び音声信号の出
力等は、メモリアクセス速度に比べて時間的に低速であ
る性質を持っている。従って、多量の圧縮データ、映像
データ、音声データ等を前記DRAM等のメモリに対し
て低速でアクセスすると、DRAM等のメモリに対する
メモリ転送効率は著しく低下する。このため、従来で
は、前記多量の圧縮データ、映像データ、音声データ等
を各々一次的に蓄えておくバッファメモリを設け、これ
等バッファメモリに各々一定量のデータが貯まれば、そ
れ等データを連続且つ高速にDRAM等のメモリに転送
して、メモリ転送効率を高めている。
では、前記多量の圧縮データ、映像データ、音声データ
等のデータの種類毎にバッファメモリを持つため、扱う
データの種類が増えるほど、使用するバッファメモリの
個数が増加すると共に、データの種類毎にデータ転送バ
スを設ける必要があって、それ等バスの配線面積も増加
し、その結果、回路面積が大規模になる欠点があった。
タ間で1個のバッファメモリを共用したデータ転送装置
が知られている。この転送装置では、複数種類のデータ
を種類別に入出力する複数のデータ入出力回路を設け、
これ等入出力回路に対して前記共用バッファメモリに対
するアクセス優先順位を割り当て、アクセス優先順位の
高い入出力回路から順に共用バッファメモリに対してア
クセス可能なように構成すると共に、各データ入出力回
路別に第2のバッファメモリを設け、何れかの入出力回
路と前記共用バッファメモリとの間でデータの入出力が
行われている際に、他のデータを前記対応する第2のバ
ッファメモリに格納する構成を採用する。
ータ転送装置では、アクセス優先順位が低いデータ入出
力回路では共用バッファメモリに対するアクセスが所望
の時間内に行われず、所望時間内のアクセスが保証され
ない。具体的に説明すると、アクセス優先順位が最高の
データ入出力回路では、アクセス要求毎にアクセスが許
可されて、所望時間内のアクセスが保証されるものの、
アクセス優先順位が低いデータ入出力回路では、そのア
クセス要求がアクセス優先順位の高い入出力回路のアク
セス要求と競合すると、アクセス要求は許可されず、従
って、所望時間内のアクセスが保証されない。その結
果、アクセス優先順位の低い入出力回路では、第2のバ
ッファメモリとして、必要以上に大容量のメモリを使用
する必要があった。
特許5,533,205に開示される技術がある。この
技術は、バスを一連のタイムフレームに分割し、この各
タイムフレームを細分してより小さな時間間隔とした上
で、選択された時間間隔の間に、バスアクセスの優先順
位を示すために使用する調停レベルインジケータの順序
を、特定のプレゼンテーション装置に関連して一時的に
変更することにより、各データ入出力回路に必要なデー
タ転送速度でのバスアクセスを保証するようにしてい
る。しかし、この技術では、バスアクセスの優先順位を
微小時間間隔毎に変更するため、その変更に必要な構成
が複雑になる。
で1個のバッファメモリを共有しながら、簡単な構成で
もって、複数種類のデータの転送を各々所望の期間内に
行い得ることを保証するデータ転送装置を提供すること
にある。
め、本発明では、各データ入出力回路に対して、メモリ
アクセス優先順位とメモリアクセス要求発行間隔とを割
り当てる。
装置は、データを入力し又は出力する複数のデータ入出
力手段と、前記複数のデータ入出力手段で共用され、前
記複数のデータ入出力手段との間でデータを入出力する
バッファメモリとしてのメモリ手段と、前記複数のデー
タ入出力手段から前記メモリ手段に対するアクセス要求
を調停する調停手段とを備え、前記各データ入力出力手
段は、前記メモリ手段に対するアクセスの優先順位を予
め割り当てられ、前記メモリ手段に対するアクセス要求
を所定の時間間隔で発行可能であり、前記調停手段は、
前記複数のデータ入出力手段からのアクセス要求を受
け、このアクセス要求を受けた前記データ入出力手段に
対して、前記アクセス優先順位の高い順にメモリアクセ
スを許可することを特徴とする。
1記載のデータ転送装置において、前記調停手段は、ア
クセス要求を受けた前記データ入出力手段のうち、前記
アクセス優先順位の最も高いデータ入出力手段に対して
アクセスを許可し、前記各データ入出力手段は、前記調
停手段によりアクセス要求が許可されなかったとき、前
記所定の時間間隔に拘わらず再度アクセス要求を発行す
ることを特徴としている。
1記載のデータ転送装置において、前記調停手段は、前
記複数のデータ入出力手段からのアクセス要求を、前記
メモリ手段の単位アクセスサイクル毎に調停することを
特徴とする。
項1、2又は3記載のデータ転送装置において、前記各
データ入出力手段は、データが入力される入力手段と、
前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記入力手段に入力されるデ
ータの量を、少なくとも記憶する容量の入力データ記憶
手段とを備えることを特徴とする。
請求項1、2又は3記載のデータ転送装置において、前
記各データ入出力手段は、データを出力する出力手段
と、前記メモリ手段に対するアクセス要求間隔と前記ア
クセス要求の発行後からこのアクセス要求が許可される
までの期間との合計期間の間に前記出力手段から出力さ
れるデータの量を、少なくとも記憶する容量の出力デー
タ記憶手段とを備えることを特徴とする。
記載の発明では、複数のデータ入出力手段で1個のメモ
リ手段を共有する場合に、各データ入出力手段に対して
メモリアクセス優先順位とアクセス要求の発行間隔とを
割り当てて、各データ入出力手段のメモリ手段に対する
アクセス要求の時間間隔を所定間隔に設定したので、各
々のデータ入出力手段のメモリ手段に対するアクセスが
所望の時間内に確実に行われる。従って、各データ入出
力手段に備える第2のバッファメモリ(入力データ記憶
手段又は出力データ記憶手段)の容量を予め明確に把握
できて、これ等の容量を従来よりも低減できる。
入出力手段からのアクセス要求の調停を、メモリ手段の
単位アクセスサイクル毎に行うので、各データ入出力手
段に備える第2のバッファメモリの容量を必要最小限の
容量にできる。
は、各データ入出力手段のデータ記憶容量が、メモリ手
段に対するアクセス要求間隔とアクセス要求の発行から
許可までの期間との合計期間の間に入出力するデータ量
を少なくとも記憶する容量に明確に決定される。
を参照しながら説明する。
ムを実時間転送する場合を例に挙げて説明することと
し、2つの処理として、MPEG音声データの復号出力処理
と、MPEG映像データの復号処理出力処理とを例示する。
装置のブロック図を示す。同図において、メモリ手段
(バッファメモリ)10はデータを記憶する機能を有
し、具体的には、最小アクセスサイクルを20ナノ秒、
記憶容量を4KBとするSRAMである。このメモリ手
段10は、図で破線で囲む1チップの外に配置されるS
DRAMで構成される他のメモリ手段6とデータを入出
力する。
の出力を行い、メモリ手段10に対するメモリアクセス
優先順位として最も高いレベル"0"を割り当てられ、調
停手段30に対してメモリアクセス要求信号20を2サ
イクル以上の間隔をあけて発行可能である。ここで、メ
モリアクセス優先度は数値が小さいほど優先順位が高い
こととする。図2は前記第1のデータ入出力手段1のブ
ロック図を示す。図2の第1のデータ入出力手段1にお
いて、出力データ記憶手段50は、メモリ手段10から
読み出したデータを記憶する。データアクセス制御手段
51は出力データ記憶手段50の有効データ量を管理
し、調停手段30に対してメモリアクセス要求信号20
を発行する。出力手段52は、前記出力データ記憶手段
50からのデータをCRTに出力する機能を有し、具体
的にはビデオ用D/Aコンバータで構成される。
は、音声データの出力を行い、メモリ手段10に対する
メモリアクセス優先順位としてレベル"1"を割り当てら
れ、調停手段30に対してメモリアクセス要求信号21
を4サイクル以上の間隔をあけて発行可能である。但
し、調停によりアクセスが許可されなければ、引続きメ
モリアクセス要求信号21を発行する。図3は第2のデ
ータ入出力手段2のブロック図を示す。図3の第2のデ
ータ入出力手段2において、出力データ記憶手段60は
メモリ手段10から読み出したデータを記憶する。デー
タアクセス制御手段61は出力データ記憶手段60の有
効データ量を管理し、調停手段30に対してメモリアク
セス要求信号21を発行する。出力手段62は出力デー
タ記憶手段60のデータをスピーカに出力する機能を有
し、具体的には音声用D/Aコンバータ、又はIEC9
56規格のデータフォーマット変換出力回路で構成され
る。
手段3は、MPEG符号化映像データの復号処理が行われた
映像データを出力するため、メモリ手段10に対して前
記復号された映像データを書き込む。第3のデータ入出
力手段3は、メモリアクセス優先順位としてレベル"2"
を割り当てられ、調停手段30に対してメモリアクセス
要求信号22を8サイクル以上の間隔をあけて発行可能
である。但し、調停によりアクセスが許可されなけれ
ば、引続きメモリアクセス要求信号22を発行する。図
4はデータ入出力手段3のブロック図を示す。図4の第
3のデータ入出力手段2において、入力手段72は、M
PEG映像復号装置で処理されたデータを入力する。入
力データ記憶手段70はメモリ手段10に対して書き込
むべき前記入力されたデータを記憶する。データアクセ
ス制御手段71は入力データ記憶手段70の有効データ
量を管理し、調停手段30に対してメモリアクセス要求
信号22を発行する。
G符号化映像データの復号化処理が行なわれたデータ
を、第3の入力手段72に入力した後、この入力手段7
2から第3の入力データ記憶手段70に書き込む。第3
のデータアクセス制御手段71は、第3の入力データ記
憶手段70を調べ、メモリ手段10に対して書き込み可
能な有効データが存在し且つ前回のメモリアクセス要求
を発行してから今回のメモリアクセス要求発行までの間
隔が、第3のデータ入出力手段3に割り当てられている
アクセス要求間隔と等しいか又はそれ以上であれば、調
停手段30に対してメモリアクセス要求を発行する。調
停手段30が第3のデータ入出力手段3に対してメモリ
アクセスを許可すれば、第3のデータアクセス制御手段
71は、入力バス12に第3の入力データ記憶手段70
のデータを出力する。
手段4は、MPEG符号化音声データの復号処理が行なわれ
た音声データを出力するため、メモリ手段10に対して
復号した音声データを書き込む。第4のデータ入出力手
段4は、メモリアクセス優先順位としてレベル"3"を割
り当てられ、調停手段30に対してメモリアクセス要求
信号23を8サイクル以上の間隔をあけて発行可能であ
る。但し、調停によりアクセスが許可されなければ、引
続きメモリアクセス要求信号23を発行する。図5は第
4のデータ入出力手段4のブロック図を示す。同図のデ
ータ入出力手段4において、入力手段82は、MPEG
音声復号装置で処理されたデータを入力する。入力デー
タ記憶手段80はメモリ手段10に対して書き込むべき
前記入力されたデータを記憶する。データアクセス制御
手段81は入力データ記憶手段80の有効データ量を管
理し、調停手段30に対してメモリアクセス要求信号2
3を発行する。
段10から読み出されたデータを第1から第4のデータ
入出力手段1〜4に転送するバスである。入力バス12
は、第3及び第4のデータ入出力手段3、4から出力さ
れたデータをメモリ手段10に書き込むために転送する
バスである。
20〜23を調べ、各データ入出力手段1〜4に割り当
てられているメモリアクセス優先順位に基づき、メモリ
手段10の最小アクセスサイクル単位(20ナノ秒)毎
に、メモリ手段10に対するメモリアクセス調停を行
う。
出力手段1〜4がメモリ手段10に対してアクセスする
アクセス情報(複数のデータ入出力手段1〜4のメモリ
手段10に対するアドレス情報及び書き込み又は読み出
し動作を示すリード/ライト情報を含む)を記憶し、調
停手段30の調停結果によってメモリアクセス許可を与
えられたデータ入出力手段のアクセス情報をメモリ手段
10に発行し、その後、次のメモリアクセスのためにア
クセス情報を更新する。
ク図を示す。同図において、第1〜第4のアクセス情報
記憶部90〜120は、各々、第1〜第4のデータ入出
力手段1〜4のアクセス情報を記憶する。
タ情報91、101、111、121は、各々、第1〜
第4のデータ入出力手段1〜4がメモリ手段10に対し
て書き込み又は読み出しを行なうアドレス値(アドレス
情報)を記憶する。第1、第2、第3及び第4の上限メ
モリポインタ情報92、102、112、122は、各
々、第1〜第4のメモリポインタ情報91〜121が取
り得る最大のポインタ値(上限アドレス)である。ま
た、第1、第2、第3及び第4の下限メモリポインタ情
報93、103、113、123は、各々、第1〜第4
のメモリポインタ情報91〜121が取り得る最小のポ
インタ値(初期アドレス)である。更に、第1、第2、
第3及び第4のリードライト情報94、104、11
4、124は、各々、データ入出力手段1〜4が、メモ
リ手段10に対して読み出しアクセス又は書き込みアク
セスの何れを行なうかを示す制御情報である。
報記憶部90〜120が管理するメモリポインタ情報を
更新、制御し、調停手段30が調停したデータ入出力手
段に対するアクセス情報をメモリ制御手段32に出力す
る。
モリ手段10に対して、アクセス情報記憶手段31が発
行するアドレス情報と、データアクセスを行うために必
要なリード/ライト制御信号とを発生する。
グ図である。同図において、ステップ1では、調停手段
30は、全てのデータ入出力手段1〜4が発行するメモ
リアクセス要求20〜23を調べ、メモリ手段10の単
位メモリアクセスサイクル毎にデータ入出力手段1〜4
から発行されるメモリアクセス要求のうち優先順位が最
も高いデータ入出力手段に対してアクセスを許可する。
モリアクセス許可を与えられたデータ入出力手段は、メ
モリ手段10に対してデータ出力(書き込み)を行なう
のであれば、メモリ手段10に書き込むデータを入力バ
ス12に出力する。
1は、前記ステップ1で調停されたデータ入出力手段に
対応するアクセス情報を出力する。メモリ制御手段32
は、前記アクセス情報記憶手段31が出力するアクセス
情報をもとに、メモリ手段10に対して、メモリアクセ
スを行なうためのアドレス情報及びリードライト制御信
号を出力する。アクセス情報制御部130は、前記ステ
ップ1でメモリアクセスが許可されたデータ入出力手段
のメモリポインタ情報を次のデータアクセスのために更
新する。
ステップ3でのメモリアクセスが読み出しであれば、メ
モリ手段10から読み出したデータを出力バス11に出
力する。
10の単位メモリアクセスサイクル毎に順次実行され、
ステップ1〜4までの処理が並行して動作するので、単
位メモリアクセスサイクル毎に同一又は異なったデータ
入出力手段からのデータを調停し、メモリアクセスする
ことができる。
クル毎に調停を行ない、本実施の形態では、データ入出
力手段1〜4がデータアクセス要求を発行していた場
合、最も優先度の高い第1のデータ入出力手段1に対し
てデータアクセスを許可する。図8は本実施の形態にお
けるメモリ調停のタイミング図である。第1〜第4のデ
ータ入出力手段1〜4がメモリアクセス要求を発行して
から、メモリアクセス許可を受け取るまでに必要な最大
の期間(時間)について、図8を用いて説明する。前述
したように、メモリ手段10に対するメモリアクセス優
先順位は、第1のデータ入出力手段1>第2のデータ入
出力手段2>第3のデータ入出力手段3>第4のデータ
入出力手段4の順に高く、第1から第4のデータ入出力
手段1〜4の共用メモリ手段10に対するアクセス要求
の発行間隔は、各々、2サイクル、4サイクル、8サイ
クル、8サイクルである。
での各サイクルは、単位メモリアクセスサイクルを示
す。
第1から第4のデータ入出力手段1〜4が、各々、メモ
リアクセス要求を発行しているので、優先順位の最も高
い第1のデータ入出力手段1に対してメモリアクセス許
可を発行する。
セスを行なうことができなかった第2〜第4のデータ入
出力手段2〜4が引続きメモリアクセス要求を発行し、
調停手段30は、アクセス要求を受けたデータ入出力手
段2〜4のうちメモリアクセス優先順位の最も高い第2
のデータ入出力手段2に対してメモリアクセス許可を発
行する。
1は最短2サイクルに1回メモリアクセス要求を発行す
るので、調停手段30は第1のデータ入出力手段1に対
してメモリアクセス許可を発行する。
アクセスを行なうことができなかった第3及び第4のデ
ータ入出力手段3、4が引続きメモリアクセス要求を発
行し、調停手段30は、アクセス要求を受けたデータ入
出力手段3、4のうちメモリアクセス優先順位の最も高
い第3のデータ入出力手段3に対してメモリアクセス許
可を発行する。
データ入出力手段1、第2のデータ入出力手段2、及び
第4のデータ入出力手段4がメモリアクセス要求を発行
し、調停手段30は、アクセス要求を受けたデータ入出
力手段1、2、4のうちメモリアクセス優先順位の最も
高い第1のデータ入出力手段1に対してメモリアクセス
許可を発行する。
スの調停を行い、サイクルHで第4のデータ入出力手段
4に対してデータアクセス許可を与える。
ータアクセス要求を発行したサイクルを含んで1サイク
ル後にデータアクセス許可を受け取ることができる。同
様に、第2のデータ入出力手段2、第3のデータ入出力
手段3、第4のデータ入出力手段4は、各々、データア
クセス要求を発行したサイクルを含んで2サイクル後、
4サイクル後、8サイクル後にデータアクセス許可を受
け取ることができる。各データ入出力手段1〜4は、ア
クセス許可を受け取ったサイクルで、内蔵するデータ記
憶手段50〜80のデータ記憶容量分のデータを共用メ
モリ手段10との間で入力又は出力する。
データ入出力手段1〜4は、そのアクセス要求間隔が各
々2、4、8、8サイクルであり、また、そのアクセス
間隔(アクセス要求からアクセスが実際に行われるまで
の期間)が1、2、4、8サイクルであって、何れの入
出力手段もアクセス要求間隔以内でアクセスが実行され
ることが保証されている。
るデータ記憶手段50〜80のデータ記憶容量を説明す
る。第4のデータ入出力手段4では、アクセス要求間隔
が8サイクルであり、また、アクセス要求を発行した後
からこの要求が許可されるまでの期間が図8から判るよ
うに7サイクルである。従って、自己のデータ入出力手
段4よりも優先順位の高いデータ入出力手段1〜3が全
てアクセス要求を今回は発行せず、次回は発行する最悪
の場合を考慮すると、第4のデータ入出力手段4の入力
データ記憶手段80の容量は、アクセス要求間隔(8サ
イクル)と、アクセス要求を発行した後からこの要求が
許可されるまでの期間(7サイクル)との合計期間(1
5サイクル)の間、入力手段82から受けるデータの量
を少なくとも記憶可能な容量に設定される。
データ記憶手段70の容量は、アクセス要求間隔(8サ
イクル)と、アクセス要求を発行した後からこの要求が
許可されるまでの期間(3サイクル)との合計期間(1
1サイクル)の間、入力手段72から受けるデータの量
を少なくとも記憶可能な容量に設定される。
ータ記憶手段60の容量は、アクセス要求間隔(4サイ
クル)と、アクセス要求を発行した後からこの要求が許
可されるまでの期間(1サイクル)との合計期間(5サ
イクル)の間、出力手段62に出力するデータの量を少
なくとも記憶可能な容量に設定される。
ータ記憶手段50の容量は、アクセス要求間隔(2サイ
クル)と、アクセス要求を発行した後からこの要求が許
可されるまでの期間(0サイクル)との合計期間(2サ
イクル)の間、出力手段52に出力するデータの量を少
なくとも記憶可能な容量に設定される。
してメモリアクセス間隔(アクセス要求からアクセスが
実際に行われるまでの期間)が規定されていない。従っ
て、メモリアクセス優先度の低いデータ入出力手段(例
えば、第4のデータ入出力手段4)は、メモリアクセス
するために、待たされる時間を1つの所定時間に想定す
ることができず、入力データ記憶手段80の容量を特定
することができない。その結果、実時間でデータの転送
を行うことが困難となる。
のデータ入出力手段1〜4が共通のメモリ手段10を使
用し、各データ入出力手段1〜4に対して、前記共有す
るメモリ手段10に対するアクセス優先順位と、メモリ
アクセス要求発行間隔とを割り当て、調停手段30がメ
モリ手段10の単位アクセスサイクル毎に、アクセス優
先順位に基づいてメモリアクセス要求を調停することに
より、各データ入出力手段1〜4の出力データ記憶手段
50、60及び入力データ記憶手段70、80の容量を
前記所定容量に特定することができるので、実時間での
データ転送が可能となる。
タ入出力手段1〜4は、各々、メモリアクセス要求が許
可されない場合には、引続いてメモリアクセス要求信号
20〜23を出力する構成としたが、本発明はこれに限
定されず、例えば各データ入出力手段1〜4は所定の時
間間隔のみでメモリアクセス要求信号20〜23を出力
し、調停手段30が同時に2以上のデータ入出力手段か
ら各々メモリアクセス要求信号を受けた際には、そのう
ちメモリアクセス優先順位の最も高いデータ出力手段に
対しアクセスを許可し、次のサイクルでその次にアクセ
ス優先順位の高いデータ入出力手段に対しアクセスを許
可することをサイクル毎に繰り返す構成を採用しても良
い。
は、メモリ手段10の単位アクセスサイクル毎にアクセ
ス要求を調停する構成としたが、本発明はこれに限定さ
れない。しかし、単位アクセスサイクル毎にアクセス要
求を調停する構成とする場合には、出力データ記憶手段
50、60及び入力データ記憶手段70、80の容量を
必要最小限の容量に低減できる効果を奏する。
10に対してデータをアクセスするデータ入出力手段の
数は"4"としたが、それ以上の個数でも、本実施の形態
の動作、効果は基本的には変わらない。
ータ入出力手段1、第2のデータ入出力手段2、第3の
データ入出力手段3、第4のデータ入出力手段4を映像
の出力、音声の出力、MPEG映像の復号処理、音声の
復号処理を行なうようにしているが、メモリ手段10に
対してデータを入出力する手段であれば、処理内容、デ
ータ内容は何ら制限されない。
項5記載の発明のデータ転送装置によれば、複数のデー
タ入出力手段でメモリ手段を共有する場合に、各データ
入出力手段の共有メモリ手段に対するアクセス要求の時
間間隔を所定間隔に設定する構成とし、これにより、各
データ入出力手段の共有メモリ手段に対するアクセスを
所望時間内に確実に行うことを保証できるので、各デー
タ入出力手段に備える第2のバッファメモリの容量を予
め明確に把握できて、これ等の容量を従来よりも低減で
きる。
ータ入出力手段からのアクセス要求の調停を、メモリ手
段の単位アクセスサイクル毎に行ったので、各データ入
出力手段に備える第2のバッファメモリの容量を必要最
小限の容量にできる。
よれば、各データ入出力手段のデータ記憶容量を、メモ
リ手段に対するアクセス要求間隔とアクセス要求の発行
から許可までの期間との合計期間の間に入出力するデー
タ量を少なくとも記憶する容量に明確に決定できる。
すブロック図である。
すブロック図である。
すブロック図である。
すブロック図である。
すブロック図である。
すブロック図である。
グ図である。
である。
Claims (5)
- 【請求項1】 データを入力し又は出力する複数のデー
タ入出力手段と、 前記複数のデータ入出力手段で共用され、前記複数のデ
ータ入出力手段との間でデータを入出力するメモリ手段
と、 前記複数のデータ入出力手段から前記メモリ手段に対す
るアクセス要求を調停する調停手段とを備え、 前記各データ入力出力手段は、前記メモリ手段に対する
アクセスの優先順位を予め割り当てられ、前記メモリ手
段に対するアクセス要求を所定の時間間隔で発行可能で
あり、 前記調停手段は、前記複数のデータ入出力手段からのア
クセス要求を受け、このアクセス要求を受けた前記デー
タ入出力手段に対して、前記アクセス優先順位の高い順
にメモリアクセスを許可することを特徴とするデータ転
送装置。 - 【請求項2】 前記調停手段は、アクセス要求を受けた
前記データ入出力手段のうち、前記アクセス優先順位の
最も高いデータ入出力手段に対してアクセスを許可し、 前記各データ入出力手段は、前記調停手段によりアクセ
ス要求が許可されなかったとき、前記所定の時間間隔に
拘わらず再度アクセス要求を発行することを特徴とする
請求項1記載のデータ転送装置。 - 【請求項3】 前記調停手段は、前記複数のデータ入出
力手段からのアクセス要求を、前記メモリ手段の単位ア
クセスサイクル毎に調停することを特徴とする請求項1
記載のデータ転送装置。 - 【請求項4】 前記各データ入出力手段は、 データが入力される入力手段と、 前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記入力手段に入力されるデ
ータの量を、少なくとも記憶する容量の入力データ記憶
手段と、 を備えることを特徴とする請求項1、2又は3記載のデ
ータ転送装置。 - 【請求項5】 前記各データ入出力手段は、 データを出力する出力手段と、 前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記出力手段から出力される
データの量を、少なくとも記憶する容量の出力データ記
憶手段と、 を備えることを特徴とする請求項1、2又は3記載のデ
ータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08423199A JP3618249B2 (ja) | 1998-04-01 | 1999-03-26 | データ転送装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8848798 | 1998-04-01 | ||
JP10-88487 | 1998-04-01 | ||
JP08423199A JP3618249B2 (ja) | 1998-04-01 | 1999-03-26 | データ転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000029777A true JP2000029777A (ja) | 2000-01-28 |
JP3618249B2 JP3618249B2 (ja) | 2005-02-09 |
Family
ID=26425296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08423199A Expired - Fee Related JP3618249B2 (ja) | 1998-04-01 | 1999-03-26 | データ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3618249B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012032A (ja) * | 2004-06-29 | 2006-01-12 | Sony Corp | データ処理装置 |
JP2007207156A (ja) * | 2006-02-06 | 2007-08-16 | Denso Corp | メモリバス負荷調整装置 |
JP2008134892A (ja) * | 2006-11-29 | 2008-06-12 | Yamaha Corp | 集積回路装置 |
JP2013128213A (ja) * | 2011-12-19 | 2013-06-27 | Ricoh Co Ltd | 画像形成装置及び画像形成方法 |
-
1999
- 1999-03-26 JP JP08423199A patent/JP3618249B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012032A (ja) * | 2004-06-29 | 2006-01-12 | Sony Corp | データ処理装置 |
JP4635485B2 (ja) * | 2004-06-29 | 2011-02-23 | ソニー株式会社 | データ処理装置 |
JP2007207156A (ja) * | 2006-02-06 | 2007-08-16 | Denso Corp | メモリバス負荷調整装置 |
JP2008134892A (ja) * | 2006-11-29 | 2008-06-12 | Yamaha Corp | 集積回路装置 |
JP2013128213A (ja) * | 2011-12-19 | 2013-06-27 | Ricoh Co Ltd | 画像形成装置及び画像形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3618249B2 (ja) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7707328B2 (en) | Memory access control circuit | |
JP2703668B2 (ja) | データ転送制御装置および磁気ディスク制御装置 | |
KR100679362B1 (ko) | 메모리 요청 재정렬에 의해 버스 이용도를 향상시키는메모리 제어기 | |
JPS6244303B2 (ja) | ||
US7370161B2 (en) | Bank arbiter system which grants access based on the count of access requests | |
JP3290650B2 (ja) | メモリ制御装置 | |
JP2009518753A (ja) | メモリアクセス要求のアービトレーション | |
US20060059320A1 (en) | Memory control device | |
US6374244B1 (en) | Data transfer device | |
JP4531223B2 (ja) | 集合的メモリを共有する複数のプロセッサを備えたデータ処理装置 | |
JP2001356961A (ja) | 調停装置 | |
US6738840B1 (en) | Arrangement with a plurality of processors having an interface for a collective memory | |
JP2007018222A (ja) | メモリアクセス制御回路 | |
KR100726101B1 (ko) | 메모리 제어 시스템 | |
JP3618249B2 (ja) | データ転送装置 | |
JP3260456B2 (ja) | コンピュータシステムおよびそれに適した集積回路並びに要求選択回路 | |
JPH0793274A (ja) | データ転送方式及びデータ転送装置 | |
JP7414477B2 (ja) | メモリコントローラ、メモリコントローラで実施される方法および装置 | |
US6785795B1 (en) | Data processing device for use in cooperation with a memory | |
US20040034748A1 (en) | Memory device containing arbiter performing arbitration for bus access right | |
JPH0546527A (ja) | デユアルポートメモリ回路 | |
JPH02144652A (ja) | バス調停方式 | |
KR100678784B1 (ko) | 기능 시스템 및 그의 관리 방법, 데이터 처리 시스템 및 컴퓨터 판독 가능 저장 매체 | |
JPH103785A (ja) | メモリのリフレッシュ方法及びそのためのメモリ制御装置 | |
EP0284094B1 (en) | Tandem priority resolver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |