JPH03224195A - ダイナミックｒａｍのリフレッシュ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、電子計算機等に用いられるダイナミックＲ
ＡＭのリフレッシュ方式に関する。

（従来の技術） 周知の如く、ダイナミックＲＡＭの記憶原理は各アドレ
スのセル容量に電荷を充電することにより情報の記憶を
行うものであり、記憶情報の保持のためには当該電荷が
放電消失しないように各アドレスに対して一定周期で充
電を繰り返さねばならない。

この記憶保持のために行われる充電動作は一般にリフレ
ッシュ動作と呼ばれ、具体的には各アドレスセルを指定
するロウ・アドレスラインとカラム・アドレスラインの
中で、ロウ・アドレスラインだけを周期的にアクセスす
ることにより行われる。

従来、このリフレッシュ動作にあたっては、第４図に示
されるように、リフレッシュ制御回路２内に設けられた
ロウ・アドレスカウンタ（図示せず）を一定周期で歩進
させなからロウ・アドレス信号をアドレスバス４へ送出
し、ダイナミックＲＡＭ３へと与えるようになっていた
。なお、図において６はストローブ信号である。

ところで、この種のダイナミックＲＡＭのりフレッシュ
方式においては、リフレッシュ制御回路２からの定期的
リフレッシュアクセスと図示しないＣＰＵからのリード
ライトアクセスとが同一アドレスに対して競合した場合
には、リフレッシュアクセスの側に優先権が与えられ、
リードライトアクセスの側が待たされるようになってい
た。

そのため、このような競合が生ずる度にＣＰＵからのリ
ードライトアクセスは待たされることとなり、アクセス
タイムの低下に繋がるという不具合があった。

（発明が解決しようとする課題） このように、従来のリフレッシュ制御回路を用いたダイ
ナミックＲＡＭのリフレッシュ方式にあっては、リフレ
ッシュ制御回路からの定期的リフレッシュアクセスと図
示しないＣＰＵがらのリトライトアクセスとが同一アド
レスに対して競合した場合には、リフレッシュアクセス
の側に優先権が与えられ、リードライトアクセスの側が
待たされるようになっていたため、このような競合が生
ずる度にＣＰＵからのリードライトアクセスは待たされ
ることとなり、アクセスタイムの低下に繋がるという問
題点があった。

ところで、各メモリセルの側から見れば、それがリード
ライトアクセスであるかりフレッンユアクセスであるか
に拘らず、周期的にロウ・アドレスアクセスが成されさ
えすれば、記憶情報の保持には十分である。

従って、ＣＰＵからのリードライトアクセスの有無に拘
らず周期的にリフレッシュアクセスを行っていた従来方
式にあっては、例えばその直前にリードライトアクセス
が行われたアドレスセルに関しては無駄なリフレッシュ
アクセスが行われていたこととなる。

この発明は、上述の技術的背景に鑑みなされたものであ
り、その目的とするところはＣＰＵ等からのリードライ
トアクセスに関するアクセスタイムを改善することがで
きるダイナミックＲＡＭのリフレッシュ方式を提供する
ことにある。

〔発明の構成） （課題を解決するための手段） この発明は、上記の目的を達成するために、ダイナミッ
クＲＡＭの各ロウ・アドレスをリフレッシュ制御回路で
アクセスすることにより記憶内容を周期的にリフレッシ
ュするダイナミックＲＡＭのリフレッシュ方式において
、前記リフレッシュ周期の途中で前記ロウ・アドレスの
いずれかがリフレッシュ制御回路以外からアクセスされ
た場合には、当該周期におけるリフレッシュ制御回路か
らの該当するロウ・アドレスアクセスを省略することを
特徴とするものである。

（作用） このような構成によれば、その直前にリードライトアク
セスの行われたアドレスセルに関しては定期的リフレッ
シュアクセスは省略されることとなり、そのため定期的
リフレッシュアクセスとリードライトアクセスとが競合
してリードライトアクセスが待たされることに起因する
アクセスタイムの低下を防止し、アクセスタイムの改善
を図ることができる。

（実施例） 第１図は、この発明に係るダイナミックＲＡＭのリフレ
ッシュ方式の一実施例を示すブロック図である。

同図に示されるように、この実施例方式の特徴は、リフ
レッシュ周期の途中でロウ・アドレスのいずれかがりフ
レッンユ制御回路２以外からアクセスされたことをロウ
・アドレス検出回路１で検出し、その場合にはリフレッ
シュ実施信号５を遮断することにより、当該周期におけ
るリフレッシュ制御回路２からの該当するロウ・アドレ
スアクセスを省略することにある。

ロウ・アドレス検出回路１の詳細を第２図のブロック図
に、またその動作を第３図のタイムチャートに示す。

第２図において、ロウ・アドレスデコーダ７はアドレス
バス４上のアドレス信号を監視することにより、ロウ・
アドレスのいずれかがリフレッシュ制御回路２以外から
アクセスされたことを検出し、該当する出力ラインに対
してロウ・アドレス選択信号１０として“Ｈ”パルスを
出力するものである。

Ｄ型フリップフロップ１４は強制セット機能付のトグル
フリップフロップとして動作し、インバタ１５を介して
到来するデコーダ７の出力パルスで強制的にセットされ
、またリフレッシュタイミング信号８のパルスの立ち下
がり毎にセット状態とリセット状態とに交互に設定され
る。

アンドゲート１６は、Ｄ型フリップフロップ１４から出
力されるリフレッシュウィンドウ信号１１に“Ｈ”が出
力される場合に開き、この間にリフレッシュタイミング
信号８を通過させて、これをリフレッシュ実施信号５と
してリフレッシュ制御回路２へと出力するようになって
いる。

そして、このリフレッシュ実施信号５として“Ｈ”パル
スか出力された場合に限り、該当するロウ・アドレスア
クセスが行われる。

以上の構成によれば、第３図に示されるように、リード
ライトアクセスが行われない場合には、リフレッシュ実
施信号５中にはりフレッンユタイミング信号（リフレッ
シュ周期の１／２の周期を有する）８の２倍の周期で“
Ｈ”パルス１２を生じ、ダイナミックＲＡＭ３の各ロウ
・アドレスは周期的にリフレッシュアクセスが行われる
。

これに対して、リフレッシュ周期の途中でロウ・アドレ
スのいずれかが例えばＣＰＵからリードライトアクセス
されると、第３図に符号９で示されるように、デコーダ
７の該当する出力ラインにはロウ・アドレス選択信号１
０として“Ｈ”パルスが出力され、この“Ｈ”パルスの
立ち上がりでＤ型フリップフロップ１４が強制的にセッ
トされ、当該周期で本来出力されるはずであったリフレ
ッシュ実施信号パルス１２ａは省略される。

すなわち、その直前にリードライトアクセスの行われた
アドレスセルに関しては、そのリードライトアクセスの
際既にリフレッシュ動作が実質的に完了しているため、
このようなアドレスセルに関しては当該周期における定
期的リフレッシュ動作を省略することにより、定期的リ
フレッシュアクセスとリードライトアクセスとが競合す
る可能性を低減させ、アクセスタイムの改善を図るもの
である。

なお、第３図に符号１３で示されるように、リフレッシ
ュ動作の省略はその周期に限られ、以後通常の周期より
も１／２周期たけ遅れて定期的リフレッシュ動作が再開
される。

このように、本実施例によればリフレッシュ周期を満足
させつつも、リフレッシュ制御回路によるリフレッシュ
を適宜に間引くことができ、これによりＣＰＵ等による
アクセスが待たされる確率を減少させ、システムの動作
速度を改善することかできる。

なお、以上の実施例においては、リフレッシュ周期の１
／２の周期を有するリフレッシュタイミング信号を利用
したが、さらに周期の短いリフレッシュタイミング信号
を利用すれば、リフレッンユタイミングをより決め細が
く延期することができる。

〔発明の効果〕

以上の説明で明らかなように、この発明によればその直
前にリードライトアクセスの行われたアドレスセルに関
しては定期的リフレッシュアクセスは省略されることと
なり、そのため定期的リフレッシュアクセスとリードラ
イトアクセスとが競合してリードライトアクセスが待た
されることに起因するアクセスタイムの低下を防止し、
アクセスタイムの改善を図ることができる。

【図面の簡単な説明】

第１図はこの発明に係るダイナミックＲＡＭのリフレッ
シュ方式の一実施例を示すブロック図、第２図はロウ・
アドレス検出回路の具体的な一例を示す図、第３図は第
２図における各部の信号状態を示すタイムチャート、第
４図は従来方式を示すブロック図である。 １・・・ロウ・アドレス検出回路 ２・・・リフレッシュ制御回路 ３・・・ダイナミックＲＡＭ ４・・・アドレスバス ５・・・リフレッシュ実施信号 ６・・・ロウ・アドレスストローブ信号７・・・ロウ・
アドレスデコーダ ８・・・リフレッシュタイミング信号 ９・・・外部ＣＰＵによるアクセス検出パルス１０・・
・ロウ・アドレス検出信号ライン１１・・・リフレッシ
ュウィンドウ信号１２・・・通常のリフレッシュタイミ
ング１２ａ・・・省略されたリフレッシュタイミング１
３・・・再開後のリフレッシュタイミング１４・・・Ｄ
型フリップフロップ １５・・・インバータ １６・・・アンドゲート

Claims (1)

【特許請求の範囲】
1. （１）ダイナミックＲＡＭの各ロウ・アドレスをリフレ
   ッシュ制御回路でアクセスすることにより記憶内容を周
   期的にリフレッシュするダイナミックＲＡＭのリフレッ
   シュ方式において、 前記リフレッシュ周期の途中で前記ロウ・アドレスのい
   ずれかがリフレッシュ制御回路以外からアクセスされた
   場合には、当該周期におけるリフレッシュ制御回路から
   の該当するロウ・アドレスアクセスを省略することを特
   徴とするダイナミックＲＡＭのリフレッシュ方式。