KR100348220B1 - 리프레쉬장치 - Google Patents
리프레쉬장치 Download PDFInfo
- Publication number
- KR100348220B1 KR100348220B1 KR10-1998-0029305A KR19980029305A KR100348220B1 KR 100348220 B1 KR100348220 B1 KR 100348220B1 KR 19980029305 A KR19980029305 A KR 19980029305A KR 100348220 B1 KR100348220 B1 KR 100348220B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- signal
- address
- command signal
- generating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리소자에서 사용되는 리프레쉬 장치에 관한 것으로, 리프레쉬의 수행 중 입력된 리프레쉬 명령신호의 전달을 막도록 리프레쉬 카운터의 동작을 제어하여 메모리 셀의 안정적인 리프레쉬 동작을 확보하기 위해, 메모리 셀의 리프레쉬 명령신호를 입력받아 라스바신호를 발생시키는 라스신호 발생부와, 리프레쉬를 수행하기 위해 내부 어드레스를 출력하는 어드레스 카운팅부와, 상기 라스바신호 및 외부로부터 입력된 리프레쉬 명령신호를 조합하여 상기 어드레스 카운팅부의 동작을 제어하는 신호를 발생시키는 제어부를 구비하는 것을 특징으로 한다.
Description
본 발명은 반도체 메모리소자의 리프레쉬 장치에 관한 것으로, 보다 상세하게는 리프레쉬 수행 중에 입력된 리프레쉬 명령신호의 전달을 막아 리프레쉬 카운터의 동작을 제어하므로써 메모리 셀의 안정적인 리프레쉬 동작을 확보한 리프레쉬 장치에 관한 것이다.
일반적으로, 디램(DRAM) 또는 싱크로너스 디램(synchronous DRAM) 등의 메모리소자는 셀 자체가 다이나믹 셀(dynamic cell)로 이루어지기 때문에 일정시간이 지나면 셀에 저장된 데이타가 파괴되어서 일정한 주기단위로 다시 쓰기(rewrite)를해주어야 하는데, 이를 리프레쉬(refresh)라 하며, 상기 리프레쉬 동작에서 한 셀이 리프레쉬를 수행하고 나서 다시 그 셀이 리프레쉬 동작을 수행하기까지의 시간을 ‘리프레쉬 시간’, 또는 ‘리프레쉬 주기’라 한다.
그리고, 리프레쉬 장치는 자동 리프레쉬(automatic refresh)나 셀프 리프레쉬(self refresh)명령신호가 들어올 때마다 내부 어드레스를 증가시키는 리프레쉬 카운터를 구비하며, 정상동작에서는 상기 리프레쉬 명령신호가 상기 리프레쉬 주기를 만족하며 입력된다. 예를 들어, 셀프 리프레쉬(self refresh)의 경우는 리프레쉬 카운터로 들어오는 입력신호를 내부적으로 일정한 간격(리프레쉬 주기이상의 시간)으로 발생시키며, 자동 리프레쉬(automatic refresh)의 경우는 외부 제어기에서 리프레쉬 명령신호가 발생되어 상기 리프레쉬 주기를 만족하며 메모리의 외부 입력신호로 들어오게 된다.
그런데, 만약 리프레쉬 명령신호가 리프레쉬 주기를 만족하지 못하는 상태로 입력될 경우에는, 상기 리프레쉬 카운터가 바람직하지 못한 카운팅 동작을 유발하는 문제점이 발생한다.
도 1 은 종래에 사용된 리프레쉬 장치의 동작 타이밍도를 나타낸 것으로, 도 1(a)에 도시된 바와 같이 클럭신호(CLK)의 상승에지부에서 리프레쉬 명령신호(AREF1∼AREF4)가 입력되면, 리프레쉬 동작을 위해 워드라인(word line)을 활성화시키는 라스바(/RAS)신호가 도 1(b)에 도시된 바와 같이 ‘로우’로 천이된다.
그런데, 종래의 리프레쉬 장치는 상기 리프레쉬 명령신호(AREF1∼AREF4)에따라 발생된 리프레쉬 카운터 인에이블신호(REF_CNT_EN)가 바로 리프레쉬 카운터로 입력되어 상기 리프레쉬 카운터는 내부 어드레스를 증가시키는 카운팅동작을 곧바로 수행하였다. 이 때, 상기 리프레쉬 카운터의 동작을 제어하는 리프레쉬 카운터 인에이블신호(REF_CNT_EN)가 도 1(c)에 도시된 바와 같이 상기 리프레쉬 명령신호(AREF1∼AREF4)의 입력 수만큼 발생한다.
그래서, 메모리 셀이 리프레쉬를 수행하고 있는 중에 상기 리프레쉬 카운터는 어드레스 카운팅 동작을 계속하게 되어, 도 1(d)와 도 1(e)에 도시된 바와 같이 내부 어드레스신호가 계속 증가하여 변하게 된다. 그 결과, 리프레쉬를 수행하고 난 후 입력된 리프레쉬 명령신호(동 도면에서는 AREF2, AREF3가 된다)에 대해 리프레쉬 카운터에서 발생된 내부 어드레스신호는 원치않는 어드레스가 된다. 이 경우, 리프레쉬 카운터의 과도 카운팅 동작으로 인해 내부 어드레스신호가 크게 증가해 있기 때문에, 리프레쉬 동작 중간에 건너뛴 내부 어드레스에 해당하는 메모리 셀의 데이타는 리프레쉬 주기동안 리프레쉬 동작을 수행하지 못하여 데이터 값을 잃어버리게 되는 문제가 발생된다.
상기 동작에 의해, 종래의 리프레쉬 장치는 리프레쉬 동작이 안정되지 못한 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 리프레쉬 수행 중에 입력되는 리프레쉬 명령신호의 전달을 막아 리프레쉬 카운터의 동작을 제어하는 별도의 제어부를 구비하므로써, 메모리 셀의 안정적인 리프레쉬 동작을 확보한 리프레쉬 장치를 제공하는데 있다.
도 1 은 종래에 사용된 리프레쉬 장치의 동작 타이밍도
도 2 는 본 발명에 의한 리프레쉬 장치의 구성도
도 3 은 도 2 에 도시된 리프레쉬 장치의 동작 타이밍도
〈 도면의 주요부분에 대한 부호의 설명 〉
10: 라스신호 발생부 20: 어드레스 카운팅부
30: 어드레스 카운터 제어부
상기 목적을 달성하기 위하여, 본 발명에 의한 리프레쉬 장치는 리프레쉬 명령신호를 입력받아 라스바신호를 발생시키는 라스신호 발생부와,
리프레쉬를 수행하기 위한 내부 어드레스를 발생하는 어드레스 카운팅부와,
상기 리프레쉬 명령신호와 상기 라스바 신호를 조합하여 상기 어드레스 카운팅부의 동작을 제어하는 카운팅 인에이블신호를 발생시키는 제어부를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 의한 리프레쉬 장치의 구성도를 나타낸 것으로, 리프레쉬 명령신호(AREF1)를 입력받아 라스바신호(/RAS; Row Address Strobe)를 발생시키는 라스신호 발생부(10)와, 리프레쉬 동작을 수행하기 위한 내부 어드레스를 발생하는 어드레스 카운팅부(20)와, 리프레쉬 명령신호(AREFp)와 상기 라스바 신호(/RAS)를 앤드 조합하여 상기 어드레스 카운팅부(20)의 동작을 제어하는 리프레시 카운터 제어신호(REF_CNT_EN)를 발생시키는 리프레쉬 카운터 제어부(30)로 구성된다.
그리고, 상기 리프레쉬 카운터 제어부(30)는 리프레쉬 명령신호(AREFp)와 상기 라스바 신호(/RAS)를 낸드 조합하는 낸드게이트(NAND1)와, 그낸드게이트(NAND1)의 출력신호를 반전시키는 인버터(I1)로 구성된다.
도 3 은 상기 구성을 갖는 본 발명에 따른 리프레쉬 장치의 동작 타이밍도를 나타낸 것으로, 이를 참조하며 본 발명의 동작을 살펴보기로 한다.
우선, 도 3(a)에 도시된 바와 같이 클럭신호(CLK)의 상승 에지부에서 리프레쉬 명령신호(AREF1∼AREF4)가 라스신호 발생부(10)에 입력되면, 리프레쉬 동작을 위해 워드라인(word line)을 활성화시키는 라스바(/RAS)신호가 도 3(b)에 도시된 바와같이 ‘로우’레벨로 발생된다. 그리고, 첫 번째 리프레쉬 명령신호(AREF1)가 리프레쉬 카운터로 입력되는데, 이때 상기 리프레쉬 카운터에서 발생된 내부 어드레스(internal add)에 해당하는 워드라인(word line)의 리프레쉬가 수행된다.
그런데, 본 발명에서는 내부 어드레스(internal add)의 카운팅을 제어하는 리프레쉬 카운터 제어신호(REF_CNT_EN)가 외부에서 즉시 입력되는 리프레쉬 명령신호(AREF)가 아닌 라스 신호 발생부(10)에서 출력된 라스바신호(/RAS)와 조합된 리프레쉬 명령신호이기 때문에, 상기 라스바신호(/RAS)가 ‘로우’로 활성화되어 있는 동안-즉, 리프레쉬가 수행중인 동안-에는 상기 리프레쉬 카운터 제어신호(REF_CNT_EN)가 발생하지 않게 된다. 그래서, 리프레쉬가 수행중인 동안에는 리프레쉬 카운팅부(20)의 어드레스 카운팅동작이 억제되기 때문에, 도 3(d)와 도 3(e)에 도시된 바와 같이 내부 어드레스(internal add)가 증가되지 않는다.
그리고, 리프레쉬 수행 후, 다시 리프레쉬 명령신호(도 3에서 AREF4로 도시됨)가 입력되면 상기 리프레쉬 카운터 제어신호(REF_CNT_EN)가 다시 ‘하이’펄스로 발생되어 상기 어드레스 카운팅부(20)는 어드레스 카운팅동작을 수행하고, 이에따라 내부 어드레스(internal add)가 증가되어 상기 어드레스에 해당하는 워드라인의 리프레쉬 동작이 수행되게 된다.
이상에서 설명한 바와 같이 본 발명에 따른 리프레쉬 장치에 의하면, 리프레쉬 수행 중에 입력되는 리프레쉬 명령신호의 전달을 막아 리프레쉬 카운터의 동작을 제어하는 별도의 제어부를 구비함으로써 리프레쉬 동작 중에 내부 어드레스의 증가를 막을 수 있으며, 또한 상기 내부 어드레스의 증가로 발생되는 리프레쉬 오동작을 막고 안정적인 리프레쉬 동작을 수행할 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (2)
- 리프레쉬 명령신호를 입력받아 라스바신호를 발생시키는 라스신호 발생부와,리프레쉬를 수행하기 위해 워드라인을 구동하는 내부 어드레스를 발생하는 리프레쉬 어드레스 카운팅부와,상기 라스바신호가 디스에이블되었을 때 상기 리프레쉬 명령신호를 이용하여 상기 어드레스 카운팅부를 인에이블시키는 리프레쉬 카운트 제어신호를 발생시키는 제어부를 구비하는 것을 특징으로 하는 리프레쉬 장치.
- 제 1 항에 있어서,상기 제어부는 상기 라스바신호 및 상기 리프레쉬 명령신호를 논리조합하는 앤드조합 논리소자로 구성하는 것을 특징으로 하는 리프레쉬장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0029305A KR100348220B1 (ko) | 1998-07-21 | 1998-07-21 | 리프레쉬장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0029305A KR100348220B1 (ko) | 1998-07-21 | 1998-07-21 | 리프레쉬장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000009111A KR20000009111A (ko) | 2000-02-15 |
KR100348220B1 true KR100348220B1 (ko) | 2003-01-15 |
Family
ID=19544748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0029305A KR100348220B1 (ko) | 1998-07-21 | 1998-07-21 | 리프레쉬장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100348220B1 (ko) |
-
1998
- 1998-07-21 KR KR10-1998-0029305A patent/KR100348220B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000009111A (ko) | 2000-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492658B2 (en) | Apparatus and method for self-refreshing dynamic random access memory cells | |
JP3220586B2 (ja) | 半導体記憶装置 | |
KR100232749B1 (ko) | 반도체 메모리장치 | |
KR100193409B1 (ko) | 반도체 장치의 파워관리 회로 및 반도체 메모리장치 | |
KR100482365B1 (ko) | 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법 | |
JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
US6912169B2 (en) | Synchronous semiconductor memory device | |
KR20020002659A (ko) | 반도체 메모리 장치의 셀프 리프레시 회로 | |
WO1996028825A1 (fr) | Memoire a semi-conducteur | |
US7327631B2 (en) | Semiconductor memory device and method of operating semiconductor memory device | |
US6026041A (en) | Semiconductor memory device | |
US6188639B1 (en) | Synchronous semiconductor memory | |
US7167948B2 (en) | Semiconductor memory device | |
KR100305021B1 (ko) | 라스 액세스 시간 제어 회로 | |
JPH0522316B2 (ko) | ||
KR20000008774A (ko) | 동기식 디램의 자동 프리차지 장치 | |
KR100191023B1 (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어 할 수 있는 다이나믹형 반도체 기억장치 | |
KR100348220B1 (ko) | 리프레쉬장치 | |
JP4804609B2 (ja) | セルアレイ電源の上昇を防止したメモリ回路 | |
JP2004185686A (ja) | 半導体記憶装置 | |
KR100480553B1 (ko) | 디램장치의리프레쉬제어방법 | |
JP2000222878A (ja) | ダイナミックアクセスメモリ | |
KR100286346B1 (ko) | 에스디램의 리프레쉬 회로 | |
KR100421904B1 (ko) | 반도체 소자의 리프래쉬 회로 | |
KR100794998B1 (ko) | 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |