JPH04342012A - 補助記憶装置アクセス方式 - Google Patents
補助記憶装置アクセス方式Info
- Publication number
- JPH04342012A JPH04342012A JP11425291A JP11425291A JPH04342012A JP H04342012 A JPH04342012 A JP H04342012A JP 11425291 A JP11425291 A JP 11425291A JP 11425291 A JP11425291 A JP 11425291A JP H04342012 A JPH04342012 A JP H04342012A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary storage
- storage device
- control means
- end interrupt
- end interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は補助記憶装置アクセス方
式、特に複数台の補助記憶装置を有する情報処理システ
ムにおける補助記憶装置アクセス方式に関する。
式、特に複数台の補助記憶装置を有する情報処理システ
ムにおける補助記憶装置アクセス方式に関する。
【０００２】
【従来の技術】従来、２台の補助記憶装置にアクセスを
行う場合は、まずどちらかの補助記憶装置に対して命令
を発行し、その動作がすべて終了して終了処理を終えて
から残っている方の補助記憶装置に命令を発行して動作
終了を待つ。従って、それぞれの補助記憶装置で独立し
てアクセスを行なわせなければならない。
行う場合は、まずどちらかの補助記憶装置に対して命令
を発行し、その動作がすべて終了して終了処理を終えて
から残っている方の補助記憶装置に命令を発行して動作
終了を待つ。従って、それぞれの補助記憶装置で独立し
てアクセスを行なわせなければならない。
【０００３】
【発明が解決しようとする課題】上述した従来の補助記
憶装置アクセス方式では、それぞれの補助記憶装置に対
して独立にアクセスを行い、１つの補助記憶装置での処
理が終了しないと次の補助記憶装置の処理を行うことが
できないという欠点がある。
憶装置アクセス方式では、それぞれの補助記憶装置に対
して独立にアクセスを行い、１つの補助記憶装置での処
理が終了しないと次の補助記憶装置の処理を行うことが
できないという欠点がある。
【０００４】本発明の目的は以上の欠点を解決し、補助
記憶装置とＣＰＵの空き時間を有効活用して高速な補助
記憶装置アクセス方式を提供することにある。
記憶装置とＣＰＵの空き時間を有効活用して高速な補助
記憶装置アクセス方式を提供することにある。
【０００５】
【課題を解決するための手段】複数の補助記憶装置と、
これを制御する補助記憶装置制御手段と、該補助記憶制
御手段に入出力命令を発行する命令発行手段とで構成さ
れる補助記憶装置アクセス方式において、前記補助記憶
制御手段は前記入出力命令に応答して、該当する補助記
憶装置を起動し、当該補助記憶装置は起動されると起動
終了割込を発生して動作を開始し、また動作が終了する
と動作終了割込を発生し、前記補助記憶制御手段は前記
起動割込または前記動作終了割込があると、該当する補
助記憶装置を識別して前記命令発行手段に当該通知をし
て制御権を渡し、前記命令発行手段は前記起動終了割込
に対応する前記通知があると前記動作終了割込に対応す
る前記通知を待つことなく他の補助記憶装置に前記入出
力命令を発行可能となることを特徴とする。
これを制御する補助記憶装置制御手段と、該補助記憶制
御手段に入出力命令を発行する命令発行手段とで構成さ
れる補助記憶装置アクセス方式において、前記補助記憶
制御手段は前記入出力命令に応答して、該当する補助記
憶装置を起動し、当該補助記憶装置は起動されると起動
終了割込を発生して動作を開始し、また動作が終了する
と動作終了割込を発生し、前記補助記憶制御手段は前記
起動割込または前記動作終了割込があると、該当する補
助記憶装置を識別して前記命令発行手段に当該通知をし
て制御権を渡し、前記命令発行手段は前記起動終了割込
に対応する前記通知があると前記動作終了割込に対応す
る前記通知を待つことなく他の補助記憶装置に前記入出
力命令を発行可能となることを特徴とする。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図２は本発明の一実施例の概要を示す構成
図であり、複数補助記憶装置同時制御手段１と、複数命
令発行手段２と、２つの補助記憶装置３，４とから構成
される。なおこの実施例では２台の補助記憶装置の場合
であるが、複数台であればよく、２台に限られない。
図であり、複数補助記憶装置同時制御手段１と、複数命
令発行手段２と、２つの補助記憶装置３，４とから構成
される。なおこの実施例では２台の補助記憶装置の場合
であるが、複数台であればよく、２台に限られない。
【０００８】図１は本発明の一実施例の詳細を示し、図
３は複数命令発行手段１で２台の補助記憶装置３，４に
同時動作させるように命令を発行したときの流れ図であ
る。
３は複数命令発行手段１で２台の補助記憶装置３，４に
同時動作させるように命令を発行したときの流れ図であ
る。
【０００９】図１と図３を参照しながら、本発明の補助
記憶装置アクセス方式について説明する。
記憶装置アクセス方式について説明する。
【００１０】まず、複数命令発行手段１は、複数補助記
憶装置同時制御手段２に、補助記憶装置３に対する命令
を発行する（ステップ７）。複数補助記憶装置同時制御
手段２は、命令を受け取ったら、実際に補助記憶装置３
に命令を発行する。補助記憶装置３は命令を受け取った
ら動作に入るが、正しく命令を受け取ったことを示す起
動終了割り込みを発生する。補助記憶装置３の動作は引
き続き行なわれている。
憶装置同時制御手段２に、補助記憶装置３に対する命令
を発行する（ステップ７）。複数補助記憶装置同時制御
手段２は、命令を受け取ったら、実際に補助記憶装置３
に命令を発行する。補助記憶装置３は命令を受け取った
ら動作に入るが、正しく命令を受け取ったことを示す起
動終了割り込みを発生する。補助記憶装置３の動作は引
き続き行なわれている。
【００１１】補助記憶装置３の起動終了割り込みが発生
したら、複数補助記憶装置同時制御手段２は、終了イン
タフェース等を整えて、複数命令手段１に制御を渡す。 複数命令発行手段１は、補助記憶装置３の起動終了割り
込みを待ち（ステップ８）、起動終了が確認できたら補
助記憶装置４への命令を発行する（ステップ９）。
したら、複数補助記憶装置同時制御手段２は、終了イン
タフェース等を整えて、複数命令手段１に制御を渡す。 複数命令発行手段１は、補助記憶装置３の起動終了割り
込みを待ち（ステップ８）、起動終了が確認できたら補
助記憶装置４への命令を発行する（ステップ９）。
【００１２】複数補助記憶装置同時制御手段２は、複数
命令発行手段１から命令を受け付けると、補助記憶装置
４に対し、命令を発行する。補助記憶装置４は命令を受
け取ったらその命令の動作に入るが、正しく命令を受け
取ったことを示す起動終了割り込みを発生する。補助記
憶装置４の動作は引き続き行なわれている。
命令発行手段１から命令を受け付けると、補助記憶装置
４に対し、命令を発行する。補助記憶装置４は命令を受
け取ったらその命令の動作に入るが、正しく命令を受け
取ったことを示す起動終了割り込みを発生する。補助記
憶装置４の動作は引き続き行なわれている。
【００１３】補助記憶装置４の起動終了割り込みが発生
したら、複数補助記憶装置同時制御手段２は終了インタ
フェース等を整えて、複数命令発行手段１に制御を渡す
。複数命令発行手段１は、どちらかの動作終了割り込み
か、又は命令を発行する要求が来るまで待っている。
したら、複数補助記憶装置同時制御手段２は終了インタ
フェース等を整えて、複数命令発行手段１に制御を渡す
。複数命令発行手段１は、どちらかの動作終了割り込み
か、又は命令を発行する要求が来るまで待っている。
【００１４】補助記憶装置３の動作が終了したら、補助
記憶装置３は動作終了割り込みを発生する。複数補助記
憶装置同時制御手段２は、補助記憶装置３から動作終了
割り込みが上がると、終了インタフェース等を整えて複
数命令発行手段１に制御を渡す。複数命令発行手段１は
、補助記憶装置３の動作終了が通知されると、終了処理
を行う（ステップ１１）。
記憶装置３は動作終了割り込みを発生する。複数補助記
憶装置同時制御手段２は、補助記憶装置３から動作終了
割り込みが上がると、終了インタフェース等を整えて複
数命令発行手段１に制御を渡す。複数命令発行手段１は
、補助記憶装置３の動作終了が通知されると、終了処理
を行う（ステップ１１）。
【００１５】補助記憶装置４の動作終了時も、同様に処
理が行なわれる。
理が行なわれる。
【００１６】なお、図２においては補助記憶装置３の動
作が補助記憶装置４の動作より早く終了するようになっ
ているが、この先後関係は逆になってもよい。このこと
を実現するべく、複数補助記憶装置同時制御手段２，は
補助記憶装置３または４を識別できるように構成されて
いる。
作が補助記憶装置４の動作より早く終了するようになっ
ているが、この先後関係は逆になってもよい。このこと
を実現するべく、複数補助記憶装置同時制御手段２，は
補助記憶装置３または４を識別できるように構成されて
いる。
【００１７】
【発明の効果】以上説明したように本発明は、起動終了
と動作終了の２回の終了通知を行うことにより、補助記
憶装置の動作時間中に他の補助記憶装置を動作させるこ
とができ、またＣＰＵを独占することなく待ち時間の間
に他の処理を行うことができるため、多重度の大きいシ
ステムにおいて高性能で処理を行うことができるという
効果を有する。
と動作終了の２回の終了通知を行うことにより、補助記
憶装置の動作時間中に他の補助記憶装置を動作させるこ
とができ、またＣＰＵを独占することなく待ち時間の間
に他の処理を行うことができるため、多重度の大きいシ
ステムにおいて高性能で処理を行うことができるという
効果を有する。
【図１】本発明の一実施例を示す構成図。
【図２】本発明の補助記憶装置アクセス方式の概要図。
【図３】複数命令発行手段１で２台の補助記憶装置に同
時動作させるように命令を発行したときの流れ図。
時動作させるように命令を発行したときの流れ図。
１ 複数命令発行手段
２ 複数補助記憶装置同時制御手段３ 補
助記憶装置 ４ 補助記憶装置
助記憶装置 ４ 補助記憶装置
Claims (1)
- 【請求項１】 複数の補助記憶装置と、これを制御す
る補助記憶装置制御手段と、該補助記憶制御手段に入出
力命令を発行する命令発行手段とで構成される補助記憶
装置アクセス方式において、前記補助記憶制御手段は前
記入出力命令に応答して、該当する補助記憶装置を起動
し、当該補助記憶装置は起動されると起動終了割込を発
生して動作を開始し、また動作が終了すると動作終了割
込を発生し、前記補助記憶制御手段は前記起動割込また
は前記動作終了割込があると、該当する補助記憶装置を
識別して前記命令発行手段に当該通知をして制御権を渡
し、前記命令発行手段は前記起動終了割込に対応する前
記通知があると前記動作終了割込に対応する前記通知を
待つことなく他の補助記憶装置に前記入出力命令を発行
可能となることを特徴とする補助記憶装置アクセス方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425291A JPH04342012A (ja) | 1991-05-20 | 1991-05-20 | 補助記憶装置アクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425291A JPH04342012A (ja) | 1991-05-20 | 1991-05-20 | 補助記憶装置アクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342012A true JPH04342012A (ja) | 1992-11-27 |
Family
ID=14633122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11425291A Pending JPH04342012A (ja) | 1991-05-20 | 1991-05-20 | 補助記憶装置アクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342012A (ja) |
-
1991
- 1991-05-20 JP JP11425291A patent/JPH04342012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| JP2750315B2 (ja) | 識別子の指定方法およびコンピュータ・システム | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JPH04342012A (ja) | 補助記憶装置アクセス方式 | |
| JPH09190317A (ja) | 印刷装置および印刷方法 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH08249269A (ja) | Ｄｍａ転送制御方法及びｄｍａ転送制御装置 | |
| JP2690226B2 (ja) | 終了通知同期制御方式 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS61131154A (ja) | デ−タ転送制御方式 | |
| JPH06131287A (ja) | Ｄｍａデータ転送制御方式 | |
| JPS5947626A (ja) | 即時復帰型入出力ドライバ | |
| JPH07210490A (ja) | 入出力制御方式 | |
| JPH03265958A (ja) | 入出力優先度変更方式 | |
| JPS61156343A (ja) | 外部記憶制御装置 | |
| JPH0375859A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH08235101A (ja) | 複数デバイスから同一メモリをアクセスする方法 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JP2000040053A (ja) | 入出力処理装置 | |
| JPS62185291A (ja) | 磁気テ−プ位置付け制御方式 | |
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPH07248979A (ja) | データ処理装置の試験制御方法，及び回路 |