CN107329074B - 芯片顶层防护层完整性检测装置 - Google Patents
芯片顶层防护层完整性检测装置 Download PDFInfo
- Publication number
- CN107329074B CN107329074B CN201710636666.XA CN201710636666A CN107329074B CN 107329074 B CN107329074 B CN 107329074B CN 201710636666 A CN201710636666 A CN 201710636666A CN 107329074 B CN107329074 B CN 107329074B
- Authority
- CN
- China
- Prior art keywords
- counter
- output
- comparator comp
- vref3
- clock cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Relating To Insulation (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及芯片抗聚焦离子束攻击领域，为提出一种基于sigma‑delta(Σ‑Δ)调制器的顶层金属防护层完整性检测方法，该方法通过检测金属走线电阻值是否改变来检测防护层是否完整，进而判断攻击者是否利用FIB对防护层进行修改。本发明采用的技术方案是，芯片顶层防护层完整性检测装置，由顶层金属线AB、运放AMP和AMP1、PMOS管M1和M2、NMOS管M3、开关S1和S2、基准电流源I、带时钟端的比较器COMP、计数器CT、数字比较器DCMP构成。本发明主要应用于芯片抗聚焦离子束攻击场合。
Description
技术领域
本发明涉及芯片抗聚焦离子束攻击领域，尤其涉及一种基于sigma-delta(Σ-Δ)调制器的芯片顶层金属防护层完整性检测结构，具体讲,涉及芯片顶层防护层完整性检测装置和方法。
背景技术
聚焦离子束(Focused Ion beam,FIB)攻击可以对集成电路芯片进行蓄意切割或修改原有金属连线，使得芯片运行出现错误，或者使某些安全保护模块失去功能。通过FIB还可以制作内部电路的测试节点，再利用微探针直接监视测试节点，读取走线信息。因此，FIB攻击严重威胁着集成电路的信息安全。
目前，针对FIB攻击的主流抗攻击手段是采用顶层金属防护层作为攻击感知结构。如图1所示，屏蔽层使用一层或多层金属走线，遮蔽金属层下方的物理结构，填充空白区域，隐藏加密模块、存储器模块等关键组件；同时屏蔽层也作为传感网络层，配合感知传感器，在屏蔽层中通入检测信号，通过对比初始检测信号与经过屏蔽层后的检测信号的一致性，判断屏蔽层是否异常，以此来检测是否受到FIB攻击。
金属走线一般较长，整个金属走线电阻与其长度成正比，可通过检测金属电阻值是否改变来判断是否受到攻击。当FIB采用断路攻击时，金属走线被切断，电阻值变为无穷。当FIB对金属线进行短路攻击时，长金属线的中间某处被短接，电阻值减小。
发明内容
为克服现有技术的不足，本发明旨在提出一种基于sigma-delta(Σ-Δ)调制器的顶层金属防护层完整性检测方法，该方法通过检测金属走线电阻值是否改变来检测防护层是否完整，进而判断攻击者是否利用FIB对防护层进行修改。本发明采用的技术方案是，芯片顶层防护层完整性检测装置，由顶层金属线AB、运放AMP和AMP1、PMOS管M1和M2、NMOS管M3、开关S1和S2、基准电流源I、带时钟端的比较器COMP、计数器CT、数字比较器DCMP构成；顶层金属布线网络等效为电阻R1，运放AMP1的正输入端接外部基准电压VREF1，AMP1的输出端接NMOS管M3的栅极，AMP1的负输入端接M3的源极，M3的源极同时也接顶层金属线AB的输入端A，金属线AB的输出端B接地，M3的漏极接PMOS管M1的漏极，M1的栅极和漏极短接，M1的源极接电源，PMOS管M2的栅极与M1的栅极连接，M2的源极接电源，漏极与开关S1的一端相接，开关S1的另一端与开关S2的一端连接，并且该公共端VA连接运放AMP的负输入端，开关S2的另一端连接基准电流源I的输入端，基准电流源I的输出端接地，开关S1和S2的导通与断开由比较器COMP控制，故比较器输出VC连接至S1和S2的控制端，运放AMP的正输入端接外部参考电压VREF2，积分电容C一端连接AMP的负输入端，另一端连接AMP的输出端VB，复位开关S与积分电容C并联，AMP的输出端VB连接比较器COMP的正输入端，COMP的负输入端接外部参考电压VREF3，COMP的输出端VC接计数器CT的输入端，计数器CT的输出端连接数字比较器DCMP，比较器COMP和计数器CT的时钟输入端都接外部输入时钟CLK，数字比较器DCMP的输出即为整个检测结构的报警信号输出ALARM。
各部分时序、连接关系为，运放AMP1、NMOS管M3和顶层金属线AB构成了电阻-电流转换电路，并将M3的源极电位钳制在VREF1，故流过金属线AB的电流值I1＝VREF1/RAB，PMOS管M1和M2构成电流镜结构，将流过金属线AB的电流I1镜像到M2支路，开关S1和S2受比较器COMP输出VC控制，交替利用电流I1和基准电流I对电容C进行充放电，当VC为低电平时，S2闭合，S1断开，当VC为高电平时，S1闭合，S2断开，电容C、复位开关S和运放AMP构成积分电路，对电流I1和基准电流I进行积分，比较器COMP对积分结果与外部基准电压VREF3进行比较，并根据比较结果控制开关S1和S2，选择接入的电流源头，比较器COMP在时钟上升沿时刻进行比较，在时钟下降沿时刻，计数器CT对比较器COMP输出进行采样统计，计数器CT对一定CLK周期数目内的比较器COMP输入结果进行“1”的统计，并将统计结果送至数字比较器DCMP，数字比较器DCMP将计数器CT输出结果与预先存入的阈值进行比较，若超过阈值，则认为受到攻击，输出有效ALARM报警信号。
在一个实例中，具体地：
正常状态时，在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2，由于VREF2>VREF3，比较器COMP输出VC高电平，第1个时钟周期上升沿，复位结束，积分开始，由于VC为高电平，则开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第1个时钟周期内，下降至低于VREF3，第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，VB在第2个时钟周期内，上升至接近VREF2，第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合没电流I1给电容C充电，使得VA上升，VB下降，在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第3个时钟周期内，下降至低于VREF3。以此类推，VB周而复始的上升和下降，由于I1＝I，使得每次VB上升和下降的差值相同，使得比较器COMP交替输出“0”和“1”，第1024个时钟周期，计数器计满1024bit码值，由于“0”和“1”交替出现，1024bit码值中，“1”的个数为512，数字比较器DCMP预存值也为512，当检测结果为512时，数字比较器DCMP比较结果正常，不输出有效报警信号；
当布线层受到短路攻击时，金属线AB有效长度变短，有效电阻值RAB变小，在同样的外部基准电压VREF1下，I1将变大，使得I1>I，在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2，由于VREF2>VREF3，比较器COMP输出VC高电平，第1个时钟周期上升沿，复位结束，积分开始，由于VC为高电平，则开关S1闭合/电流I1给电容C充电，使得VA上升，VB下降，在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第1个时钟周期内，下降至低于VREF3，第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，由于I1>I，故VB在同样时间段内，下降的差值大于上升的差值，因此在第2个时钟周期内，VB虽然上升至超过VREF3，但与VREF2存在一定差距，第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第3个时钟周期内，下降至低于VREF3，并且在第3个时钟周期结束时刻所处的电位低于第1个时钟周期结束时刻所处的电位，第4个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第4个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，由于第4个时钟周期起始时刻，VB所处电位较低，在第4个时钟周期内电位上升，但未超过VREF3，第5个时钟周期上升沿，比较器COMP检测到VB仍小于VREF3，输出VC保持低电平，开关S2闭合，电流I继续给电容C放电，使得VB继续上升，在第5个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，VB在第5个时钟周期内，上升至超过VREF3，第6个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第6个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第6个时钟周期内，下降至低于VREF3，以此类推，VB周而复始的上升和下降，但由于I1>I，使得每次VB上升和下降的差值不相同，使得比较器COMP输出“0”和“1”的个数不同，第1024个时钟周期，计数器计满1024bit码值，由于“0”和“1”个数不同，1024bit码值中，“1”的个数将小于512，数字比较器DCMP预存值为512，当检测到计数器CT输出“1”的个数小于512时，数字比较器DCMP判定受到短路攻击，输出有效报警信号，
当布线层受到断路攻击时，金属线AB断开，等效电阻趋于无穷，I1为0，因此，只存在对电容C的放电电流，故无论开关S1还是S2闭合，VB始终大于VREF3，故比较器COMP始终输出高电平，因此，当数字比较器DCMP检测到计数器CT输出“1”的个数为1024时，则判定受到断路攻击，并输出有效报警信号。
本发明的特点及有益效果是：
本发明提出的基于sigma-delta调制器的顶层金属防护层完整性检测方法，可以适用于任意图形拓扑结构的顶层金属防护层，并且无需对防护层进行修改。该完整性检测方法检测精度高，可以实现大面积防护层的完整性检测。
附图说明：
图1顶层金属防护层示意图。
图2螺旋形拓扑结构布线图。
图3基于sigma-delta调制器的完整性检测结构示意图。
图4正常状态检测波形图。
图5异常状态检测波形图。
具体实施方式
本发明提出一种基于sigma-delta(Σ-Δ)调制器的顶层金属防护层完整性检测方法，该检测方法适用于任意图形拓扑结构的顶层金属防护层，本发明将以螺旋形拓扑结构为例，对该完整性检测方法进行阐述。螺旋形拓扑结构可被替换为任意其他结构。
如图2所示，为螺旋形拓扑结构的顶层金属防护层布线图。该防护层由金属线AB构成。金属线AB由顶层金属构成，A与B分别为其两个端口。金属线AB的总阻值由其方块电阻R、金属线宽度W、金属线总长度L决定，总阻值大小RAB＝RL/W。一旦金属线AB从中间某处被短路，则总阻值RAB将减小。一旦金属线AB从中间某处切断，则RAB将趋近于无穷。
如图3所示，为本发明提出的基于sigma-delta调制器的顶层金属防护层完整性检测结构，该结构由顶层金属线AB、运放AMP和AMP1、PMOS管M1和M2、NMOS管M3、开关S1和S2、基准电流源I、带时钟端的比较器COMP、计数器CT、数字比较器DCMP构成。顶层金属布线网络在图中被等效为电阻R1。运放AMP1的正输入端接外部基准电压VREF1，AMP1的输出端接NMOS管M3的栅极。AMP1的负输入端接M3的源极。M3的源极同时也接顶层金属线AB的输入端A，金属线AB的输出端B接地。M3的漏极接PMOS管M1的漏极，M1的栅极和漏极短接。M1的源极接电源。PMOS管M2的栅极与M1的栅极连接，M2的源极接电源，漏极与开关S1的一端相接。开关S1的另一端与开关S2的一端连接，并且该公共端VA连接运放AMP的负输入端。开关S2的另一端连接基准电流源I的输入端，基准电流源I的输出端接地。开关S1和S2的导通与断开由比较器COMP控制，故比较器输出VC连接至S1和S2的控制端。运放AMP的正输入端接外部参考电压VREF2。积分电容C一端连接AMP的负输入端，另一端连接AMP的输出端VB，复位开关S与积分电容C并联。AMP的输出端VB连接比较器COMP的正输入端，COMP的负输入端接外部参考电压VREF3，COMP的输出端VC接计数器CT的输入端，计数器CT的输出端连接数字比较器DCMP。比较器COMP和计数器CT的时钟输入端都接外部输入时钟CLK。数字比较器DCMP的输出即为整个检测结构的报警信号输出ALARM。
运放AMP1、NMOS管M3和顶层金属线AB构成了电阻-电流转换电路，利用运放虚短路特点，将M3的源极电位钳制在VREF1，故流过金属线AB的电流值I1＝VREF1/RAB，即将电阻量转换为电流量。PMOS管M1和M2构成电流镜结构，将流过金属线AB的电流I1镜像到M2支路。开关S1和S2受比较器COMP输出VC控制，交替利用电流I1和基准电流I对电容C进行充放电。当VC为低电平时，S2闭合，S1断开。当VC为高电平时，S1闭合，S2断开。电容C、复位开关S和运放AMP构成积分电路，对电流I1和基准电流I进行积分。比较器COMP对积分结果与外部基准电压VREF3进行比较，并根据比较结果控制开关S1和S2，选择接入的电流源头。比较器COMP在时钟上升沿时刻进行比较。在时钟下降沿时刻，计数器CT对比较器COMP输出进行采样统计。计数器CT对一定CLK周期数目内的比较器COMP输入结果进行“1”的统计，并将统计结果送至数字比较器DCMP，数字比较器DCMP将计数器CT输出结果与预先存入的阈值进行比较，若超过阈值，则认为受到攻击，输出有效ALARM报警信号。
以下结合图4正常状态检测波形图与图5异常状态检测波形图，对检测结构的实际工作过程进行描述。本实施例中，计数器CT为十位二进制计数器，数字比较器DCMP也为十位数字比较器。根据预估的金属线AB电阻值，选择合适的外部基准电压VREF1以及基准电流I，使得I1＝I。
如图4，正常状态时，在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2。由于VREF2>VREF3，比较器COMP输出VC高电平。第1个时钟周期上升沿，复位结束，积分开始。由于VC为高电平，则开关S1闭合。电流I1给电容C充电，使得VA上升，VB下降。在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一。VB在第1个时钟周期内，下降至低于VREF3。第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合。电流I给电容C放电，使得VA下降，VB上升。在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一。VB在第2个时钟周期内，上升至接近VREF2。第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合。电流I1给电容C充电，使得VA上升，VB下降。在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一。VB在第3个时钟周期内，下降至低于VREF3。以此类推，VB周而复始的上升和下降，由于I1＝I，使得每次VB上升和下降的差值相同，使得比较器COMP交替输出“0”和“1”。第1024个时钟周期，计数器计满1024bit码值。由于“0”和“1”交替出现，1024bit码值中，“1”的个数为512。数字比较器DCMP预存值也为512，当检测结果为512时，数字比较器DCMP比较结果正常，不输出有效报警信号。
当布线层受到短路攻击时，金属线AB有效长度变短，有效电阻值RAB变小，在同样的外部基准电压VREF1下，I1将变大，使得I1>I。在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2。由于VREF2>VREF3，比较器COMP输出VC高电平。第1个时钟周期上升沿，复位结束，积分开始。由于VC为高电平，则开关S1闭合。电流I1给电容C充电，使得VA上升，VB下降。在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一。VB在第1个时钟周期内，下降至低于VREF3。第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合。电流I给电容C放电，使得VA下降，VB上升。在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一。由于I1>I，故VB在同样时间段内，下降的差值大于上升的差值，因此在第2个时钟周期内，VB虽然上升至超过VREF3，但与VREF2存在一定差距。第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合。电流I1给电容C充电，使得VA上升，VB下降。在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一。VB在第3个时钟周期内，下降至低于VREF3，并且在第3个时钟周期结束时刻所处的电位低于第1个时钟周期结束时刻所处的电位。第4个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合。电流I给电容C放电，使得VA下降，VB上升。在第4个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一。由于第4个时钟周期起始时刻，VB所处电位较低，在第4个时钟周期内电位上升，但未超过VREF3。第5个时钟周期上升沿，比较器COMP检测到VB仍小于VREF3，输出VC保持低电平，开关S2闭合。电流I继续给电容C放电，使得VB继续上升。在第5个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一。VB在第5个时钟周期内，上升至超过VREF3。第6个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合。电流I1给电容C充电，使得VA上升，VB下降。在第6个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一。VB在第6个时钟周期内，下降至低于VREF3。以此类推，VB周而复始的上升和下降，但由于I1>I，使得每次VB上升和下降的差值不相同，使得比较器COMP输出“0”和“1”的个数不同。第1024个时钟周期，计数器计满1024bit码值。由于“0”和“1”个数不同，1024bit码值中，“1”的个数将小于512。数字比较器DCMP预存值为512，当检测到计数器CT输出“1”的个数小于512时，数字比较器DCMP判定受到短路攻击，输出有效报警信号。
当布线层受到断路攻击时，金属线AB断开，等效电阻趋于无穷，I1为0。因此，只存在对电容C的放电电流，故无论开关S1还是S2闭合，VB始终大于VREF3，故比较器COMP始终输出高电平。因此，当数字比较器DCMP检测到计数器CT输出“1”的个数为1024时，则判定受到断路攻击，并输出有效报警信号。
使用时，依据图3所示搭建检测结构，并与防护层进行连接。根据预估的防护层电阻值，选择合适的VREF1、VREF2、VREF3和I，并依据图4提供时钟信号CLK和复位信号S，即可实现防护层完整性检测。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。
Claims (3)
1.一种芯片顶层防护层完整性检测装置，其特征是，由顶层金属线AB、运放AMP和AMP1、
PMOS管M1和M2、NMOS管M3、开关S1和S2、基准电流源I、带时钟端的比较器COMP、计数器CT、数字比较器DCMP构成；顶层金属布线网络等效为电阻R1，运放AMP1的正输入端接外部基准电压VREF1，AMP1的输出端接NMOS管M3的栅极，AMP1的负输入端接M3的源极，M3的源极同时也接顶层金属线AB的输入端A，金属线AB的输出端B接地，M3的漏极接PMOS管M1的漏极，M1的栅极和漏极短接，M1的源极接电源，PMOS管M2的栅极与M1的栅极连接，M2的源极接电源，漏极与开关S1的一端相接，开关S1的另一端与开关S2的一端连接，并且公共端VA连接运放AMP的负输入端，开关S2的另一端连接基准电流源I的输入端，基准电流源I的输出端接地，开关S1和S2的导通与断开由比较器COMP控制，故比较器输出VC连接至S1和S2的控制端，运放AMP的正输入端接外部参考电压VREF2，积分电容C一端连接AMP的负输入端，另一端连接AMP的输出端VB，复位开关S与积分电容C并联，AMP的输出端VB连接比较器COMP的正输入端，COMP的负输入端接外部参考电压VREF3，COMP的输出端VC接计数器CT的输入端，计数器CT的输出端连接数字比较器DCMP，比较器COMP和计数器CT的时钟输入端都接外部输入时钟CLK，数字比较器DCMP的输出即为整个检测结构的报警信号输出ALARM。
2.如权利要求1所述的芯片顶层防护层完整性检测装置，其特征是，各部分时序、连接关系为，运放AMP1、NMOS管M3和顶层金属线AB构成了电阻-电流转换电路，并将M3的源极电位钳制在VREF1，故流过金属线AB的电流值I1＝VREF1/RAB，PMOS管M1和M2构成电流镜结构，将流过金属线AB的电流I1镜像到M2支路，开关S1和S2受比较器COMP输出VC控制，交替利用电流I1和基准电流I对电容C进行充放电，当VC为低电平时，S2闭合，S1断开，当VC为高电平时，S1闭合，S2断开，电容C、复位开关S和运放AMP构成积分电路，对电流I1和基准电流I进行积分，比较器COMP对积分结果与外部基准电压VREF3进行比较，并根据比较结果控制开关S1和S2，选择接入的电流源头，比较器COMP在时钟上升沿时刻进行比较，在时钟下降沿时刻，计数器CT对比较器COMP输出进行采样统计，计数器CT对一定CLK周期数目内的比较器COMP输入结果进行“1”的统计，并将统计结果送至数字比较器DCMP，数字比较器DCMP将计数器CT输出结果与预先存入的阈值进行比较，若超过阈值，则认为受到攻击，输出有效ALARM报警信号。
3.如权利要求1所述的芯片顶层防护层完整性检测装置，其特征是，具体地：
正常状态时，在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2，由于VREF2>VREF3，比较器COMP输出VC高电平，第1个时钟周期上升沿，复位结束，积分开始，由于VC为高电平，则开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第1个时钟周期内，下降至低于VREF3，第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，VB在第2个时钟周期内，上升至接近VREF2，第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合没电流I1给电容C充电，使得VA上升，VB下降，在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第3个时钟周期内，下降至低于VREF3；以此类推，VB周而复始的上升和下降，由于I1＝I，使得每次VB上升和下降的差值相同，使得比较器COMP交替输出“0”和“1”，第1024个时钟周期，计数器计满1024bit码值，由于“0”和“1”交替出现，1024bit码值中，“1”的个数为512，数字比较器DCMP预存值也为512，当检测结果为512时，数字比较器DCMP比较结果正常，不输出有效报警信号；
当布线层受到短路攻击时，金属线AB有效长度变短，有效电阻值RAB变小，在同样的外部基准电压VREF1下，I1将变大，使得I1>I，在第0个时钟周期上升沿，复位开关S闭合，给积分器复位，电容C两端电压复位至VREF2，由于VREF2>VREF3，比较器COMP输出VC高电平，第1个时钟周期上升沿，复位结束，积分开始，由于VC为高电平，则开关S1闭合/电流I1给电容C充电，使得VA上升，VB下降，在第1个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第1个时钟周期内，下降至低于VREF3，第2个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第2个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，由于I1>I，故VB在同样时间段内，下降的差值大于上升的差值，因此在第2个时钟周期内，VB虽然上升至超过VREF3，但与VREF2存在一定差距，第3个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第3个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第3个时钟周期内，下降至低于VREF3，并且在第3个时钟周期结束时刻所处的电位低于第1个时钟周期结束时刻所处的电位，第4个时钟周期上升沿，比较器COMP检测到VB小于VREF3，输出VC为低电平，开关S2闭合，电流I给电容C放电，使得VA下降，VB上升，在第4个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，由于第4个时钟周期起始时刻，VB所处电位较低，在第4个时钟周期内电位上升，但未超过VREF3，第5个时钟周期上升沿，比较器COMP检测到VB仍小于VREF3，输出VC保持低电平，开关S2闭合，电流I继续给电容C放电，使得VB继续上升，在第5个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“0”，则计数器CT记录的“0”个数加一，VB在第5个时钟周期内，上升至超过VREF3，第6个时钟周期上升沿，比较器COMP检测到VB大于VREF3，输出VC为高电平，开关S1闭合，电流I1给电容C充电，使得VA上升，VB下降，在第6个时钟周期下降沿，计数器CT对比较器COMP输出结果进行采样，采的VC为“1”，则计数器CT记录的“1”个数加一，VB在第6个时钟周期内，下降至低于VREF3，以此类推，VB周而复始的上升和下降，但由于I1>I，使得每次VB上升和下降的差值不相同，使得比较器COMP输出“0”和“1”的个数不同，第1024个时钟周期，计数器计满1024bit码值，由于“0”和“1”个数不同，1024bit码值中，“1”的个数将小于512，数字比较器DCMP预存值为512，当检测到计数器CT输出“1”的个数小于512时，数字比较器DCMP判定受到短路攻击，输出有效报警信号，
当布线层受到断路攻击时，金属线AB断开，等效电阻趋于无穷，I1为0，因此，只存在对电容C的放电电流，故无论开关S1还是S2闭合，VB始终大于VREF3，故比较器COMP始终输出高电平，因此，当数字比较器DCMP检测到计数器CT输出“1”的个数为1024时，则判定受到断路攻击，并输出有效报警信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636666.XA CN107329074B (zh) | 2017-07-31 | 2017-07-31 | 芯片顶层防护层完整性检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636666.XA CN107329074B (zh) | 2017-07-31 | 2017-07-31 | 芯片顶层防护层完整性检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107329074A CN107329074A (zh) | 2017-11-07 |
| CN107329074B true CN107329074B (zh) | 2019-12-17 |
Family
ID=60227860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710636666.XA Active CN107329074B (zh) | 2017-07-31 | 2017-07-31 | 芯片顶层防护层完整性检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107329074B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109100635B (zh) * | 2018-07-11 | 2021-06-29 | 北京智芯微电子科技有限公司 | 对多通道金属屏蔽布线层进行完整性检测的电路及方法 |
| CN110442896B (zh) * | 2019-05-31 | 2023-03-31 | 天津大学 | 具有工艺偏差和温度偏差补偿的电阻-电压转换电路 |
| CN110363032B (zh) * | 2019-07-24 | 2021-03-12 | 北京智芯微电子科技有限公司 | 安全芯片的主动屏蔽层电路 |
| CN110336252A (zh) * | 2019-08-16 | 2019-10-15 | 深圳市智微智能软件开发有限公司 | 空间固态配电保护电路、方法及供配电系统 |
| CN110888009A (zh) * | 2019-11-28 | 2020-03-17 | 四川泛华航空仪表电器有限公司 | 一种线束屏蔽层完整性监控装置及监控方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646137A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种高安全芯片有源屏蔽物理保护结构的设计方法 |
| CN105577601A (zh) * | 2014-10-30 | 2016-05-11 | 联发科技股份有限公司 | 用于vco频率调整的电路、无线通信单元和频率产生方法 |
| CN106227955A (zh) * | 2016-07-22 | 2016-12-14 | 天津大学 | 一种用于芯片顶层金属防护层的重构方法 |
| CN106503780A (zh) * | 2016-10-31 | 2017-03-15 | 天津大学 | 用于芯片顶层金属防护层的完整性检测方法及装置 |
-
2017
- 2017-07-31 CN CN201710636666.XA patent/CN107329074B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646137A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种高安全芯片有源屏蔽物理保护结构的设计方法 |
| CN105577601A (zh) * | 2014-10-30 | 2016-05-11 | 联发科技股份有限公司 | 用于vco频率调整的电路、无线通信单元和频率产生方法 |
| CN106227955A (zh) * | 2016-07-22 | 2016-12-14 | 天津大学 | 一种用于芯片顶层金属防护层的重构方法 |
| CN106503780A (zh) * | 2016-10-31 | 2017-03-15 | 天津大学 | 用于芯片顶层金属防护层的完整性检测方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| "Design of Monitor and Protect Circuits against FIB Attack on Chip Security";Mengmeng Ling等;《2012 Eighth International Conference on Computational Intelligence and Security》;20121231;全文 * |
| "一种抗物理攻击防篡改检测技术";张赟等;《微电子学与计算机》;20160430;第33卷(第4期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107329074A (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107329074B (zh) | 芯片顶层防护层完整性检测装置 | |
| US6703842B2 (en) | Method for discriminating abnormal current including arc current in AC load circuit and apparatus for executing the same | |
| TWI339000B (zh) | ||
| CN101867177B (zh) | 一种过压过流硬件保护电路及dc电源供电电路 | |
| US8346832B2 (en) | Random number generator | |
| CN109390903A (zh) | 具有电源电压下降安全性的数字线路保护 | |
| CN100586017C (zh) | 开关稳压器 | |
| TW201136082A (en) | Battery protection circuit, method and battery pack thereof | |
| WO2003006937A1 (fr) | Photodetecteur | |
| CN107764431B (zh) | 芯片内核温度检测电路 | |
| JP2002089426A (ja) | 内燃機関の失火検出装置 | |
| CN101996125B (zh) | 电子电路的活动性监测 | |
| JP2016504898A (ja) | バッテリアセンブリの保護装置及び保護システム | |
| CN105762768B (zh) | 电池保护装置与其操作方法 | |
| US6642703B2 (en) | Peak detector and detecting method thereof | |
| EP3291127B1 (en) | Active tamper detection circuit with bypass detection and method therefor | |
| JP2007529713A (ja) | インダクタによる電流検出 | |
| CN102129593B (zh) | 适于检测通过传送能量进行的攻击的电子部件 | |
| WO2005013480A1 (ja) | 前置増幅器の利得切り替え回路 | |
| US20220413020A1 (en) | Overcurrent detector | |
| TW201917550A (zh) | 電容式觸控電極的感測電路 | |
| CN107563202B (zh) | 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置 | |
| CN107041741A (zh) | 一种胆道测压管 | |
| CN109100635B (zh) | 对多通道金属屏蔽布线层进行完整性检测的电路及方法 | |
| CN109787606B (zh) | 红外焦平面阵列的行选通保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |