CN109787606B - 红外焦平面阵列的行选通保护电路 - Google Patents

Abstract

本发明公开了红外焦平面阵列行选通保护电路，包括行选信号提取电路、行选通保护电路；行选信号提取电路被配置为同时对所有行选支路信号进行提取后输出一控制信号Row_comb并控制行选通保护电路的电路，若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号，则当前控制信号Row_comb为正控制信号，若所有行选支路信号在当前时刻时均为未选中行选信号，则当前控制信号Row_comb为负控制信号；正控制信号的持续时间对与选中行选信号的持续时间相同；所述行选通保护电路被配置为能分辨出正控制信号的持续时间、并在正控制信号的持续时间超过预先设定的阈值时、能将输出端为高电平翻转为低电平输出至行选电路的复位端的电路。

Description

红外焦平面阵列的行选通保护电路

技术领域

本发明涉及微电子和光电子技术领域，具体涉及红外焦平面阵列的行选通保护电路。

背景技术

红外焦平面阵列探测器是一种通过光电转换将物体发出红外信号转换成电信号，并进行处理以得到物体温度分布的视频图像的探测器。

红外焦平面阵列探测器的感光元件是在探测器焦平面上排列着的像元阵列。像元为采用MEMS技术加工而成的悬臂梁微桥结构，桥面上沉积着氧化钒、掺杂非晶硅等具有高电阻温度系数的半导体材料。悬臂梁微桥结构由两条镀有导电材料的桥腿支撑，桥腿与衬底的接触点为桥墩，像元通过桥墩与下方的读出电路相连接。

不同温度的物体会发出不同波长的红外线，使焦平面阵列上像元呈现不同的阻值。读出电路首先将像元的电阻值转换成相应的电流信号，然后对电流信号进行积分采样，即可得到与物体上温度值相对应的电压信号。

随着红外焦平面探测器技术的发展，像元阵列的规模正在逐渐扩大，从320×240、640×512发展到1280×1024，甚至2560×2048。为保证如此大的像元阵列能正常工作，通常采取逐行积分、逐行输出的读出方式。

对于大阵列的焦平面读出电路，行选通采用移位寄存器传递行选脉冲的方式实现，即由脉冲产生电路产生初始行选脉冲，然后在行选时钟的控制下，依次使行选脉冲通过D类触发器依次传递到每一行，实现逐行选通积分。

发明内容

本发明的目的在于提供红外焦平面阵列的行选通保护电路，当读出电路时序出现异常时，可以进入保护状态，避免出现一行像元一直被选通，继而被烧毁的现象。

本发明的具体技术方案为：

红外焦平面阵列的行选通保护电路，包括行选信号提取电路、行选通保护电路；其中，

行选信号提取电路被配置为同时对所有行选支路信号进行提取后输出一控制信号Row_{_}comb并控制于行选通保护电路的电路，若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号，则当前控制信号Row_{_}comb为正控制信号，若所有行选支路信号在当前时刻时均为未选中行选信号，则当前控制信号Row_{_}comb为负控制信号；正控制信号的持续时间对与选中行选信号的持续时间相同；

所述行选通保护电路被配置为能分辨出正控制信号的持续时间、并在正控制信号的持续时间超过预先设定的阈值时、能将输出端为高电平翻转为低电平输出至行选电路的复位端的电路。

大阵列的红外焦平面阵列读出电路中，行选电路采用移位寄存器传递行选脉冲的方式实现，即由脉冲产生电路产生初始行选脉冲Sel<i>，然后在行选时钟CLK_T的控制下，依次使行选脉冲Sel<i>通过D类触发器DFF依次传递到每一行，实现逐行选通积分，最终输出行选支路信号Row_Sel<i>，其中i为正整数行号。

在本发明中，为了避免出现一行像元一直被选通，本发明配置了行选信号提取电路、行选通保护电路来进行保护，其中，行选信号提取电路的作用是将所有行选支路信号中的选中行选信号进行提取，行选信号提取电路输出一控制信号Row_{_}comb需要跟选中行选信号具有时间相关性，满足：若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号，则当前控制信号Row_{_}comb为正控制信号，若所有行选支路信号在当前时刻时均为未选中行选信号，则当前控制信号Row_{_}comb为负控制信号；正控制信号的持续时间对与选中行选信号的持续时间相同。在本领域中，可以将其理解为最终的输出信号中为正控制信号和负控制信号组成，同时，在本领域中，实现上述信号的方式有很多，只要达到上述逻辑要求即可。

在行选信号提取电路将选中行选信号提取出来后，行选通保护电路对其信号可以进行至少2个处理，第一个处理是对与选中行选信号相关的正控制信号进行持续时间的分析，第二处理是翻转控制电平输出到行选电路的复位端，使得行选电路处于保护状态。当持续时间的分析结果超过阈值时，翻转控制电平，行选电路则不选通，当持续时间的分析结果没有超过阈值时。

在本领域中，实现对正控制信号进行持续时间的分析的方式有很多种，设置阈值也可以根据实际情况进行设置，翻转控制电平输出到行选电路的复位端的方式也可以是任意满足要求的形式。

本发明首先要保护是这种对信号的处理逻辑关系，即先通过将所有行选支路信号中的选中行选信号进行提取，然后通过时间来判断选中行选信号是否异常，在异常的情况下，通过对行选电路的复位端的电平进行控制，从而达到在信号异常的情况下对行选电路进行保护。

在上述思想下，本发明要实现对行选通保护电路的具体设计，可以采用3种具体方案，但并不限于以下三种具体方案来实现，可以根据实际情况作出符合上述逻辑要求的任意变化，应都是属于本发明的保护范畴，在本发明优选提出的3种具体方案为：第一种是：行选通保护电路只选用模拟行选通保护电路，其中模拟行选通保护电路中电容C作为对持续时间的分析，利用充电时间的控制，来实现对持续时间的分析，当其充电时间达到阈值，则对应电压会达到阈值，因此可以用电压阈值与充电后的电压进行比较，同时采用模拟比较器进行比较后输出控制信号，从而达到对行选电路复位端的电平控制。第二种是：行选通保护电路只选用数字行选通保护电路，其中数字行选通保护电路中采用计数器对持续时间进行计数，然后当计数次数达到阈值时，采用数字比较器进行比较后输出控制信号，从而达到对行选电路复位端的电平控制。第三种是：由于数字计数器比较容易出现故障，同时由于行选电路一般是数字信号，因此在优选数字行选通保护电路时，也容易出现不能正确进行保护的情况，因此本发明第三种保护方式为：将数字行选通保护电路和模拟行选通保护电路并联，然后增加一个与门D输出。达到双重保护的目的。虽然本发明提出了采用电容C和数字计数器作为具体的持续时间分析的器件，但并不限于上述具体结构，也可以采用其它能实现该相同功能的结构来替换，因此也应按照等同侵权的方式进行保护其它等同方式。

具体，优选的：

第一种：所述行选通保护电路为模拟行选通保护电路，

模拟行选通保护电路包括电容C和模拟比较器，电容C的电压端与模拟比较器的输入端连接，且模拟比较器的基准电压端配置有电压阈值Vref，电压阈值Vref取允许电容积分时间上限时的电压，电容的积分时间上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；电容C在控制信号Row_{_}comb为正控制信号时为充电状态，电容在控制信号Row_{_}comb为负控制信号时为放电；

当正控制信号的持续时间未达到上限时，电容积分后的电压未达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A为高电平至行选电路的复位端；

当正控制信号的持续时间达到上限时，电容积分后的电压达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A由高电平翻转为低电平至行选电路的复位端。

优选的，模拟行选通保护电路还包括充放电控制电路，其中充放电控制电路包括逻辑部和充放电部；所述逻辑部包括反相器A1、与门A 、或门A，其中行选信号提取电路输出的控制信号Row_{_}comb接反相器A1输入端，反相器A1的输出端接与门A的输入端，与门A的输入端配置有一自锁信号，该自锁信号与模拟比较器输出的控制信号Rst_A一致，与门A的输出端接或门A的输入端，或门A的输入端还配置有帧开始信号Frame_start；逻辑部最终由信号或门A输出一充放电控制信号Rst_A_n；充放电部包括与电容C并联的电阻R、场效应管NMOS、场效应管PMOS2，还包括场效应管PMOS1、反相器A2，其中，场效应管PMOS1的G极、场效应管NMOS的G极和反相器A2的输入端接充放电控制信号Rst_A_n，反相器A2的输出端接场效应管PMOS2的G极，场效应管PMOS1的D极接电源VDD，场效应管PMOS1的S极、电容C电压端、场效应管PMOS2的D极、场效应管NMOS的D极共接于模拟比较器的输入端，场效应管NMOS(3017)的S极、场效应管PMOS2的S端接地。

第二种：所述行选通保护电路为数字行选通保护电路，

数字行选通保护电路包括计数器和数字比较器，计数器的输出端与数字比较器的输入端连接，且数字比较器的另一输入端配置有计数阈值Pre_data，计数阈值Pre_data取允许计数器上限时的计数次数，计数器上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；计数器在控制信号Row_{_}comb为正控制信号时为计数状态，计数器在控制信号Row_{_}comb为负控制信号时为复位状态；

当正控制信号的持续时间未达到上限时，计数器未达到计数阈值Pre_data，则数字比较器输出端的控制信号Rst_D为高电平至行选电路的复位端；

当正控制信号的持续时间达到上限时，计数器达到计数阈值Pre_data，则数字比较器输出端的控制信号Rst_D由高电平翻转为低电平至行选电路的复位端。

优选的，数字行选通保护电路还包括计数逻辑控制电路，

所述计数逻辑控制电路包括反相器B1、或门B、与门B1、与门B2、反相器B2；

其中反相器B1的输入端配置有一自锁信号，该自锁信号与数字比较器输出的控制信号Rst_D一致，反相器B1输出端以及控制信号Row_{_}comb接或门B的输入端，所述反相器B2的输入端配置有帧开始信号Frame_start，和或门B的输出端和反相器B2的输出端接与门B1的输入端，与门B1的输出端接计数器的rst_n，与门B2的输入端配置有始终信号CLK和自锁信号，与门B2输出控制信号CLK_D至计数器的时钟信号端CLK。

第三种：

所述行选通保护电路包括数字行选通保护电路和模拟行选通保护电路，数字行选通保护电路的输出端与模拟行选通保护电路的输出端经过与门D后配置给行选电路的复位端；

模拟行选通保护电路包括电容C和模拟比较器，电容C的电压端与模拟比较器的输入端连接，且模拟比较器的基准电压端配置有电压阈值Vref，电压阈值Vref取允许电容积分时间上限时的电压，电容的积分时间上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；电容C在控制信号Row_{_}comb为正控制信号时为充电状态，电容在控制信号Row_{_}comb为负控制信号时为放电；

当正控制信号的持续时间未达到上限时，电容积分后的电压未达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A为高电平至与门D；

当正控制信号的持续时间达到上限时，电容积分后的电压达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A由高电平翻转为低电平至与门D。

数字行选通保护电路包括计数器和数字比较器，计数器的输出端与数字比较器的输入端连接，且数字比较器的另一输入端配置有计数阈值Pre_data，计数阈值Pre_data取允许计数器上限时的计数次数，计数器上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；计数器在控制信号Row_{_}comb为正控制信号时为计数状态，计数器在控制信号Row_{_}comb为负控制信号时为复位状态；

当正控制信号的持续时间未达到上限时，计数器未达到计数阈值Pre_data，则数字比较器输出端的控制信号Rst_D为高电平至与门D；

当正控制信号的持续时间达到上限时，计数器达到计数阈值Pre_data，则数字比较器输出端的控制信号Rst_D由高电平翻转为低电平至与门D。

模拟行选通保护电路还包括充放电控制电路，其中充放电控制电路包括逻辑部和充放电部；所述逻辑部包括反相器A1、与门A 、或门A ，其中行选信号提取电路输出的控制信号Row_{_}comb接反相器A1输入端，反相器A1的输出端接与门A的输入端，与门A的输入端配置有一自锁信号，该自锁信号与模拟比较器输出的控制信号Rst_A一致，与门A的输出端接或门A的输入端，或门A的输入端还配置有帧开始信号Frame_start；逻辑部最终由信号或门A输出一充放电控制信号Rst_A_n；充放电部包括与电容C并联的电阻R、场效应管NMOS、场效应管PMOS2，还包括场效应管PMOS1、反相器A2，其中，场效应管PMOS1的G极、场效应管NMOS的G极和反相器A2的输入端接充放电控制信号Rst_A_n，反相器A2的输出端接场效应管PMOS2的G极，场效应管PMOS1的D极接电源VDD，场效应管PMOS1的S极、电容C电压端、场效应管PMOS2的D极、场效应管NMOS的D极共接于模拟比较器的输入端，场效应管NMOS的S极、场效应管PMOS2的S端接地。

数字行选通保护电路还包括计数逻辑控制电路，

所述计数逻辑控制电路包括反相器B1、或门B、与门B1、与门B2、反相器B2；

其中反相器B1的输入端配置有一自锁信号，该自锁信号与数字比较器输出的控制信号Rst_D一致，反相器B1输出端以及控制信号Row_{_}comb接或门B的输入端，所述反相器B2的输入端配置有帧开始信号Frame_start，和或门B的输出端和反相器B2的输出端接与门B1的输入端，与门B1的输出端接计数器的rst_n，与门B2的输入端配置有始终信号CLK和自锁信号，与门B2输出控制信号CLK_D至计数器的时钟信号端CLK。

优选的进一步方案中，所述数字行选通保护电路中的计数器采用格雷码计数器，输出为格雷码值，计数阈值Pre_data也转换为格雷码。

优选的进一步方案中，所述行选信号提取电路被配置为逻辑门组合而成的组合逻辑电路，该组合逻辑电路为或非-与非逻辑门电路或者或门逻辑门电路；

优选的进一步方案中，或非-与非逻辑门电路由Q级逻辑门级联组成，其中第X级逻辑门为或非门，第Y级逻辑门为与非门、X为1到Q中的奇数，Y为1到Q中的偶数，Q为正整数，Q≥1，其中当Q为奇数时，或非-与非逻辑门电路最终输出后串联一个反相器，当Q为偶数时，或非-与非逻辑门电路最终输出后不串联一个反相器；其中行选支路信号全部接入第1级逻辑门中。

优选的进一步方案中，或门逻辑门电路由Q级逻辑门级联组成，第1级至第Q级逻辑门均为或门，Q为正整数，Q≥1；其中行选支路信号全部接入第1级逻辑门中。

本发明与现有技术相比，具有如下的优点和有益效果：

1、本发明的电路具备数字行选通保护电路和模拟行选通保护电路两种保护措施，在读出电路工作异常时，即使一种保护电路失效，另一种保护电路也能发挥作用，从而极大的降低了读出电路工作异常时，行像元因被长时间选通而被烧毁的情况发生的几率。

2、本发明的两种保护措施均具备有效地锁定、解锁行选功能的功能，当行选通时间超出所设定的阈值时，读出电路行选功能被关闭，直至准备读出下一帧数据时才能重新打开行选功能。这样既保护行像元不被烧毁，又能使读出电路继续正常工作。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明的电路工作原理示意图。

图2为本发明所针对的行选电路原理图。

图3-图7为本发明的行选信号提取电路的具体电路图，这5个图给出了5种具体的级联形式。

图8为本发明的数字行选通保护电路的一具体电路图。

图9为本发明的模拟行选通保护电路的一具体电路图。

图10为本发明所针对的读出电路正常工作时行选信号示意图。

图11为本发明所针对的读出电路异常工作时的行选信号示意图。

图12为本发明所针对的读出电路工作异常时经行选通保护电路的行选信号示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例一

如图1、图2所示：

红外焦平面阵列的行选通保护电路，包括行选信号提取电路10、行选通保护电路；其中，

如图10所示，行选信号提取电路被配置为同时对所有行选支路信号（如图1所示，行选支路信号为Row_Sel<1>、Row_Sel<2>……Row_Sel<i>，在图10中，行选支路信号Row_Sel<n>、Row_Sel<n+1>、Row_Sel<n+2>……，其中Row_Sel<n>为i个行选支路信号中的第n个行选支路信号）进行提取后输出一控制信号Row_{_}comb并控制于行选通保护电路的电路，如图10、图11、图12，若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号（高电平脉冲部分），则当前控制信号Row_{_}comb为正控制信号（高电平脉冲部分），若所有行选支路信号在当前时刻时均为未选中行选信号（低电平脉冲部分），则当前控制信号Row_{_}comb为负控制信号（低电平脉冲部分）；正控制信号的持续时间对与选中行选信号的持续时间相同；

所述行选通保护电路被配置为能分辨出正控制信号的持续时间、并在正控制信号的持续时间超过预先设定的阈值时、能将输出端为高电平翻转为低电平输出至行选电路40的复位端的电路。

如图2所示，大阵列的红外焦平面阵列读出电路中，行选电路40采用移位寄存器传递行选脉冲的方式实现，即由脉冲产生电路产生初始行选脉冲Sel<i>，然后在行选时钟CLK_T的控制下，依次使行选脉冲Sel<i>通过D类触发器DFF依次传递到每一行，实现逐行选通积分，最终输出行选支路信号Row_Sel<i>，其中i为正整数行号。

在本发明中，为了避免出现一行像元一直被选通，本发明配置了行选信号提取电路、行选通保护电路来进行保护，其中，行选信号提取电路的作用是将所有行选支路信号中的选中行选信号进行提取，行选信号提取电路输出一控制信号Row_{_}comb需要跟选中行选信号具有时间相关性，满足：若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号，则当前控制信号Row_{_}comb为正控制信号，若所有行选支路信号在当前时刻时均为未选中行选信号，则当前控制信号Row_{_}comb为负控制信号；正控制信号的持续时间对与选中行选信号的持续时间相同。在本领域中，可以将其理解为最终的输出信号中为正控制信号和负控制信号组成，同时，在本领域中，实现上述信号的方式有很多，只要达到上述逻辑要求即可。

在行选信号提取电路将选中行选信号提取出来后，行选通保护电路对其信号可以进行至少2个处理，第一个处理是对与选中行选信号相关的正控制信号进行持续时间的分析，第二处理是翻转控制电平输出到行选电路的复位端，使得行选电路处于保护状态。当持续时间的分析结果超过阈值时，翻转控制电平，行选电路则不选通，当持续时间的分析结果没有超过阈值时。

在本领域中，实现对正控制信号进行持续时间的分析的方式有很多种，设置阈值也可以根据实际情况进行设置，翻转控制电平输出到行选电路的复位端的方式也可以是任意满足要求的形式。

本发明首先要保护是这种对信号的处理逻辑关系，即先通过将所有行选支路信号中的选中行选信号进行提取，然后通过时间来判断选中行选信号是否异常，在异常的情况下，通过对行选电路的复位端的电平进行控制，从而达到在信号异常的情况下对行选电路进行保护。

实施例二

在上述实施例一的指导思想下，具体的行选通保护电路采用了数字行选通保护电路20和模拟行选通保护电路30组合方式形成。

所述行选通保护电路包括数字行选通保护电路20和模拟行选通保护电路30，数字行选通保护电路20的输出端与模拟行选通保护电路30的输出端经过与门D50后配置给行选电路的复位端；

模拟行选通保护电路包括电容C302和模拟比较器303，电容C302的电压端与模拟比较器303的输入端连接，且模拟比较器的基准电压端配置有电压阈值Vref，电压阈值Vref取允许电容积分时间上限时的电压，电容的积分时间上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；电容C302在控制信号Row_{_}comb为正控制信号时为充电状态，电容在控制信号Row_{_}comb为负控制信号时为放电；

当正控制信号的持续时间未达到上限时，电容积分后的电压未达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A为高电平至与门D50；

当正控制信号的持续时间达到上限时，电容积分后的电压达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A由高电平翻转为低电平至与门D50。

数字行选通保护电路包括计数器202和数字比较器203，计数器202的输出端与数字比较器203的输入端连接，且数字比较器203的另一输入端配置有计数阈值Pre_data，计数阈值Pre_data取允许计数器上限时的计数次数，计数器上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；计数器202在控制信号Row_{_}comb为正控制信号时为计数状态，计数器202在控制信号Row_{_}comb为负控制信号时为复位状态；

当正控制信号的持续时间未达到上限时，计数器202未达到计数阈值Pre_data，则数字比较器203输出端的控制信号Rst_D为高电平至与门D50；

当正控制信号的持续时间达到上限时，计数器202达到计数阈值Pre_data，则数字比较器203输出端的控制信号Rst_D由高电平翻转为低电平至与门D50。

模拟行选通保护电路还包括充放电控制电路，其中充放电控制电路包括逻辑部和充放电部；所述逻辑部包括反相器A13011、与门A3012 、或门A3013 ，其中行选信号提取电路输出的控制信号Row_{_}comb接反相器A13011输入端，反相器A13011的输出端接与门A3012的输入端，与门A3012的输入端配置有一自锁信号，该自锁信号与模拟比较器输出的控制信号Rst_A一致，与门A3012的输出端接或门A3013的输入端，或门A 3013 的输入端还配置有帧开始信号Frame_start；逻辑部最终由信号或门A3013输出一充放电控制信号Rst_A_n；充放电部包括与电容C 302并联的电阻R 3018、场效应管NMOS 3017、场效应管PMOS2 3015，还包括场效应管PMOS1 3016 、反相器A2 3014 ，其中，PMOS1 3016 的G极、场效应管NMOS3017 的G极和反相器A2 3014 的输入端接充放电控制信号Rst_A_n，反相器A2 3014 的输出端接场效应管PMOS2 3015 的G极，PMOS1 3016 的D极接电源VDD，PMOS1 3016 的S极、电容C 302 电压端、场效应管PMOS2 3015 的D极、NMOS 3017 的D极共接于模拟比较器 303的输入端，NMOS 3017 的S极、场效应管PMOS2 3015 的S端接地。

数字行选通保护电路还包括计数逻辑控制电路，

所述计数逻辑控制电路包括反相器B1 2011 、或门B 2012 、与门B1 2014 、与门B2 2015 、反相器B2 2013 ；

其中反相器B1 2011 的输入端配置有一自锁信号，该自锁信号与数字比较器输出的控制信号Rst_D一致，反相器B1 2011 输出端以及控制信号Row_{_}comb接或门B 2012 的输入端，所述反相器B2 2013 的输入端配置有帧开始信号Frame_start，和或门B 2012 的输出端和反相器B2 2013 的输出端接与门B1 2014 的输入端，与门B1 2014 的输出端接计数器的rst_n，与门B2 2015 的输入端配置有始终信号CLK和自锁信号，与门B2 2015 输出控制信号CLK_D至计数器的时钟信号端CLK。

所述数字行选通保护电路中的计数器采用格雷码计数器，输出为格雷码值，计数阈值Pre_data也转换为格雷码。

如图1所示的整个电路结构主要由行选信号提取电路10、数字行选通保护电路20和模拟行选通保护电路30组成；所述行选信号提取电路输入i行像元的行选信号，提取出所有行行选信号中的选中行选信号作为正控制信号形成控制信号Row_comb输出，

该控制信号Row_comb按照原理来讲控制信号Row_comb的结果为=（Row_Sel<1>+Row_Sel<2>+.......+Row_Sel<n>、Row_Sel<n+1>、Row_Sel<n+2>……Row_Sel<i>），但实现上述结果方式很多，只要满足上述结果即可。这种提取后形成了控制信号Row_comb，所述数字行选通保护电路输入行选信号提取电路产生的控制信号Row_comb，对行选通时间（选中行选信号的时间）进行计数并与预先设定的阈值Pre_data相比较后输出一控制信号Rst_D，可以将正控制信号进行计数视为对选中行选信号进行计数；所述模拟行选通保护电路输入行选信号提取电路产生的控制信号Row_comb，在行选通时间内对一电容进行积分，经比较器后输出一控制信号Rst_A。Rst_D和Rst_A经过一逻辑与门之后，连接至行选电路的D类触发器的复位端。因此，当数字行选通保护电路和模拟行选通保护电路任意之一起保护作用时，行选电路的输出端触发器复位至低电平，则所有行像元不能被选通，从而避免被烧毁。

如图2所示的本发明针对的行选电路，一行选信号（Sel<n-1>，Sel<n>，Sel<n+1>，Sel<n+2>…）输入此行选电路，在时钟信号CLK_T的控制下，依次传递至Sel<n-1>，Sel<n>，Sel<n+1>，Sel<n+2>…像元阵列的每一行，Sel<n>再经一D类触发器1，在时钟信号CLK_O和复位信号Row_rst的控制下输出行像元选通的控制信号Row_sel<1>、Row_sel<2>，....Row_sel<n>，....，Row_sel<i>形成行选支路信号。当触发器的复位端Row_rst为低电平时，触发器复位，输出为零，使行像元不被选通。

如图8所示的数字行选通保护电路，其核心在于计数器202和数字比较器203。计数器203的复位端为低电平复位，连接至Rst_D_n。Rst_D_n由In1和In2经逻辑与获得，In1端为Rst_D的反相与Row_comb进行逻辑或之后的输出端，其中Rst_D为数字行选通保护电路输出控制信号的反馈，Row_comb为行选信号提取电路的输出信号；In2端连接帧开始信号Frame_start的反相信号，帧开始信号为一高脉冲信号，由读出电路产生于每一帧开始时，在行像元在进行选通积分时为低电平。计数器202的时钟信号输入端连接至CLK_D，由输入时钟信号CLK和Rst_D经逻辑与之后获得。计数器202的输出端连接至数字比较器203的一个输入端，其另一输入端接入预先设定的数据Pre_data（计数阈值Pre_data），此数据设定为每行像元所允许行选时间的上限。比较器的输出控制信号为Rst_D，当两输入相同时其为低电平，两输入不同时其为高电平。

如图8所示，数字行选通保护电路的工作原理描述如下：当读出电路正常工作时，行选信号的时序如图10所示，在第一个行选信号到来之前计数器处于复位状态，输出为零，数字比较器输出为高电平。当第n行的选中行选信号到来时，其他行的行选信号处于未选中状态，此时，计数器的rst_n端输入高电平，CLK端开始输入时钟信号，计数器开始计数。当第n行的选中行选信号正常，未超过阈值时，即在读出电路正常工作的情况下，在计数器输出到达Pre_data之前Row_comb即恢复低电平，则计数器rst_n端输入低电平，计数器复位，准备下一个行选信号的到来。当读出电路异常工作时，出现的典型行选时序如图11所示。在出现错误的Sel<n+3>信号到来之前，读出电路正常工作，数字行选通保护电路不被激活保护作用。Sel<n+3>信号到来之后，由于Row_comb不能恢复低电平，计数器将一直计数，直至达到Pre_data设定的数值，使输出Rst_D变为低电平。低电平的Rst_D反馈至计数器的输入端前面的计数逻辑控制电路，计数逻辑控制电路一方面使计数器时钟信号输入端一直为低电平，则计数器数值保持不变，使Rst_D的低电平能继续保持；另一方面使计数器复位端保持为高电平，则计数器不能复位（相当于形成了持续锁定保护），直至准备产生下一帧信号时，Frame_start变为高脉冲使计数器复位，继而使数字比较器输出Rst_D变为高脉冲，数字行选通保护电路取消保护状态。

如图9所示的模拟行选通保护电路，其核心为充放电控制电路、电容C302和模拟比较器303。充放电控制电路的主要控制信号为由Rst_A、Row_comb和Frame_start经组合逻辑生成的信号Rst_A_n，其中的Rst_A为模拟行选通保护电路输出控制信号的反馈，信号Rst_A_n通过控制充放电控制电路的充放电部来控制电容C的充放电。充放电部包括：充电模块和放电模块，充电模块由场效应管PMOS1 3016来实现，放电模块由场效应管PMOS2 2015和场效应管NMOS 3017组成的传输门来实现。模拟比较器303的一端连接至预先设定的模拟信号Vref（电压阈值Vref），此数据若换算为电容C的积分时间应为每行像元所允许行选时间的上限，模拟比较器303的另一端连接至电容C。

模拟行选通保护电路的工作原理描述如下：当读出电路正常工作时，行选信号的时序如图10所示，在第一个选中行选信号到来之前电容C两端电压为零，其值小于Vref，此时模拟比较器输出信号Rst_A为高电平。当第n行的选中行选信号（正常选中行选信号）到来时，其他行的行选信号处于未选中状态，此时，场效应管PMOS1导通，由场效应管PMOS2和场效应管NMOS组成的传输门关闭，电容C两端电压上升，在其值上升到大于Vref使模拟比较器翻转之前，场效应管PMOS1关闭，传输门导通，则电容C电压迅速降低至零，等待下一个行选信号的到来。当读出电路异常工作时，出现的典型行选时序如图11所示。在出现错误的Sel<n+3>信号到来之前，读出电路正常工作，模拟行选通保护电路不被激活保护作用。Sel<n+3>信号到来之后，由于Row_comb不能恢复低电平，导致场效应管PMOS1一直导通，由场效应管PMOS2和场效应管NMOS组成的传输门一直关闭，则电容两端电压一直上升至大于Vref，使模拟比较器输出信号Rst_A翻转为低电平。低电平的Rst_A反馈至模拟行选通保护电路的输入端，使电容C无法放电（相当于保护自锁定），则模拟比较器保持输出低电平。直至准备产生下一帧信号时，Frame_start变为高脉冲使电容放电复位，继而使模拟比较器输出Rst_A变为高脉冲，数字行选通保护电路取消保护状态。

如图12所示的本发明所针对的读出电路工作异常时经行选通保护电路的行选信号示意图。当出现错误的Sel<n+3>信号到来之前，读出电路正常工作，本发明所述的行选通保护电路不被激活保护作用。Sel<n+3>信号到来之后，本发明所述的行选通保护电路将所有行选信号拉低至低电平，起到保护作用。

实施例3

本实施例在实施例2的基础上取消了模拟行选通保护电路，形成只有数字行选通保护电路的行选通保护电路，使得行选通保护电路仅有数字行选通保护电路。在取消掉模拟行选通保护电路的同时也取消掉与门D 50 。

具体的，所述行选通保护电路为数字行选通保护电路 20 ，

数字行选通保护电路包括计数器 202 和数字比较器 203 ，计数器 202 的输出端与数字比较器 203 的输入端连接，且数字比较器 203 的另一输入端配置有计数阈值Pre_data，计数阈值Pre_data取允许计数器上限时的计数次数，计数器上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；计数器 202 在控制信号Row_{_}comb为正控制信号时为计数状态，计数器 202 在控制信号Row_{_}comb为负控制信号时为复位状态；

当正控制信号的持续时间未达到上限时，计数器 202 未达到计数阈值Pre_data，则数字比较器 203 输出端的控制信号Rst_D为高电平至行选电路的复位端；

当正控制信号的持续时间达到上限时，计数器 202 达到计数阈值Pre_data，则数字比较器 203 输出端的控制信号Rst_D由高电平翻转为低电平至行选电路的复位端。

优选的，数字行选通保护电路还包括计数逻辑控制电路，

所述计数逻辑控制电路包括反相器B1 2011 、或门B 2012 、与门B1 2014 、与门B2 2015 、反相器B2 2013 ；

其中反相器B1 2011 的输入端配置有一自锁信号，该自锁信号与数字比较器输出的控制信号Rst_D一致，反相器B1 2011 输出端以及控制信号Row_{_}comb接或门B 2012 的输入端，所述反相器B2 2013 的输入端配置有帧开始信号Frame_start，和或门B 2012 的输出端和反相器B2 2013 的输出端接与门B1 2014 的输入端，与门B1 2014 的输出端接计数器的rst_n，与门B2 2015 的输入端配置有始终信号CLK和自锁信号，与门B2 2015 输出控制信号CLK_D至计数器的时钟信号端CLK。

实施例4

本实施例在实施例2的基础上取消了数字行选通保护电路，形成只有模拟行选通保护电路的行选通保护电路，使得行选通保护电路仅有模拟行选通保护电路。在取消掉数字行选通保护电路的同时也取消掉与门D 50 。

具体的，所述行选通保护电路为模拟行选通保护电路 30 ，

模拟行选通保护电路包括电容C 302 和模拟比较器 303 ，电容C 302 的电压端与模拟比较器 303 的输入端连接，且模拟比较器的基准电压端配置有电压阈值Vref，电压阈值Vref取允许电容积分时间上限时的电压，电容的积分时间上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；电容C 302在控制信号Row_{_}comb为正控制信号时为充电状态，电容在控制信号Row_{_}comb为负控制信号时为放电；

当正控制信号的持续时间未达到上限时，电容积分后的电压未达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A为高电平至行选电路的复位端；

当正控制信号的持续时间达到上限时，电容积分后的电压达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A由高电平翻转为低电平至行选电路的复位端。

优选的，模拟行选通保护电路还包括充放电控制电路，其中充放电控制电路包括逻辑部和充放电部；所述逻辑部包括反相器A1 3011 、与门A 3012、或门A 3013 ，其中行选信号提取电路输出的控制信号Row_{_}comb接反相器A1 3011 输入端，反相器A1 3011 的输出端接与门A 3012 的输入端，与门A 3012 的输入端配置有一自锁信号，该自锁信号与模拟比较器输出的控制信号Rst_A一致，与门A 3012 的输出端接或门A 3013 的输入端，或门A3013 的输入端还配置有帧开始信号Frame_start；逻辑部最终由信号或门A(3013)输出一充放电控制信号Rst_A_n；充放电部包括与电容C 302 并联的电阻R 3018 、场效应管NMOS3017 、场效应管PMOS2 3015 ，还包括场效应管PMOS1 3016 、反相器A2 3014 ，其中，PMOS13016 的G极、场效应管NMOS 3017 的G极和反相器A2 3014 的输入端接充放电控制信号Rst_A_n，反相器A2(3014)的输出端接场效应管PMOS2 3015 的G极，PMOS1 3016 的D极接电源VDD，PMOS1 3016 的S极、电容C 302 电压端、场效应管PMOS2 3015 的D极、NMOS 3017 的D极共接于模拟比较器 303 的输入端，NMOS 3017 的S极、场效应管PMOS2 3015 的S端接地。

实施例5

在上述实施例的基础上，

本实施例对行选信号提取电路的选型作出研究，其中，本发明可以采用以下2种设计思想完成：

第一种：

如图3、图4、图5、图6、图7，所述行选信号提取电路被配置为逻辑门组合而成的组合逻辑电路，该组合逻辑电路为或非-与非逻辑门电路；

或非-与非逻辑门电路由Q级逻辑门级联组成，其中第X级逻辑门为或非门，第Y级逻辑门为与非门、X为1到Q中的奇数，Y为1到Q中的偶数，Q为正整数，Q≥1，其中当Q为奇数时，或非-与非逻辑门电路最终输出后串联一个反相器，当Q为偶数时，或非-与非逻辑门电路最终输出后不串联一个反相器；其中行选支路信号全部接入第1级逻辑门中。如图3，其中Q为2，即仅有1级或非门和2级的与非门组成，因此其后面不需要接反相器，而图4、图5、与6、图7都有3级组成，有1级或非门和2级的与非门3级或非门，为了使得使Row_comb与输入的各路行选信号Sel<n>，Sel<n+1>，Sel<n+2>等同相，因此需要在其后加入反相器。或非门、与非门可以是2输入的也可以是4输出的，也可以是其它数目的输入数。

第二种：

所述行选信号提取电路被配置为逻辑门组合而成的组合逻辑电路，该组合逻辑电路为门逻辑门电路由Q级逻辑门级联组成，第1级至第Q级逻辑门均为或门，Q为正整数，Q≥1；

其中行选支路信号全部接入第1级逻辑门中。同理，如只采用或门进行组合也可以实现，在本实施例中并未给出具体图例，可以直接参考图3-图7的层级模式进行布局。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.红外焦平面阵列的行选通保护电路，其特征在于，包括行选信号提取电路、行选通保护电路；其中，

行选信号提取电路被配置为同时对所有行选支路信号进行提取后输出一控制信号Row_{_}comb并控制于行选通保护电路的电路，若所有行选支路信号中有任意一个行选支路信号在当前时刻时为选中行选信号，则当前控制信号Row_{_}comb为正控制信号，若所有行选支路信号在当前时刻时均为未选中行选信号，则当前控制信号Row_{_}comb为负控制信号；正控制信号的持续时间对与选中行选信号的持续时间相同；

所述行选通保护电路被配置为能分辨出正控制信号的持续时间、并在正控制信号的持续时间超过预先设定的阈值时、能将输出端为高电平翻转为低电平输出至行选电路的复位端的电路；

所述行选通保护电路包括数字行选通保护电路（20）和模拟行选通保护电路（30），数字行选通保护电路（20）的输出端与模拟行选通保护电路（30）的输出端经过与门D（50）后配置给行选电路的复位端；

模拟行选通保护电路包括电容C（302）和模拟比较器（303），电容C（302）的电压端与模拟比较器（303）的输入端连接，且模拟比较器的基准电压端配置有电压阈值Vref，电压阈值Vref取允许电容积分时间上限时的电压，电容的积分时间上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；电容C（302）在控制信号Row_{_}comb为正控制信号时为充电状态，电容在控制信号Row_{_}comb为负控制信号时为放电；

当正控制信号的持续时间未达到上限时，电容积分后的电压未达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A为高电平至与门D（50）；

当正控制信号的持续时间达到上限时，电容积分后的电压达到电压阈值Vref，则模拟比较器输出端的控制信号Rst_A由高电平翻转为低电平至与门D（50）；

数字行选通保护电路包括计数器（202）和数字比较器（203），计数器（202）的输出端与数字比较器（203）的输入端连接，且数字比较器（203）的另一输入端配置有计数阈值Pre_data，计数阈值Pre_data取允许计数器上限时的计数次数，计数器上限对应于正控制信号的持续时间上限，正控制信号的持续时间上限对应于选中行选信号的持续时间上限；计数器（202）在控制信号Row_{_}comb为正控制信号时为计数状态，计数器（202）在控制信号Row_{_}comb为负控制信号时为复位状态；

当正控制信号的持续时间未达到上限时，计数器（202）未达到计数阈值Pre_data，则数字比较器（203）输出端的控制信号Rst_D为高电平至与门D（50）；

当正控制信号的持续时间达到上限时，计数器（202）达到计数阈值Pre_data，则数字比较器（203）输出端的控制信号Rst_D由高电平翻转为低电平至与门D（50）。

2.根据权利要求1所述的红外焦平面阵列的行选通保护电路，其特征在于，

模拟行选通保护电路还包括充放电控制电路，其中充放电控制电路包括逻辑部和充放电部；所述逻辑部包括反相器A1(3011)、与门A(3012) 、或门A(3013) ，其中行选信号提取电路输出的控制信号Row_{_}comb接反相器A1(3011)输入端，反相器A1(3011)的输出端接与门A(3012)的输入端，与门A(3012)的输入端配置有一自锁信号，该自锁信号与模拟比较器输出的控制信号Rst_A一致，与门A(3012)的输出端接或门A(3013)的输入端，或门A(3013)的输入端还配置有帧开始信号Frame_start；逻辑部最终由信号或门A(3013)输出一充放电控制信号Rst_A_n；充放电部包括与电容C（302）并联的电阻R（3018）、场效应管NMOS(3017)、场效应管PMOS2（3015），还包括场效应管PMOS1(3016)、反相器A2(3014)，其中，场效应管PMOS1(3016)的G极、场效应管NMOS(3017)的G极和反相器A2(3014)的输入端接充放电控制信号Rst_A_n，反相器A2(3014)的输出端接场效应管PMOS2（3015）的G极，场效应管PMOS1(3016)的D极接电源VDD，场效应管PMOS1(3016)的S极、电容C（302）电压端、场效应管PMOS2（3015）的D极、场效应管NMOS(3017)的D极共接于模拟比较器（303）的输入端，场效应管NMOS(3017)的S极、场效应管PMOS2（3015）的S端接地。

3.根据权利要求1所述的红外焦平面阵列的行选通保护电路，其特征在于，

数字行选通保护电路还包括计数逻辑控制电路，

所述计数逻辑控制电路包括反相器B1（2011）、或门B（2012）、与门B1（2014）、与门B2（2015）、反相器B2（2013）；

其中反相器B1（2011）的输入端配置有一自锁信号，该自锁信号与数字比较器输出的控制信号Rst_D一致，反相器B1（2011）输出端以及控制信号Row_{_}comb接或门B（2012）的输入端，所述反相器B2（2013）的输入端配置有帧开始信号Frame_start，和或门B（2012）的输出端和反相器B2（2013）的输出端接与门B1（2014）的输入端，与门B1（2014）的输出端接计数器的rst_n，与门B2（2015）的输入端配置有始终信号CLK和自锁信号，与门B2（2015）输出控制信号CLK_D至计数器的时钟信号端CLK。

4.根据权利要求1至3中任意一项所述的红外焦平面阵列的行选通保护电路，其特征在于，

所述数字行选通保护电路中的计数器采用格雷码计数器，输出为格雷码值，计数阈值Pre_data也转换为格雷码。

5.根据权利要求1至3中任意一项所述的红外焦平面阵列的行选通保护电路，其特征在于，

所述行选信号提取电路被配置为逻辑门组合而成的组合逻辑电路，该组合逻辑电路为或非-与非逻辑门电路或者或门逻辑门电路；

或非-与非逻辑门电路主要由Q级逻辑门级联组成，其中第X级逻辑门为或非门，第Y级逻辑门为与非门、X为1到Q中的奇数，Y为1到Q中的偶数，Q为正整数，Q≥1，其中当Q为奇数时，或非-与非逻辑门电路最终输出后串联一个反相器，当Q为偶数时，或非-与非逻辑门电路最终输出后不串联一个反相器；

或门逻辑门电路由Q级逻辑门级联组成，第1级至第Q级逻辑门均为或门，Q为正整数，Q≥1；

其中行选支路信号全部接入第1级逻辑门中。

Images