CN115828801A - 一种功率器件版图的设计方法和系统 - Google Patents

一种功率器件版图的设计方法和系统 Download PDF

Info

Publication number
CN115828801A
CN115828801A CN202211357461.5A CN202211357461A CN115828801A CN 115828801 A CN115828801 A CN 115828801A CN 202211357461 A CN202211357461 A CN 202211357461A CN 115828801 A CN115828801 A CN 115828801A
Authority
CN
China
Prior art keywords
layout
design
subunit
power device
rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211357461.5A
Other languages
English (en)
Inventor
李宝杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202211357461.5A priority Critical patent/CN115828801A/zh
Publication of CN115828801A publication Critical patent/CN115828801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种功率器件版图的设计方法、装置和存储介质,所述方法包括:在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库;在所述标准单元库中建立顶层设计窗口;其中,所述顶层设计窗口包括至少两个设计区域;获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图;将在至少两个所述设计区域中生成的所有所述子单元版图合成为完整的功率器件版图;导出所述功率器件版图。本申请可以减少人工对功率器件版图设计的干预,避免手动设计功率器件版图可能产生的种种错误,提高了功率器件版图设计的效率和设计自由度。

Description

一种功率器件版图的设计方法和系统
技术领域
本申请涉及芯片设计技术领域,更具体地涉及一种功率器件版图的设计方法和系统。
背景技术
随着集成电路的高速发展,单个芯片中包含的功率器件的数量越来越多。然而,在集成电路的设计过程中,需要人工手动进行功率器件版图的设计,对操作人员的要求较高。需要操作人员懂得大量功率器件版图知识,布局成本较高。同时,需要手动控制每个功率器件的连接,效率较低且出错率较高。另外,人工手动进行功率器件布局时采用的摆放标准个性化,实现相同的功能的情况下,不同操作人员布局得到的版图不同。
发明内容
为了解决上述至少一个问题中而提出了本申请。根据本申请一方面,提供了一种功率器件版图的设计方法,所述方法包括:
在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库;
在所述标准单元库中建立顶层设计窗口;其中,所述顶层设计窗口包括至少两个设计区域;
获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图;
将在至少两个所述设计区域中生成的所有所述子单元版图合成为完整的功率器件版图;
导出所述功率器件版图。
在本申请的一个实施例中,在功率器件版图设计界面中选择工艺设计文件之前,所述方法还包括:
将功率器件版图设计插件导入版图设计软件,并打开所述功率器件版图设计插件的功率器件版图设计界面。
在本申请的一个实施例中,将功率器件版图设计插件导入版图设计软件,包括:
调用所述版图设计软件中的第三方软件启动命令,以导入所述功率器件版图设计插件。
在本申请的一个实施例中,在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库,包括:
在版图软件的标准单元库目录中建立所述工艺设计文件的标准单元库。
在本申请的一个实施例中,所述顶层设计窗口包括第一设计区域、第二设计区域、第三设计区域和第四设计区域。
在本申请的一个实施例中,获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图,包括:
在所述顶层设计窗口中选择所第一设计区域,并获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图;
在所述顶层设计窗口中选择所第二设计区域,并获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图;
在所述顶层设计窗口中选择所第三设计区域,并获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图;
在所述顶层设计窗口中选择所第四设计区域,并获取第四子单元版图的第四设计规则,根据所述第四设计规则生成所述第四子单元版图。
在本申请的一个实施例中,所述设计规则包括尺寸参数;
获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图,包括:获取所述第一子单元版图的第一尺寸参数,根据所述第一尺寸参数,在所述第一设计区域中排列所述第一子单元版图对应的元件,以生成所述第一子单元版图;
获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图,包括:获取所述第二子单元版图的第二尺寸参数,根据所述第二尺寸参数,在所述第二设计区域中排列所述第二子单元版图对应的元件,以生成所述第二子单元版图;
获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图,包括:获取所述第三子单元版图的第三尺寸参数,根据所述第三尺寸参数,在所述第三设计区域中排列所述第三子单元版图对应的元件,以生成所述第三子单元版图;
获取第四子单元版图的第四设计规则,根据所述四设计规则生成所述第四子单元版图,包括:获取所述第四子单元版图的第四尺寸参数,根据所述第四尺寸参数,在所述第四设计区域中排列所述第四子单元版图对应的元件,以生成所述第四子单元版图。
在本申请的一个实施例中,将在所述至少两个设计区域中生成的所有子单元版图合成为完整的功率器件版图,包括
将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图。
在本申请的一个实施例中,将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图,包括:
获取所述功率器件版图的第二尺寸参数,根据所述第二尺寸参数,遍历所述第一设计区域中的所述第一子单元版图、所述第二设计区域中的第二子单元版图、所述第三设计区域中的第三子单元版图和所述第四设计区域中的第四子单元版图,将其合成为完整的所述功率器件版图。
在本申请的一个实施例中,所述第一设计区域为单元区域,所述第二设计区域为拐角区域,所述第三设计区域为终端区域,所述第四设计区域为栅极金属接触区域。
根据本申请另一方面,提供一种功率器件版图的设计装置,所述装置包括:
存储器和处理器,所述存储器上存储有由所述处理器运行的计算机程序,所述计算机程序在被所述处理器运行时,使得所述处理器执行前述的功率器件版图的设计方法。
根据本申请再一方面,提供了一种存储介质,所述存储介质上存储有计算机程序,所述计算机程序在被处理器运行时使得所述处理器执行上述功率器件版图的设计方法。
根据本申请的功率器件版图的设计方法、装置和存储介质,根据功率器件的子单元的设计规则,在与子单元对应的设计区域中生成子单元版图,再将所有子单元版图合成为完整的功率器件版图,可以减少人工对功率器件版图设计的干预,避免手动设计功率器件版图可能产生的种种错误,提高了功率器件版图设计的效率和设计自由度。
附图说明
通过结合附图对本申请实施例进行更详细的描述,本申请的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解,并且构成说明书的一部分,与本申请实施例一起用于解释本申请,并不构成对本申请的限制。在附图中,相同的参考标号通常代表相同部件或步骤。
图1示出根据本申请实施例的功率器件版图的设计方法的示意性流程图;
图2示出根据本申请实施例的功率器件版图设计界面示意图;
图3示出根据本申请实施例的启动版图设计软件后所展示的软件界面示意图;
图4示出根据本申请实施例的导入功率器件版图设计插件后的显示界面示意图;
图5示出根据本申请实施例的显示界面中用于设计功率器件的操作菜单示意图;
图6示出根据本申请实施例的顶层设计窗口示意图;
图7示出根据本申请实施例的在单元区域中输入第一子单元版图的第一尺寸参数示意图;
图8示出根据本申请实施例的在第一单元视图中建立第一子单元版图示意图;
图9示出根据本申请实施例的在终端区域中输入第三子单元版图的第三尺寸参数示意图;
图10示出根据本申请实施例的根据边界尺寸将各子单元版图组合成整个功率器件版图的示意图;
图11示出根据本申请实施例的根据边界尺寸将各子单元版图组合成整个功率器件版图的示意图;
图12示出根据本申请实施例的功率器件版图的设计方法的示意性流程图;
图13示出根据本申请实施例的功率器件版图的设计装置的示意性框图。
具体实施方式
为了使得本申请的目的、技术方案和优点更为明显,下面将参照附图详细描述根据本申请的示例实施例。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是本申请的全部实施例,应理解,本申请不受这里描述的示例实施例的限制。基于本申请中描述的本申请实施例,本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本申请的保护范围之内。
集成电路(Integrated Circuit,IC),是把一定数量的常用电子元件,如电阻、电容、晶体管等,以及这些元件之间的连线,通过半导体工艺集成在一起的具有特定功能的微型电子器件或部件。因此,集成电路具有体积小、重量轻、引脚少、寿命长、可靠性高、成本低、性能好等优点,同时还便于大规模生产。但其中的功率器件版图设计较为复杂,会消耗操作人员大量的时间,而且完成版图的出错的概率大大增加,而且操作人员无法覆盖整个器件的每个细节的变化,也会导致功率器件版图出错概率增加。
基于前述的技术问题,本申请提供了一种功率器件版图的设计方法,所述方法包括:在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库;在所述标准单元库中建立顶层设计窗口;其中,所述顶层设计窗口包括至少两个设计区域;获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图;将在所述至少两个设计区域中生成的所有子单元版图合成为完整的功率器件版图;导出所述功率器件版图。根据功率器件的子单元的设计规则,在与子单元对应的设计区域中生成子单元版图,再将所有子单元版图合成为完整的功率器件版图,可以减少人工对功率器件版图设计的干预,避免手动设计功率器件版图可能产生的种种错误,提高了功率器件版图设计的效率和设计自由度。
下面结合附图来详细描述根据本申请实施例的功率器件版图的设计方法的方案。在不冲突的前提下,本申请的各个实施例的特征可以相互结合。
图1示出根据本申请实施例的功率器件版图的设计方法的示意性流程图;如图1所示,根据本申请实施例的功率器件版图的设计方法100可以包括如下步骤S101、步骤S102、步骤S103、步骤S104和步骤S105:
在步骤S101,在功率器件版图设计(Power Device Layout Design,PDLD)界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库。
本申请实施例以MOSFET版图设计为例进行介绍,当然也可以用于其他功率器件的版图设计。
在本申请的一个实施例中,如图2所示,在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库,包括:在版图软件的标准单元库目录中建立所述工艺设计文件的标准单元库。
其中,工艺设计文件(Process Design Kit,PDK)是版图设计必须使用的文件,其内含许多图层,设计者可以根据包含的图层来设计版图,不同的平台对应不同的工艺文件及图层。
在一个示例中,在功率器件版图设计界面中选择工艺设计文件之前,所述方法还包括:将功率器件版图设计插件导入版图设计软件,并打开所述功率器件版图设计插件的功率器件版图设计界面。如图3所示,为启动版图设计软件后所展示的软件界面示意图。然后可以将功率器件版图设计插件导入版图设计软件,如图4所示,为导入功率器件版图设计插件后的显示界面示意图。在图4所示的显示界面上显示有PDLD按钮,当点击PDLD按钮后可以出现用于设计功率器件的操作菜单,如图5所示。
一般地,在通用的版图设计软件中,仅提供一个主视图区域,用于设计各类集成电路,设计人员在设计时需要根据经验将集成电路的每个部分均设计好,否则修改起来非常麻烦,在修改一个部件的时候就需要考虑到全局。本申请实施引入了功率器件版图设计插件,可以将主视图区域分成多个子单元设计区域,并在各个子单元设计区域中进行子单元版图的设计,最后再将所有子单元版图合成为完整的功率器件版图。由于功率器件版图设计插件并非版图设计软件中的一部分,因此,在进行设计之前,需要将功率器件版图设计插件导入版图设计软件,以进行功率器件的设计。
在其他实施例中,将功率器件版图设计插件导入版图设计软件的同时,还可以获取功率器件的设计标准,例如,MOSFET的基本特征(如,规格为9um),以及器件使用的工艺(如,深沟槽式)。值得注意的是,已经确定的特征信息及工艺后续不可更改。
在一个示例中,将功率器件版图设计插件导入版图设计软件,包括:调用所述版图设计软件中的第三方软件启动命令,以导入所述功率器件版图设计插件。由于不同的用户有不同的设计需求,因此在版图设计软件中提供了第三方软件启动命令,以便于用户根据自身的设计需求可以导入第三方软件(例如,各种插件),以便更好地实施设计,满足设计需求。
在步骤S102,在所述标准单元库中建立顶层设计窗口;其中,所述顶层设计窗口包括至少两个设计区域。
其中,顶层设计窗口可以作为主设计窗口。
在本申请的一个实施例中,所述顶层设计窗口包括主设计界面,主设计界面分为第一设计区域、第二设计区域、第三设计区域和第四设计区域。
在一个具体的示例中,如图6所示,为顶层设计窗口示意图。所述第一设计区域为单元区域(Cell Region),所述第二设计区域为拐角区域(Corner Region),所述第三设计区域为终端区域(Terminal Region),所述第四设计区域为栅极金属接触区域(Gate PadRegion)。
在步骤S103,获取功率器件的任意一个子单元的设计规则(Design Rule),根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图。
本申请实施例中的设计规则取决两个方面:1、器件结构本身的要求,此要求是嵌入在脚本(Script)中的,基本的逻辑是器件结构的设计尺寸需要符合基于坐标系的图层布局的基本要求;2、版图设计软件的设计的要求,违反该要求的图层信息,将会被拒绝建立子单元的单元视图(CellView)。
在本申请的一个实施例中,继续结合图6,获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图,包括:
A1,在所述顶层设计窗口中选择所第一设计区域,并获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图;
A2,在所述顶层设计窗口中选择所第二设计区域,并获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图;
A3,在所述顶层设计窗口中选择所第三设计区域,并获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图;
A4,在所述顶层设计窗口中选择所第四设计区域,并获取第四子单元版图的第四设计规则,根据所述第四设计规则生成所述第四子单元版图。
在本申请的一个实施例中,所述设计规则包括尺寸参数。
其中,获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图,包括:获取所述第一子单元版图的第一尺寸参数,根据所述第一尺寸参数,在所述第一设计区域中排列所述第一子单元版图对应的元件,以生成所述第一子单元版图。
例如,如图7所示,当第一设计区域为单元区域,第一尺寸参数包括P型沟槽图层宽(DT width)、JFET图层宽度(NW width)、多晶总线宽度(GT Bridge)、孔和多晶间距(CT GTspace)、Pbody图层宽度(PW width)、多晶图层宽度(GT width)、接触孔图层宽度(CTwidth)、源极图层宽度(SN width)等。
如图8所示,当获取到用户输出的上述第一尺寸参数后,点击图7中的确认(OK)按钮,系统会将当前窗口中的第一尺寸参数返回到功率器件版图设计插件中,并在当前标准单元库中建立第一单元视图(cell view),该第一单元视图为标准单元库中包含的子单元,根据返回的尺寸信息,在第一单元视图中建立第一子单元版图(Cell)并保存,如图8中的cell所示。
其中,获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图,包括:获取所述第二子单元版图的第二尺寸参数,根据所述第二尺寸参数,在所述第二设计区域中排列所述第二子单元版图对应的元件,以生成所述第二子单元版图。
其中,获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图,包括:获取所述第三子单元版图的第三尺寸参数,根据所述第三尺寸参数,在所述第三设计区域中排列所述第三子单元版图对应的元件,以生成所述第三子单元版图。
例如,如图9所示,当第三设计区域为终端区域,MOSFET终端分为两个维度,一个X方向,一个Y方向。在X方向上,第三尺寸参数包括终端沟槽宽度(Ter DT width)、多晶孔宽度(Poly Hole width)、终端环宽度(Ter Ring Width)、总线孔宽度(Bus CT Width)、终端沟槽数目(Ter DT Amount)、多晶总线宽度(Poly Bus width)、终端环间距(Ter Ringwidth)、总线孔数目(Bus CT Amount)等。在Y方向上,第三尺寸参数包括多晶孔宽度(PolyHole Width)、场板数目(F Plate Amount)、沟槽终端间距(DT-END Space)、场板宽度(FPlate Width)等。
继续结合图8,当获取到用户输出的上述第一尺寸参数后,点击图9中的确认(OK)按钮,系统会将当前窗口中的第一尺寸参数返回到功率器件版图设计插件中,会在同一个标准单元库中分别建立一个名为TerminalX和TerminalY的cellview,并在cellview根据返回值建立第三子单元版图并保存。
其中,获取第四子单元版图的第四设计规则,根据所述四设计规则生成所述第四子单元版图,包括:获取所述第四子单元版图的第四尺寸参数,根据所述第四尺寸参数,在所述第四设计区域中排列所述第四子单元版图对应的元件,以生成所述第四子单元版图。
在步骤S104,将在至少两个所述设计区域中生成的所有所述子单元版图合成为完整的功率器件版图。
在本申请的一个实施例中,将在所述至少两个设计区域中生成的所有子单元版图合成为完整的功率器件版图,包括:将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图。
具体地,将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图,包括:获取所述功率器件版图的第二尺寸参数,根据所述第二尺寸参数,遍历所述第一设计区域中的所述第一子单元版图、所述第二设计区域中的第二子单元版图、所述第三设计区域中的第三子单元版图和所述第四设计区域中的第四子单元版图,将其合成为完整的所述功率器件版图。
在一个具体的示例中,如图10和图11所示,在主设计窗口中点击组合的按钮,并在弹出的窗口中输入功率版图的大致尺寸,点击确定后在主设计窗口中调用已经建立的各个子单元版图并进行组合,根据已经输入的边界尺寸自动排版并选择最优尺寸完成整个功率器件版图的组合,然后在输出窗口中返回实际功率器件版图的尺寸。
在本申请实施例中,基于分解及合并的思想,首先将功率器件版图合理的拆分为几个功能部分,每个部分对应不同的设计规则,将每个部分的可调整的参数映射到前端交互窗口以完成定制版图信息输入。然后,将已完成的几个部分按照设计者所要求的面积或者尺寸组合到一起,选择最优的排版方案输出整个GDS文件(最终版图文件)。对于诸如MOSFET、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)、分裂栅沟道金属氧化物半导体(Split Gate Trench MOS,SGT)的不同功率器件,其工艺平台是不同的,因此对应每种器件有不同的工艺文件(包含图层的数据库文件),设计其版图时可能使用不同的图层,因此其设计规则也不尽相同。
在步骤S105,导出所述功率器件版图。
本申请实施例还可以采用版图设计软件进行功率器件版图设计的设计规则检查(Design Rule Checking,DRC)过程对所设计的功率器件版图进行检查,保证了功率器件版图的准确度。
其中,DRC的过程可以在两个阶段进行:第一,在建立每个子单元时,按照交互式窗口提供的尺寸检查要建立的子单元是否符合设计规则(Design Rule),如果不符合设计规则,则不能成功建立子单元;2、合并各子单元视图后再次检查是否符合Design Rule,如果不符合设计规则,将会产生报错信息,此步骤主要检查各子单元视图拼接的方式是否符合Design Rule。
本申请实施例通过版图设计系统提供的交互式窗口代替人工完成版图设计,采用分治法将功率器件版图进行拆分成不同的子单元版图,逐个完成每个子单元版图的设计,最后再将子单元版图综合布局,形成最终功率器件版图。设计每个子单元版图时提供信息交互窗口,确定子单元版图的关键尺寸信息及布局,提高了子单元版图设计的准确度。
本申请实施例根据功率器件的子单元的设计规则,在与子单元对应的设计区域中生成子单元版图,再将所有子单元版图合成为完整的功率器件版图,可以减少人工对功率器件版图设计的干预,避免手动设计功率器件版图可能产生的种种错误,提高了功率器件版图设计的效率和设计自由度。
如图12所示,在本申请另一个实施例中,本申请的功率器件版图的设计可以包括步骤S1201、S1202、S1203、S1204、S1205、S1206、S1207、S1208、S1209和S1210:
S1201,将功率器件版图设计插件导入版图设计软件,并打开所述功率器件版图设计插件的功率器件版图设计界面;
S1202,在功率器件版图设计界面中选择工艺设计文件;
S1203,建立所述工艺设计文件的标准单元库,在所述标准单元库中建立顶层设计窗口;
S1204,选择要设计的设计区域;
S1205,获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图;
S1206,获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图;
S1207,获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图;
S1208,获取第四子单元版图的第四设计规则,根据所述第四设计规则生成所述第四子单元版图;
S1209,将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图;
S1210,导出所述功率器件版图。
本申请实施例根据功率器件的子单元的设计规则,在与子单元对应的设计区域中生成子单元版图,再将所有子单元版图合成为完整的功率器件版图,可以减少人工对功率器件版图设计的干预,避免手动设计功率器件版图可能产生的种种错误,提高了功率器件版图设计的效率和设计自由度。
下面结合图13对本申请的功率器件版图的设计装置进行描述,其中,图13示出根据本申请实施例的功率器件版图的设计装置的示意性框图。
如图13所示,功率器件版图的设计装置1300包括:一个或多个存储器1301和一个或多个处理器1302,所述存储器1301上存储有由所述处理器1302运行的计算机程序,所述计算机程序在被所述处理器1302运行时,使得所述处理器1302执行前文所述的功率器件版图的设计方法。
功率器件版图的设计装置1300可以是可以通过软件、硬件或者软硬件结合的方式实现功率器件版图的设计方法的计算机设备的部分或者全部。
如图13所示,装置1300包括一个或多个存储器1301、一个或多个处理器1302、显示器(未示出)和通信接口等,这些组件通过总线系统和/或其它形式的连接机构(未示出)互连。应当注意,图13所示的功率器件版图的设计装置1300的组件和结构只是示例性的,而非限制性的,根据需要,功率器件版图的设计装置1300也可以具有其他组件和结构。
存储器1301用于存储相关列车运行过程中产生的各种数据和可执行程序指令,例如用于存储各种应用程序或实现各种具体功能的算法。可以包括一个或多个计算机程序产品,所述计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。
处理器1302可以是中央处理单元(CPU)、图像处理单元(GPU)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者具有数据处理能力和/或指令执行能力的其它形式的处理单元,并且可以装置1300中的其它组件以执行期望的功能。
在一个示例中,功率器件版图的设计装置1300还包括输出装置可以向外部(例如用户)输出各种信息(例如图像或声音),并且可以包括显示装置、扬声器等中的一个或多个。
通信接口是可以是目前已知的任意通信协议的接口,例如有线接口或无线接口,其中,通信接口可以包括一个或者多个串口、USB接口、以太网端口、WiFi、有线网络、DVI接口,设备集成互联模块或其他适合的各种端口、接口,或者连接。
此外,根据本申请实施例,还提供了一种存储介质,在所述存储介质上存储了程序指令,在所述程序指令被计算机或处理器运行时用于执行本申请实施例的功率器件版图的设计方法的相应步骤。所述存储介质例如可以包括智能电话的存储卡、平板电脑的存储部件、个人计算机的硬盘、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、或者上述存储介质的任意组合。
本申请实施例的功率器件版图的设计装置和存储介质,由于能够实现前述的功率器件版图的设计方法,因此具有和前述的功率器件版图的设计方法相同的优点。
尽管这里已经参考附图描述了示例实施例,应理解上述示例实施例仅仅是示例性的,并且不意图将本申请的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改,而不偏离本申请的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本申请的范围之内。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。例如,以上所描述的设备实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个设备,或一些特征可以忽略,或不执行。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本申请并帮助理解各个发明方面中的一个或多个,在对本申请的示例性实施例的描述中,本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该本申请的方法解释成反映如下意图:即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如相应的权利要求书所反映的那样,其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本申请的单独实施例。
本领域的技术人员可以理解,除了特征之间相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本申请的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本申请实施例的一些模块的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的装置程序(例如,计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上所述,仅为本申请的具体实施方式或对具体实施方式的说明,本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种功率器件版图的设计方法,其特征在于,所述方法包括:
在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库;
在所述标准单元库中建立顶层设计窗口;其中,所述顶层设计窗口包括至少两个设计区域;
获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图;
将在至少两个所述设计区域中生成的所有所述子单元版图合成为完整的功率器件版图;
导出所述功率器件版图。
2.如权利要求1所述的方法,其特征在于,在功率器件版图设计界面中选择工艺设计文件之前,所述方法还包括:
将功率器件版图设计插件导入版图设计软件,并打开所述功率器件版图设计插件的功率器件版图设计界面。
3.如权利要求2所述的方法,其特征在于,将功率器件版图设计插件导入版图设计软件,包括:
调用所述版图设计软件中的第三方软件启动命令,以导入所述功率器件版图设计插件。
4.如权利要求1所述的方法,其特征在于,在功率器件版图设计界面中选择工艺设计文件,并建立所述工艺设计文件的标准单元库,包括:
在版图软件的标准单元库目录中建立所述工艺设计文件的标准单元库。
5.如权利要求1所述的方法,其特征在于,所述顶层设计窗口包括第一设计区域、第二设计区域、第三设计区域和第四设计区域。
6.如权利要求5所述的方法,其特征在于,获取功率器件的任意一个子单元的设计规则,根据所述设计规则,在与所述任意一个子单元对应的任意一个设计区域中生成子单元版图,包括:
在所述顶层设计窗口中选择所第一设计区域,并获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图;
在所述顶层设计窗口中选择所第二设计区域,并获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图;
在所述顶层设计窗口中选择所第三设计区域,并获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图;
在所述顶层设计窗口中选择所第四设计区域,并获取第四子单元版图的第四设计规则,根据所述第四设计规则生成所述第四子单元版图。
7.如权利要求6所述的方法,其特征在于,所述设计规则包括尺寸参数;
获取第一子单元版图的第一设计规则,根据所述第一设计规则生成所述第一子单元版图,包括:获取所述第一子单元版图的第一尺寸参数,根据所述第一尺寸参数,在所述第一设计区域中排列所述第一子单元版图对应的元件,以生成所述第一子单元版图;
获取第二子单元版图的第二设计规则,根据所述第二设计规则生成所述第二子单元版图,包括:获取所述第二子单元版图的第二尺寸参数,根据所述第二尺寸参数,在所述第二设计区域中排列所述第二子单元版图对应的元件,以生成所述第二子单元版图;
获取第三子单元版图的第三设计规则,根据所述第三设计规则生成所述第三子单元版图,包括:获取所述第三子单元版图的第三尺寸参数,根据所述第三尺寸参数,在所述第三设计区域中排列所述第三子单元版图对应的元件,以生成所述第三子单元版图;
获取第四子单元版图的第四设计规则,根据所述四设计规则生成所述第四子单元版图,包括:获取所述第四子单元版图的第四尺寸参数,根据所述第四尺寸参数,在所述第四设计区域中排列所述第四子单元版图对应的元件,以生成所述第四子单元版图。
8.如权利要求7所述的方法,其特征在于,将在所述至少两个设计区域中生成的所有子单元版图合成为完整的功率器件版图,包括
将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图。
9.如权利要求8所述的方法,其特征在于,将所述第一子单元版图、第二子单元版图、第三子单元版图和第四子单元版图合成为完整的功率器件版图,包括:
获取所述功率器件版图的第二尺寸参数,根据所述第二尺寸参数,遍历所述第一设计区域中的所述第一子单元版图、所述第二设计区域中的第二子单元版图、所述第三设计区域中的第三子单元版图和所述第四设计区域中的第四子单元版图,将其合成为完整的所述功率器件版图。
10.如权利要求5所述的方法,其特征在于,所述第一设计区域为单元区域,所述第二设计区域为拐角区域,所述第三设计区域为终端区域,所述第四设计区域为栅极金属接触区域。
11.一种功率器件版图的设计装置,其特征在于,所述装置包括:
存储器和处理器,所述存储器上存储有由所述处理器运行的计算机程序,所述计算机程序在被所述处理器运行时,使得所述处理器执行如权利要求1至10任一项所述的功率器件版图的设计方法。
12.一种存储介质,其特征在于,所述存储介质上存储有计算机程序,所述计算机程序在被处理器运行时使得所述处理器执行如权利要求1至10任一项所述的功率器件版图的设计方法。
CN202211357461.5A 2022-11-01 2022-11-01 一种功率器件版图的设计方法和系统 Pending CN115828801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211357461.5A CN115828801A (zh) 2022-11-01 2022-11-01 一种功率器件版图的设计方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211357461.5A CN115828801A (zh) 2022-11-01 2022-11-01 一种功率器件版图的设计方法和系统

Publications (1)

Publication Number Publication Date
CN115828801A true CN115828801A (zh) 2023-03-21

Family

ID=85526143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211357461.5A Pending CN115828801A (zh) 2022-11-01 2022-11-01 一种功率器件版图的设计方法和系统

Country Status (1)

Country Link
CN (1) CN115828801A (zh)

Similar Documents

Publication Publication Date Title
US8775998B2 (en) Support device of three-dimensional integrated circuit and method thereof
US10268795B2 (en) Method and system for timing optimization with detour prediction
KR100831271B1 (ko) 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법
US9147030B2 (en) Multiple-instantiated-module (mim) aware pin assignment
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
US20170147727A1 (en) Temperature-aware integrated circuit design methods and systems
US20120233575A1 (en) Layout method for integrated circuit including vias
CN116151179B (zh) 芯片设计的布局规划方法及相关设备
US10289141B2 (en) Method for generating power distribution network (PDN) model, and power distribution network analysis method and device
CN116227407A (zh) 形成物理版图的模块边界的方法及相关设备
JP2015166981A (ja) レイアウト検証方法、検証装置、及び検証プログラム
US10318685B2 (en) Management of placement constraint regions in an electronic design automation (EDA) system
JP2014044560A (ja) 半導体装置の設計方法、設計プログラム及び設計装置
JPWO2006137119A1 (ja) フロアプラン装置,フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
US8079010B2 (en) Wiring information generating apparatus, method and program
CN115828801A (zh) 一种功率器件版图的设计方法和系统
US10460064B1 (en) Partition-aware grid graph based hierarchical global routing
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US10885260B1 (en) Fin-based fill cell optimization
US10204203B2 (en) Pattern-based power-and-ground (PG) routing and via creation
CN116888599A (zh) 一种集成电路的电路单元布局方法及装置
US11030378B1 (en) Track assignment by dynamic programming
US11080457B1 (en) Layer assignment and routing based on resistance or capacitance characteristic
US11709986B2 (en) Boundary cell
US20230315968A1 (en) Boundary cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination