CN112242375A - 芯片和电子设备 - Google Patents

Abstract

本申请公开了一种芯片和电子设备，其中芯片包括金属层，所述金属层包括第一金属层，所述第一金属层包括信号网络布线和第一电源网络布线，所述信号网络布线与所述第一电源网络布线不相交，所述信号网络布线包括多条信号线和设置在所述信号线上的第一bump通孔，所述第一bump通孔设置在靠近所述第一金属层的边缘位置，所述第一bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的信号线，所述第一电源网络布线包括多条第一电源线和设置在所述第一电源线上的第二bump通孔，所述第二bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的电源线。本申请可以优化封装布线。

Description

芯片和电子设备

技术领域

本申请属于电子设备技术领域，尤其涉及一种芯片和电子设备。

背景技术

电子设备的蓬勃发展离不开内部芯片设计技术的日新月异，以及工艺技术的不断向前演进。现代计算机作为一种电子设备，其储存是不可或缺的一部分，如双倍速率同步动态随机存储器(Double Data Rate SDRAM，DDR)。现有DDR芯片的bumps设计中，大量信号线的连接布线与电源网络布线的折中考虑，布线存在非常不友好的问题，在落后工艺下，此问题表现的不够明显，但随着工艺的不断演进，芯片尺寸不断减小，导致信号与电源布线的冲突问题越来越明显，封装布线比较困难。

发明内容

本申请实施例提供一种芯片和电子设备，可以优化封装布线。

第一方面，本申请实施例提供一种芯片，

包括金属层，所述金属层包括第一金属层，所述第一金属层包括信号网络布线和第一电源网络布线，所述信号网络布线与所述第一电源网络布线不相交；

所述信号网络布线包括多条信号线和设置在所述信号线上的第一bump通孔，所述第一bump通孔设置在靠近所述第一金属层的边缘位置，所述第一bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的信号线；

所述第一电源网络布线包括多条第一电源线和设置在所述第一电源线上的第二bump通孔，所述第二bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的电源线。

第二方面，本申请实施例提供了一种电子设备，包括如上实施例所述的芯片。

本申请实施例提供的芯片和电子设备，通过在第一金属层上重新设计bump通孔的布局，将第一bump通孔设置在靠近第一金属层的边缘位置，这样封装基板的信号线可以直接与第一bump通孔连接，其不会出现相关技术中由于电源网络的bump通孔之间的间距问题，在将封装基板的信号线与第一bump通孔进行连接时，需要将封装基板的信号线弯折绕过相邻电源网络的bump通孔之间的部分，从而导致封装基板的信号线的长度增大的问题，因此本申请实施例可以优化封装布线。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中芯片的布线示意图。

图2为相关技术中钝化层的布线示意图。

图3为相关技术中顶层金属层的布线示意图。

图4为本申请实施例提供的芯片的布线示意图。

图5为本申请实施例中第一金属层的布线示意图。

图6为本申请实施例中第二金属层的布线示意图。

图7为本申请实施例提供的芯片的另一布线示意图。

图8为本申请实施例中第三金属层的布线示意图。

图9为本申请实施例提供的电路板的结构示意图。

图10为本申请实施例提供的电路板的另一结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

芯片设计技术日新月异，工艺技术不断向前演进，电子设备如移动终端和物联网(Internet of Things，IOT)设备蓬勃发展，这些都离不开芯片设计工程师们不断突破技术瓶颈，提高芯片性能效率的不懈努力。

现代计算机，常见的一种架构就是冯诺依曼架构，而储存是此架构中不可或缺的一部分，DDR作为一种存储器，其重要性不言而喻，DDR的性能也是重中之重。

请参阅图1，图1为相关技术中芯片布线的结构示意图，具体是相关技术中芯片布线的俯视图。图1中以DDR芯片为例示出了具体的信号与电源布线。图1中的虚线所在的层为即顶层金属(Top metal)层，用不同线宽的虚线表示不同电源网络的电源线，实线所在的层为钝化(Alpad metal，AP metal)层，采用不同线宽的实线代表不同的信号线及电源线。由于顶层金属层位于钝化层的下方，因此在图1的俯视图中，顶层金属层上的电源线用虚线表示。

需要注意的是，顶层金属层上不同线宽的虚线仅仅是为了区分不同电源网络中的电源线，其并不代表电源线的实际线宽。钝化层上不同线宽的实线仅仅是为了区分不同的信号线与电源线，其并不代表信号线和电源线的实际线宽。

请参阅图2，图2为相关技术中钝化层的布线示意图。椭圆代表的是bump通孔，bump通孔位于钝化层上。bump通孔类似于一个凸块(凸点)，由于其优越的导电性能与热传导性能，为芯片-封装-系统的互连提供了低电感、低电阻的信号与电源地回流路径、供电网络以及优良的散热性能等，它可以提供更好的供电性能。

其中，多个bump通孔可以用bumps通孔来表示，即bumps通孔包含多个bump通孔。在钝化层上，相同线宽的实线和椭圆表示属于同一信号网络或同一电源网络。

请参阅图3，图3为相关技术中顶层金属层的布线示意图。在顶层金属层上，相同线宽的虚线表示属于同一电源网络，不同线宽的虚线表示属于不同的电源网络。

请一并参照图1至图3，比如，第一种线宽的椭圆代表的是钝化层上信号(Signal)网络中的bump通孔，第一种线宽的实线代表的也是钝化层上信号网络中的信号线，第二种线宽的椭圆代表的是钝化层上VDD1电源网络中的bump通孔，第二种线宽的虚线和实线代表的也是VDD1电源网络中的电源线，第三种线宽的椭圆代表的是VDD2电源网络中的bump通孔，第三种线宽的虚线和实线代表的也是VDD2电源网络中的电源线。

需要注意的是，第一种线宽、第二种线宽和第三种线宽仅仅是为了区分不同信号网络和电源网络中的bump通孔，或者为了区分不同信号网络中的信号线及不同电源网络中的电源线，不代表实际的线宽。

相关技术中，DDR芯片的bumps设计中，大量信号线的连接布线与电源网络布线的折中考虑，布线存在非常不友好的问题，在落后工艺情况下，此问题表现的不够明显，但是随着工艺的不断演进，芯片尺寸不断减小，导致信号与电源布线的冲突问题越来越明显，进一步导致设计规则检查(Design Rule Check，DRC)问题增加，直流电压降(DC Drop，IR-Drop)受较大影响，封装布线比较困难，信号完整性(Signal Integrity，SI)与电源完整性(Power Integrity，PI)问题更加尖锐。

比如，相关技术中，芯片后端实现需要在同层以及不同层之间进行互相连接，为满足DRC需求，同层不同的信号与电源不可以相交，不同层之间通过过孔(VIA)互连。一般情况下，顶层金属层的结构基本是确定的，不可改变，更多的是通过改变钝化层来实现信号与电源的布线。

比如，随着工艺的不断演进，芯片尺寸不断减小，相应的，芯片的面积也不断变小，导致布线的空间变小，需要将原来的走线布局在更小的空间内，势必会导致有些走线可能出现重叠或线间距太小而达不到要求的间距，此时就违反了DRC规则，导致DRC问题增加，主要是因为DRC规则对线宽、线长和线间距都有要求。

IR-Drop针对的是电源，当芯片的面积变小后，信号网络中的信号线不会变，当信号线优先布线后，再对电源线进行布线，由于信号线已经提前布线了，导致电源线的布线空间变小，在对电源线进行布线时，为了保证电源线与信号线不交叉，电源线需要弯曲布线(如图1至图3中钝化层中的VDD1和VDD2对应的电源线都有弯曲，而不是一条直线)，当弯曲后，导致电源线的线长增加，就占用了更多的空间，从而减少电源线的布线数量，造成整体的电压降变小，即IR-Drop受较大影响。

比如，可以将封装基板看成一层，即将封装基本看成是封装层，由于bumps通孔布局有问题，为了保证封装层的信号线与信号网络的bumps通孔连接，封装层的信号线就要弯折，带来封装层的信号线出线困难问题。

比如，图1中给出了相关技术中完整的DDR芯片信号与电源布线，不同层之间的布线合并在同一张图片当中，为了同时保证信号完整性与电源网络性能，信号与电源布线必须折中考虑，导致封装出线问题严重，影响最终芯片性能。

基于此，本申请实施例针对DDR在芯片后端设计中bumps通孔设计和连接存在的不足，提出了一种改进方案，具体地，提供了一种芯片、电路板和电子设备，以克服现有技术存在的上述问题，提升芯片性能。以下将分别进行详细说明。

在本申请实施例中，该芯片具体可以设置在电子设备中，比如手机、个人电脑、平板电脑、掌上电脑(PDA，PersonalDigital Assistant)、IOT(Internet of Things，物联网)设备等。

请参阅图4，图4为本申请实施例提供的芯片的布线示意图，图4中示出的仅仅是芯片布线中最上面两层金属层的布线图，其实芯片里面是有很多金属层的，在这两层金属层的下面还有很多其他金属层，其他金属层中，一般相邻两层金属层的布线是按照纵横交错的方式进行网络布线的。一般最上面的一层金属层是信号与电源布线层，本申请实施例针对的也是信号网络和电源网络的布线层所做出的改进。

如图4，虚线所在的层为顶层金属层，即Top metal层，实线所在的层为钝化层，即AP metal层，即所有不同线宽的虚线布设在顶层金属层，所有不同线宽的实线布设在钝化层，钝化层位于顶层金属层的上层，且钝化层的面积与顶层金属层的面积相同。由于钝化层位于顶层金属层的上层，因此钝化层是可见的，因此用实线表示其上的布线，顶层金属层位于下面一层，因此在俯视图上是看不到的，因此用虚线表示其上的布线。

椭圆代表的是bump通孔，其中，相同线宽的走线表示的是属于信号网络或同一电源网络，不同线宽的走线表示的是属于不同的电源网络，或者属于不同的信号网络和电源网络，同理，相同线宽的bump通孔表示的是属于信号网络或同一电源网络，不同线宽的bump通孔表示的是属于不同的电源网络，或者属于不同的信号网络和电源网络。相应的，当走线和bump通孔的线宽相同时，则表示该走线和bump通孔均属于信号网络或同一电源网络，当走线和bump通孔的线宽不同时，则表示该走线和bump通孔属于不同的电源网络，或者属于不同的信号网络和电源网络。

需要说明的是，信号网络只用一种线宽表示，在有多个不同电源网络的情况下，不同的电源网络分别用不同的线宽表示。

比如，用第一线宽表示信号网络的布线，用第二线宽表示VDD1电源网络的布线，用第三线宽表示VDD2电源网络的布线，当钝化层中的走线为第一线宽时，表示该走线为信号网络中的信号线，当钝化层中的bump通孔为第一线宽时，表示该bump通孔为信号网络中的bump通孔，当钝化层中的走线和顶层金属层中的走线为第一线宽时，表示该走线为VDD1电源网络的电源线，当钝化层中的bump通孔为第二线宽时，表示该bump通孔为VDD1电源网络中的bump通孔，当钝化层中的走线和顶层金属层中的走线为第三线宽时，表示该走线为VDD2电源网络的电源线，当钝化层中的bump通孔为第三线宽时，表示该bump通孔为VDD2电源网络中的bump通孔。

需要注意的是，本申请实施例中，第一种线宽、第二种线宽和第三种线宽仅仅是为了区分不同信号网络和电源网络中的bump通孔，或者为了区分不同信号网络中的信号线及不同电源网络中的电源线，不代表其实际线宽。

需要说明的是，信号网络和电源网络中的布线线宽可以进行相应配置，例如，用第四线宽表示信号网络的布线，用第五线宽表示VDD1电源网络的布线，用第六线宽表示VDD2电源网络的布线，等等。当钝化层和顶层金属层中的布线线宽为第四线宽时，表示该布线属于信号网络中的信号线，当钝化层中的bump通孔为第四线宽时，表示给该bump通孔为信号网络中的bump通孔，当钝化层和顶层金属层中的布线为第五线宽时，表示该布线属于VDD1电源网络中的电源线，当钝化层中的bump通孔为第五线宽时，表示给该bump通孔为VDD1电源网络中的bump通孔，当钝化层和顶层金属层中的布线线宽为第六线宽时，表示该布线属于VDD1电源网络中的电源线，当钝化层中的bump通孔为第六线宽时，表示该bump通孔为VDD2电源网络中的bump通孔，等等。

芯片的信号网络和电源网络中每一层金属层(钝化层、顶层金属层)可能有上千条信号网络中的走线、VDD1电源网络中的走线和VDD2电源网络中的走线，图中仅仅是给出了一部分的布线示意图，其余部分都是类似的布线。

请一并参阅图4和图5，图5为本申请实施例中第一金属层的布线示意图。具体地，该芯片包括金属层，该金属层包括第一金属层100，该第一金属层100即为钝化层。该第一金属层100包括信号网络布线和第一电源网络布线，该信号网络布线与第一电源网络布线是不相交的。

其中，信号网络布线指的是信号网络中的布线，第一电源网络布线指的是所有电源网络中的布线，比如，只有VDD1电源网络和VDD2电源网络的情况下，则该第一电源网络布线指的就是VDD1电源网络中的布线和VDD2电源网络中的布线。再比如，在有VDD1电源网络、VDD2电源网络和VDD3电源网络的情况下，则该第一电源网络布线指的就是VDD1电源网络中的布线、VDD2电源网络中的布线和VDD3电源网络中的布线。在一些实施方式中，电源网络的数量可以有多个，比如，VDD1电源网络中、VDD2电源网络、VDD3电源网络、VDD4电源网络，等等。在一些实施方式中，电源网络的数量是可以根据具体情况进行相应配置的。

比如，VDD1电源网络、VDD2电源网络有可能是接地或者接电压，即VDD1电源网络有可能是接地，也有可能接电压，VDD2电源网络有可能接地，也有可能接电压。一般地，芯片都会存在多个电源网络。可以根据具体情况布局一个接地电源网络或者多个接地电源网络，在正常情况下，会布局一个接地电源网络，在特殊情况下，会考虑布局多个接地电源网络，比如，在数字电源和模拟电源都存在的情况下，就会区别数字地和模拟地的电源网络，此时就需要两个接地电源网络，其中一个是数字地电源网络，另一个是模拟地电源网络。

其中，信号网络布线包括多条信号线101和第一bump通孔102，该第一bump通孔102设置在信号线101上，另外，将信号网络中的第一bump通孔102的在钝化层的位置进行了重新布局，即将第一bump通孔102设置在靠近第一金属层100的边缘位置。第一bump通孔102贯穿第一金属层100，用于连接第一金属层100和封装基板的信号线。

需要说明的是，虽然所有信号线101用第一线宽表示，即所有信号线101用相同线宽表示，但由于第一线宽不是信号线101的实际线宽，因此所有信号线101可以是不同用途的信号线，比如，有些信号线101是用于反馈的，有些信号线101是用于接电阻的，有些信号线101是用于接电容的。然而，信号网络布线中不同用途的信号线101之间是不相交的，也就是不同用途的信号线101不能有交叉。

第一电源网络布线包括多条用第二线宽和第三线宽表示的第一电源线103以及多个用第二线宽和第三线宽表示的第二bump通孔104，例如用第二线宽的实线表示VDD1电源网络中的第一电源线103和第二bump通孔104，用第三线宽表示VDD2电源网络中的第一电源线103和第二bump通孔104，但第二线宽不代表VDD1电源网络中的第一电源线103和第二bump通孔104的实际线宽，第三线宽也不代表VDD2电源网络中的第一电源线103和第二bump通孔104的实际线宽，即不同电源网络中的第一电源线103和第二bump通孔104的实际线宽有可能是相同的，也有可能是不同的，第二bump通孔104设置在第一电源线103上，第二bump通孔104贯穿第一金属层100，用于连接第一金属层100和封装基板的电源线。

所有的bump通孔都需要与封装层的信号线或电源线连接，即信号网络的第一bump通孔102与封装层(可以将封装基板看做是一层)的信号线连接，电源网络的第二bump通孔104与封装层的电源线连接，如VDD1电源网络中的第二bump通孔104与VDD2电源网络中的第二bump通孔104都要与封装层的电源线连接，VDD1电源网络中的第二bump通孔104与VDD2电源网络中的第二bump通孔104在图中用不同线宽的实线来表示。如，VDD1电源网络中的第二bump通孔104用第二线宽的实线表示，VDD2电源网络中的第二bump通孔104用第三线宽的实线表示，但第二线宽不代表VDD1电源网络中的第二bump通孔104的实际线宽，第三线宽不代表VDD2电源网络中的第二bump通孔104的线宽，即VDD1电源网络中的第二bump通孔104与VDD2电源网络中的第二bump通孔104的实际线宽有可能是相同的，也有可能是不同的，不同电源网络中的bump通孔的区别是在第一金属层100上的位置不同。

由于钝化层上的电源线之间的间距有限，当钝化层上的信号网络中的bump通孔与封装层的信号线连接时，如图1，如果按照直线连接，则会出现连接线处于两个电源网络的bump通孔之间，即处于VDD1电源网络的bump通孔与VDD2电源网络的bump通孔之间，此时会连接线与VDD1电源网络的bump通孔、VDD2电源网络的bump通孔产生重叠，为了避免这个问题，通常会将封装层的信号线的出线变长，这样就会导致封装出线问题。

而本申请实施例通过对相关技术中的bump通孔进行重新布局，具体地，先在第一金属层100上固定好第一bump通孔102和信号线101的布局位置，即将第一bump通孔102设置在靠近第一金属层100的边缘位置，然后在第一金属层100的其他位置对第一电源网络布线(第一电源网络布线会包含多个电源网络的布线，整个芯片会布满电源网络的)进行布局，在对电源网络进行布局时，要保证与信号网络不相交，即不存在交叉，重新布局后，当第一金属层100上的第一bump通孔102与封装层的信号线连接时，可以直接以直线的形式连接，由于封装层的信号线采用直线方式与第一金属层100上的第一bump通孔102连接，其带来的好处是封装层的信号线的出线得到优化，且对电源出线基本上没有影响，或者影响甚微。

可以理解的是，在本申请实施例中，通过在第一金属层100上重新设计bump通孔的布局，将第一bump通孔102设置在靠近第一金属层100的边缘位置，这样封装基板的信号线可以直接与第一bump通孔102连接，其不会出现相关技术中由于电源网络的bump通孔之间的间距问题，在将封装基板的信号线与第一bump通孔102进行连接时，需要将封装基板的信号线弯折绕过相邻电源网络的bump通孔之间的部分，从而导致封装基板的信号线的长度增大的问题，因此本申请实施例可以优化封装布线。即，基本上在不影响电源性能的情况下，优化了封装层的信号线的出线。

比如，在一些实施方式中，边缘位置为第一金属层101的一长边的位置。可以参阅图4和图5中的第一bump通孔102所处的位置。通过将第一bump通孔102设置在第一金属层100的靠近一长边的位置，这样就能缩短封装层的信号线的出线长度，以进一步优化封装层的信号线出线。

请参与图6，图6为本申请实施例中第二金属层的布线示意图。比如，该金属层还包括第二金属层200，第一金属层100与第二金属层200从上至下依次层叠设置，第二金属层200包括第二电源网络布线，该第二电源网络布线包括多条平行排列的第二电源线201，第一电源线103与第二电源线201在垂直投影方向上相交。也就相当于第一金属层100与第二金属层200是按照纵横交错方式进行的网络布线。通过形成纵横交错方式的网络布线，可以提高芯片的IR-Drop性能，改善芯片性能指标。

需要说明的是，不同线宽的第二电源线201代表的是不同电源网络中的电源线，如用第二线宽的虚线表示顶层金属层上VDD1电源网络中的第二电源线201，用第三线宽的虚线表示顶层金属层上VDD2电源网络中的第二电源线201，但第二线宽不代表VDD1电源网络中的第二电源线201的实际线宽，第三线宽也不代表VDD2电源网络中的第二电源线201的实际线宽，即VDD1电源网络中的第二电源线201与VDD2电源网络中的第二电源线201的实际线宽有可能相同，也有可能不同。

需要注意的是，比如，两条VDD1电源网络中的第二电源线201与一条VDD2电源网络中的第二电源线201构成一个电源单元，第二金属层200中包含很多这样的电源单元。

比如，在一些实施方式中，第一bump通孔102按照与第二电源线201平行的方向排成一排或多排。这种排布方式使得第一bump通孔102在第一金属层100的边缘位置均匀排布，从而使得封装层的信号线出线可以均匀出线，以更进一步优化封装层的信号线出线。

比如，如图4，在一些实施方式中，位于同一排中的bump通孔在垂直投影方向上位于与其相邻的两条第二电源线201之间。这样可以将每排之间进行均匀间隔，可以满足DRC的需求。

比如，如图4，在一些实施方式中，第一电源线103与其处于同一电源网络的第二电源线201在垂直投影方向上的交点位置设有第一过孔105，第一过孔105用于实现第一金属层100和第二金属层200的电性连接，即实现钝化层与顶层金属层的电性连接。例如，VDD1电源网络中的第一电源线103与VDD1电源网络中的第二电源线201在垂直投影方向上的交点位置设有第一过孔105，又如，VDD2电源网络中的第一电源线103与VDD2电源网络中的第二电源线201在垂直投影方向上的交点位置设有第一过孔105，等等。

由此可知，只有对应相同电源网络中的第一电源线103与第二电源线201在垂直投影方向的交点位置才设有第一过孔105，不同电源网络中的第一电源线103与第二电源线201在垂直投影方向的交点位置则没有第一过孔，比如，VDD1电源网络中的第一电源线103与VDD2电源网络中的第二电源线201在垂直投影方向上的交点位置则没有第一过孔，同理，VDD2电源网络中的第一电源线103与VDD1电源网络中的第二电源线201在垂直投影方向上的交点位置则没有第一过孔。

本申请实施例为了优化封装层的信号线出线问题，对bump通孔进行了重新设计，其性能得到优化，但是第二金属层200，即顶层金属层的IR-Drop将受到较大的影响。本申请实施例通过引入(N-1)顶层金属层，即(N-1)Top metal层的电源网络连接，可以很好的解决IR-Drop的影响，可以使芯片的性能得到较大的提升。

比如，在一些实施方式中，请参阅图7和图8，图7为本申请实施例提供的芯片的另一布线示意图。图8为本申请实施例中第三金属层的布线示意图。该金属层还包括第三金属层300，即(N-1)Top metal层，第三金属层300位于第二金属层200的下方并与第二金属层200层叠设置，第一金属层100、第二金属层200和第三金属层300将构成从上至下依次层叠设置。

其中，第三金属层300包括第三电源网络布线，第三电源网络布线包括多条平行排列的第三电源线301，第三电源线301与第二电源线201在垂直投影方向上相交，同时，第三电源线301在垂直投影方向上覆盖第一电源线103。

需要注意的是，本申请实施例用第七线宽的虚线表示VDD1电源网络中的第三电源线301，用第八线宽的虚线表示VDD2电源网络中的第三电源线301，但第七线宽不代表VDD1电源网络中的第三电源线301的实际线宽，第八线宽也不代表VDD2电源网络中的第三电源线301的实际线宽，即VDD1电源网络中的第三电源线301与VDD2电源网络中的第三电源线301的实际线宽有可能相同，也有可能不同。

第三电源线301的实际线宽大于第一电源线103和第二电源线201的实际线宽，即第三电源线301的实际线宽大于第一电源线103的实际线宽，同时，第三电源线301的实际线宽大于第二电源线201的实际线宽。比如，将第三电源线301的实际线宽设置为第一电源线103或第二电源线201的实际线宽的3倍、5倍等，本申请实施例对第三电源线301的实际线宽不做特别限制。

通过引进第三金属层300，其上的第三电源线301与其处于同一电源网络中的第二电源线201在垂直投影方向上的交点位置设有第二过孔302，比如，VDD1电源网络中的第三电源线301与VDD1电源网络中的第二电源线201在垂直投影方向上的交点位置设有第二过孔302，VDD2电源网络中的第三电源线301与VDD2电源网络中的第二电源线201在垂直投影方向上的交点位置设有第二过孔302，第二过孔302用于实现第二金属层200和第三金属层300的电性连接。即实现Top metal层与(N-1)Top metal层的电性连接。

由此可知，只有对应相同电源网络中的第三电源线301与第二电源线201在垂直投影方向的交点位置才设有第二过孔302，不同电源网络中的第三电源线301与第二电源线201在垂直投影方向的交点位置则没有第二过孔，比如，VDD1电源网络中的第三电源线301与VDD2电源网络中的第二电源线201在垂直投影方向上的交点位置则没有第二过孔，同理，VDD2电源网络中的第三电源线301与VDD1电源网络中的第二电源线201在垂直投影方向上的交点位置则没有第二过孔。

由于第三金属层300上的第三电源线301与第二金属层200上的第二电源线201在垂直投影方向上相交，第一金属层100上的第一电源线103与第二金属层200上的第二电源线201在垂直投影方向上相交，这样可以减少相关技术中电源线弯折的一段，使得电源线的长度变短，还形成了纵横交错的网络，纵横交错可以提升芯片的整体性能，第三金属层300上的第三电源线301是加粗的电源线，加粗后能减少电源网络带来的对IR-Drop的影响。

本申请实施例针对DDR芯片的bumps设计及信号与电源布线冲突的问题，创新的重新设计bumps布局，提出了顶层宽金属布线方式(即第三电源线301的线宽加宽)，在满足DRC需求和避免IR-Drop问题的同时，完成更优的bumps设计及信号与电源布线方案，提升封装走线及SIPI性能，达到改进DDR芯片设计性能指标的目的。

本申请实施例通过对bumps的重设计，改进信号与电源网络布线，达到以下目标：改善DDR芯片封装布线困难的问题；改善DDR芯片信号完整性；改善DDR芯片电源完整性；优化DDR芯片IR-Drop问题。其可以改善后端设计中电源网络布线，提高芯片性能。本申请实施例中的技术方案可以应用于后续先进工艺，提高良率和芯片可靠性。

需要说明的是，第一过孔105与第二过孔302的形状与对应交点的形状是相同的。比如，第一过孔105的形状与VDD1电源网络中的第一电源线103与VDD1电源网络中的第二电源线201在垂直投影方向上的交点的形状相同，又如，或者，第一过孔105的形状与VDD2电源网络中的第一电源线103与VDD2电源网络中的第二电源线201在垂直投影方向上的交点的形状相同。

比如，第二过孔302的形状与VDD1电源网络中的第三电源线301与VDD1电源网络中的第二电源线201在垂直投影方向上的交点的形状相同，再如，或者，第二过孔302的形状与VDD2电源网络中的第三电源线301与VDD2电源网络中的第二电源线201在垂直投影方向上的交点的形状相同。

可以理解的是，当两个相同宽度的电源线相交(本申请实施例一般是垂直相交)时，其交点是正方形，当两个不同宽度的电源线相交(本申请实施例一般是垂直相交)时，则交点的形状为长方形。换言之，第一过孔105在垂直投影方向上的形状可以是正方形或者长方形，第二过孔302在垂直投影方向上的形状可以是长方形。

比如，在一种实施方式中，可以在根据需求，在第一金属层100和第二金属层200之间设有第一绝缘层，第一过孔105设置在绝缘层上并贯穿该第一绝缘层，使得第一金属层100和第二金属层200实现电性连接，即使得第一金属层100和第二金属层200中的同一电源网络实现电性连接。

比如，在一种实施方式中，可以在根据需求，可以在第二金属层200和第三金属层300之间设有第二绝缘层，第二过孔302设置在第二绝缘层上并贯穿该第二绝缘层，使得第二金属层200和第三金属层300实现电性连接，即使得第二金属层200和第三金属层300中的同一电源网络实现电性连接。

在一些实施方式中，第一电源网络布线中的第一电源线103至少包括第一负极电源线和第一正极电源线，第二电源网络布线中的第二电源线201至少包括第二负极电源线和第二正极电源线，第三电源网络布线中的第三电源线301至少包括第三负极电源线和第三正极电源线。

第一负极电源线、第二负极电源线和第三负极电源线均属于同一负极电源网络或不同的负极电源网络中，第一正极电源线、第二正极电源线和第三正极电源线均属于同一正极电源网络或不同的正极电源网络中。

比如，在只有两个电源网络存在的情况下，VDD1电源网络为正极电源网络，VDD1电源网络对应接电压，VDD2电源网络为负极电源网络，VDD2电源网络对应接地。例如，对于市电220V交流电，VDD2电源网络对应的电压为0，VDD1电源网络对应的是220V电压。由于VDD2电源网络对应的电压为0，即VDD2电源网络对应的是地线，则该VDD2电源网络是可以共用的，但在某些特殊情况下，比如，有数字地和模拟地的情况下，就需要数字地电源网络和模拟地电源网络的区别，此时的接地线的电源网络就不能共用了。

可以理解的是，正极电源网络的数量可以根据具体需求进行相应增加。

比如，在一种实施方式中，第一bump通孔102的外径大于信号线101的线宽，这样可以增加第一金属层100与封装基板的信号线的连接面积，以便于将第一金属层100与封装基板的信号线进行更充分的电性连接，提升电性能。可以理解的是，在不影响电性能的情况下，也可以将第一bump通孔102的外径设置成与信号线101的线宽相等，或者将第一bump通孔102的外径设置成略微小于信号线101的线宽。

需要说明的是，本申请实施例以上各实施例之间可以相互结合，共同作用以有效的优化芯片性能和资源，降低芯片成本，提升芯片的核心竞争力，在此不再一一举例说明。

本申请实施例还提供一种电路板，请参阅图9，图9为本申请实施例提供的电路板的结构示意图。该电路板400包括板体401和芯片402，该芯片402贴装于板体401上，该芯片402为本申请实施例提供的上述芯片。当然，为了保证正常使用，该电路板400上还集成有其他各种元器件，比如：电阻、电容、二极管、三极管、MOS管、光电耦合器、可控硅、集成运算放大器、接口、存储器，等等。

请参阅图10，图10为本申请实施例提供的电路板的另一结构示意图，比如，该电路板400可以内置在电子设备中。在该芯片402中写入软件程序，将其配置成处理器，例如单片机，电路板400上的存储器403与芯片402连接，该存储器403可用于存储应用程序和数据。存储器存储的应用程序中包含有可执行代码。应用程序可以组成各种功能模块。该写入软件程序的芯片402通过运行存储在存储器403的应用程序，从而执行各种功能应用以及数据处理。

该写入软件程序的芯片402是电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器403内的应用程序，以及调用存储在存储器403内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。

比如，该写入软件程序的芯片402会按照指定的指令，将一个或一个以上的应用程序的进程对应的可执行代码加载到存储器403中，并由该写入软件程序的芯片402来运行存储在存储器403中的应用程序，从而执行相应的软件程序，实现一定的功能。

本申请实施例还提供一种电子设备，该电子设备包括本申请实施例提供的芯片，该芯片一般是内置在该电子设备中。该电子设备可以是诸如平板电脑、智能手机、IOT设备等终端。

以上对本申请实施例提供的芯片和电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种芯片，其特征在于，包括金属层，所述金属层包括第一金属层，所述第一金属层包括信号网络布线和第一电源网络布线，所述信号网络布线与所述第一电源网络布线不相交；

所述信号网络布线包括多条信号线和设置在所述信号线上的第一bump通孔，所述第一bump通孔设置在靠近所述第一金属层的边缘位置，所述第一bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的信号线；

所述第一电源网络布线包括多条第一电源线和设置在所述第一电源线上的第二bump通孔，所述第二bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的电源线。

2.根据权利要求1所述的芯片，其特征在于，所述边缘位置为所述第一金属层的一长边的位置。

3.根据权利要求2所述的芯片，其特征在于，所述金属层还包括第二金属层，所述第一金属层与所述第二金属层从上至下依次层叠设置，所述第二金属层包括第二电源网络布线，所述第二电源网络布线包括多条平行排列的第二电源线，所述第一电源线与所述第二电源线在垂直投影方向上相交。

4.根据权利要求3所述的芯片，其特征在于，所述第一bump通孔按照与所述第二电源线平行的方向排成一排或多排，位于同一排中的bump通孔在垂直投影方向上位于与其相邻的两条第二电源线之间。

5.根据权利要求4所述的芯片，其特征在于，所述信号网络布线中不同用途的信号线之间不相交。

6.根据权利要求3至5任一项所述的芯片，其特征在于，所述第一电源线与其处于同一电源网络的第二电源线在垂直投影方向上的交点位置设有第一过孔，所述第一过孔用于实现所述第一金属层和第二金属层的电性连接。

7.根据权利要求3所述的芯片，其特征在于，所述金属层还包括第三金属层，所述第三金属层位于所述第二金属层的下方并与所述第二金属层层叠设置，所述第三金属层包括第三电源网络布线，所述第三电源网络布线包括多条平行排列的第三电源线，所述第三电源线与所述第二电源线在垂直投影方向上相交，所述第三电源线在垂直投影方向上覆盖所述第一电源线，所述第三电源线的线宽大于所述第一电源线和第二电源线的线宽。

8.根据权利要求7所述的芯片，其特征在于，所述第三电源线与其处于同一电源网络中的第二电源线在垂直投影方向上的交点位置设有第二过孔，所述第二过孔用于实现所述第二金属层和第三金属层的电性连接。

9.根据权利要求7所述的芯片，其特征在于，所述第一电源网络布线中的第一电源线至少包括第一负极电源线和第一正极电源线，所述第二电源网络布线中的第二电源线至少包括第二负极电源线和第二正极电源线，所述第三电源网络布线中的第三电源线至少包括第三负极电源线和第三正极电源线。

10.一种电子设备，其特征在于，包括如权利要求1至9中任一项所述的芯片。

Images