CN213184274U - Sdram存储器 - Google Patents

Abstract

本实用新型公开了一种SDRAM存储器，包括：自上而下堆叠的N片存储基片、引线框、灌封层、金属镀层及铜带。其中，自下而上数前N/2片存储基片的数据引脚与数据掩码引脚分别对应电性连接，后N/2片存储基片的数据引脚与数据掩码引脚分别对应电性连接，第奇数片存储基片的片选引脚电性连接，第偶数片所述存储基片的片选引脚电性连接，N片存储基片的数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚分别对应电性连接。根据上述技术方案的SDRAM存储器，存储基片的引脚可以通过金属镀层及铜带实现电性连接，无需进行PCB板走线设计，降低设计成本。

Description

SDRAM存储器

技术领域

本实用新型涉及存储器领域，特别涉及一种SDRAM存储器。

背景技术

存储器作为一种用于存取数据的器件，广泛应用于各个领域中。现有的存储器扩容往往将多个存储基片设置于一块PCB板上，再在PCB板上走线将各基片的引脚并联或单独引出，走线复杂且设计成本高。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种SDRAM存储器，采用立体封装的结构，多个存储基片垂直堆叠，并可以通过金属镀层及铜带电性连接，降低设计难度。

根据本实用新型的实施例的SDRAM存储器，包括：N片存储基片，N片所述存储基片自上而下垂直堆叠形成堆叠结构，n为偶数；引线框，设置于所述堆叠结构的下方，所述引线框具有多个引脚；灌封层，用于将所述堆叠结构及所述引线框灌封于内，所述引线框及所述存储基片的引脚延伸到所述灌封层外；金属镀层，设置于所述灌封层表面，所述金属镀层上面设有金属刻线，所述金属刻线用于将所述金属镀层划分为多个相互独立的区域，所述金属镀层用于所述引脚之间的电性连接；铜带，设置于所述存储基片上，所述铜带用于同一所述存储基片的引脚之间的电性连接或者所述存储基片与所述金属镀层之间的电性连接；其中，自下而上数前N/2片所述存储基片的数据引脚与数据掩码引脚分别对应电性连接，后N/2片所述存储基片的数据引脚与数据掩码引脚分别对应电性连接，第奇数片所述存储基片的片选引脚互相电性连接，第偶数片所述存储基片的片选引脚互相电性连接，N片所述存储基片的数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚分别对应电性连接。

根据本实用新型实施例的SDRAM存储器，至少具有如下有益效果：N片存储基片垂直堆叠，由于多数存储基片的引脚需要对应并联，垂直堆叠可以使对应的引脚位于同一纵例上，方便通过金属镀层及刻线划分到同一区域实现电性连接，存储基片上需要单独引出的引脚则可以通过铜带引到基片的空引脚上或者引到金属镀层的侧面处与对应引脚对应并联。可以避免通过PCB板上复杂的走线来实现存储基片的引脚互联，降低设计成本。

根据本实用新型的一些实施例，第1所述存储基片的片选引脚通过金属镀层与所述引线框上的对应引脚电性连接，第奇数片所述存储基片的片选引脚分别通过若干所述铜带引至所述灌封层的侧表面，并通过所述金属镀层相互电性连接。

根据本实用新型的一些实施例，第偶数片所述存储基片的片选信号分别通过若干铜带与各自的第1空引脚电性连接，第偶数片所述存储基片的第1空引脚还通过所述金属镀层与所述引线框上的对应引脚电性连接。

根据本实用新型的一些实施例，前N/2片所述存储基片的数据引脚与数据掩码引脚分别通过金属镀层或若干铜带与各自的第2至第2+n+1空引脚电性连接，前N/2片所述存储基片的第2至第2+n+1空引脚分别通过金属镀层与所述引线框上的对应引脚电性连接，n为所述存储基片的数据引脚的个数。

根据本实用新型的一些实施例，后N/2片所述存储基片的数据引脚与数据掩码引脚分别通过金属镀层或若干铜带与各自的第2至第2+n+1空引脚电性连接，后N/2片所述存储基片的第2至第2+n+1空引脚分别通过金属镀层与所述引线框上的对应引脚电性连接，n为所述存储基片的数据引脚的个数。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型实施例的SDRAM存储器的电路原理图；

图2为本实用新型实施例的SDRAM存储器的堆叠结构示意图；

图3为本实用新型实施例的存储基片的引脚分布图；

图4为本实用新型实施例的SDRAM存储器的引脚分布图；

图5为本实用新型实施例的SDRAM存储器的正面示意图；

图6为本实用新型实施例的SDRAM存储器的背面示意图；

图7为本实用新型实施例的SDRAM存储器的侧面示意图。

存储基片100，

铜带200，

灌封层300，

引线框400，

金属镀层500，刻线510。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。

参照图1及图2，根据本实用新型实施例的SDRAM存储器，包括N片存储基片100、引线框400、灌封层300、金属镀层500及铜带200，其中N为偶数。N片存储基片100自上而下垂直堆叠形成堆叠结构，引线框400设置于堆叠结构的下方，灌封层300将堆叠结构及引线框400灌封于内部，引线框400具有多个引脚，用于存储基片100与外部电路或设备的电性连接。参照图5，金属镀层500设置于灌封层300表面，金属镀层500上设有刻线510，刻线510可以将金属镀层500划分为若干个互不连通的区域，存储基片100的引脚及引线框400的引脚可以通过连接同一区域的金属镀层500实现电性连接，一个区域的金属镀层500可以视为一条导线。铜带200设置于存储基片100上，铜带200用于实现同一存储基片100上不同引脚之间的电性连接，或者将存储基片100的引脚与金属镀层500电性连接。铜带200与存储基片100的引脚之间的电性连接也可以依靠金属镀层500来实现。其中N片存储基片100分为两组，自下而上数第奇数片存储基片100为一组，第偶数片存储基片100为另外一组，同一组内的存储基片100的片选引脚分别对应并联，再通过分别通过引线框400上的引脚引出与外部电路连接，所有存储基片100的数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚则分别对应电性连接。自下而上数前N/2片存储基片100的数据引脚及数据掩码引脚分别对应并联，作为SDRAM存储器的数据低位，后N/2片存储基片100的数据引脚及数据掩码引脚分别对应并联，作为SDRAM存储器的数据高位。可以理解的是，存储基片100的片数需依据所需SDRAM存储器的总容量及选用的每个存储基片100的容量来确定。根据上述技术方案的SDRAM存储器，存储基片100垂直堆叠，存储基片100之间的连接可以通过金属镀层500及刻线510和铜带200来实现，避免采用设计成本高的PCB板走线来实现，降低设计成本。由于存储基片100的引脚分布相同，大部分的引脚需要对应并联，垂直堆叠使同一纵列上的存储基片100的引脚功能相同，需要并联的引脚分别与金属镀层500连接，再在金属镀层500上使用刻线510刻画出一个矩形区域将同一纵列上的引脚包围在内部，即可简单地将同一纵列上的引脚并联。

下面参考图1至图7以一个具体的实施例详细描述根据本实用新型实施例的SDRAM存储器。值得理解的是，下述描述仅是示例性说明，而不是对实用新型的具体限制。

参照图1及图2，在本实施例中，SDRAM存储器包括四个SOP54封装的存储基片100，每片存储基片100为8位，容量为512Mb，四片存储基片100通过金属镀层500及铜带200互联形成一个16位，容量为2Gb的SDRAM存储器。参照图3所示，每个存储基片100共有10个空引脚，可以供8路高位数据引脚、1路高位数据掩码引脚及1路片选引脚转接。最终形成的SDRAM存储器的引脚分布如图4所示。

参照图5及图6，为本实施例的正面及背面示意图，图中的空白小方块代表存储基片100或引线框400的引脚，带有填充的方块为铜带200，相同的铜带200具有相同的填充，同一横行上的引脚为同一存储基片100上的引脚，最下层为引线框400。4片存储基片100的无需单独引出的引脚如数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚等直接延伸到灌封层300表面外与金属镀层500接触，再通过刻线510将金属镀层500划分成多个矩形区域，每个矩形区域将需要并联的引脚框在内部，如图中的第27引脚及SDRAM的VDD引脚，通过刻线510划出的矩形区域将四片存储基片100各自的第27引脚框在内部。第2存储基片及第4存储基片的片选引脚，即第19引脚先通过两个铜带200转接至各自的第15引脚，再通过金属镀层500连接至引线框400的第15引脚，第1存储基片及第3存储基片的第19引脚先通过铜带200引至灌封层300的侧面，先通过侧面的金属镀层500来并联，再通过正面的金属镀层500与引线框400的第19引脚电性连接。第3存储基片及第4存储基片的数据引脚，即第2、5、8、11、44、50、53引脚先通过金属镀层500各自并联，再通过铜带200分别转接至第4、7、10、13、51、45、42引脚，再各自通过金属镀层500于对应的引线框400的引脚电性连接。数据引脚中的第47引脚由于与需要转接的空引脚第48引脚相邻，可以不经过铜带200，直接通过刻线510将他们划至同一金属镀层500区域中即可。第3存储基片及第4存储基片的数据掩码引脚，即第39引脚，通过刻线510划至与空引脚第40引脚同一金属镀层500区域内，实现并联及与引线框400的第40引脚的电性连接，如图7所示。可以理解的是，若存储基片100的空引脚不足，可以通过铜带200将需要并接的引脚引至金属镀层500的侧面，再通过刻线510划至同一区域内实现并联，无需再额外增加用于转接的空引脚，如第1存储基片及第3存储基片的片选引脚的并联所示。可以理解的是，铜带200与引脚之间的连接可以通过直接内部焊接，也可以通过金属镀层500实现，在本实施例中均通过金属镀层500实现。

根据本实用新型实施例的SDRAM存储器，存储基片通过金属镀层和铜带实现电性连接，无需进行PCB板布线设计，降低设计成本，易于制造。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

上面结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (5)

1.一种SDRAM存储器，其特征在于，包括：

N片存储基片，N片所述存储基片自上而下垂直堆叠形成堆叠结构，n为偶数；

引线框，设置于所述堆叠结构的下方，所述引线框具有多个引脚；

灌封层，用于将所述堆叠结构及所述引线框灌封于内，所述引线框及所述存储基片的引脚延伸到所述灌封层外；

金属镀层，设置于所述灌封层表面，所述金属镀层上面设有金属刻线，所述金属刻线用于将所述金属镀层划分为多个相互独立的区域，所述金属镀层用于所述引脚之间的电性连接；

铜带，设置于所述存储基片上，所述铜带用于同一所述存储基片的引脚之间的电性连接或者所述存储基片与所述金属镀层之间的电性连接；

其中，自下而上数前N/2片所述存储基片的数据引脚与数据掩码引脚分别对应电性连接，后N/2片所述存储基片的数据引脚与数据掩码引脚分别对应电性连接，第奇数片所述存储基片的片选引脚互相电性连接，第偶数片所述存储基片的片选引脚互相电性连接，N片所述存储基片的数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚分别对应电性连接。

2.根据权利要求1所述的SDRAM存储器，其特征在于，第1所述存储基片的片选引脚通过金属镀层与所述引线框上的对应引脚电性连接，第奇数片所述存储基片的片选引脚分别通过若干所述铜带引至所述灌封层的侧表面，并通过所述金属镀层相互电性连接。

3.根据权利要求1所述的SDRAM存储器，其特征在于，第偶数片所述存储基片的片选信号分别通过若干铜带与各自的第1空引脚电性连接，第偶数片所述存储基片的第1空引脚还通过所述金属镀层与所述引线框上的对应引脚电性连接。

4.根据权利要求1所述的SDRAM存储器，其特征在于，前N/2片所述存储基片的数据引脚与数据掩码引脚分别通过金属镀层或若干铜带与各自的第2至第2+n+1空引脚电性连接，前N/2片所述存储基片的第2至第2+n+1空引脚分别通过金属镀层与所述引线框上的对应引脚电性连接，n为所述存储基片的数据引脚的个数。

5.根据权利要求1所述的SDRAM存储器，其特征在于，后N/2片所述存储基片的数据引脚与数据掩码引脚分别通过金属镀层或若干铜带与各自的第2至第2+n+1空引脚电性连接，后N/2片所述存储基片的第2至第2+n+1空引脚分别通过金属镀层与所述引线框上的对应引脚电性连接，n为所述存储基片的数据引脚的个数。

Images