CN101188232A - 层迭封装结构及其制造方法 - Google Patents

层迭封装结构及其制造方法 Download PDF

Info

Publication number
CN101188232A
CN101188232A CNA2007103005134A CN200710300513A CN101188232A CN 101188232 A CN101188232 A CN 101188232A CN A2007103005134 A CNA2007103005134 A CN A2007103005134A CN 200710300513 A CN200710300513 A CN 200710300513A CN 101188232 A CN101188232 A CN 101188232A
Authority
CN
China
Prior art keywords
substrate
packaging part
stitch
chip
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103005134A
Other languages
English (en)
Inventor
周哲雅
邱基综
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2007103005134A priority Critical patent/CN101188232A/zh
Publication of CN101188232A publication Critical patent/CN101188232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

一种层迭封装结构及制造方法。层迭封装结构包括第一封装件、第二封装件以及数个针脚。第一封装件包含第一基板及设置于其上的第一芯片，第二封装件包含第二基板及设置于其上的第二芯片。第二封装件设置于第一封装件之下，第二基板具有数个连结孔。数个针脚设置于第一封装件，并分别插入些连结孔内以电性连接第一封装件以及第二封装件。

Description

层迭封装结构及其制造方法
技术领域
本发明是有关于一种层迭封装结构及其制造方法，且特别是有关于一种利用针脚连接的层迭封装结构及其制造方法。
背景技术
随着行动多媒体产品的普及以及它们对更高数字信号处理、具有更高储存容量和灵活性的新型储存架构的迫切需求，堆栈式封装层迭(stackedpackage on package，PoP)应用正快速成长。
在整合复杂逻辑和内存方面，堆栈式封装层迭(PoP)是一种新兴的、成本最低的3D封装解决方案。是统设计师可以利用堆栈式封装层迭(PoP)开发新的组件外形、整合更多的半导体，并通过由堆栈带来的封装体积优势保持甚至减少母板的尺寸。
图1传统的层迭封装的剖面图。请参照图1，传统层迭封装结构10包括上层封装件12以及下层封装件14，二者以焊球20焊接在一起。下层封装件14的基板16表面必须设置芯片18、布线以及设置焊球20。
然而，由于下层基板16必须预留焊球20焊接的位置，使得下层基板16可供布线的位置变小。布线和植球都在同一层，造成线路需走内层时放置导电栓(VIA)的困难。尤其是越靠近芯片18的高密度区更是难以布线，有可能需使用多层版技术或甚至要加大封装件尺寸。
发明内容
有鉴于此，本发明的目的就是在提供一种层迭封装结构及其制造方法，其封装件之间以针脚连接，可以增加下层封装件的布线空间。
根据本发明的目的，提出一种层迭封装结构及制造方法。层迭封装结构包括第一封装件、第二封装件以及数个针脚。第一封装件包含第一基板及设置于其上的第一芯片，第二封装件包含第二基板及设置于其上的第二芯片。第二封装件设置于第一封装件之下，第二基板具有数个连结孔。数个针脚设置于第一封装件，并分别插入些连结孔内以电性连接第一封装件以及第二封装件。
根据本发明的目的，再提出一种层迭封装包括第一封装件、第二封装件、数个第一针脚、数个第二针脚以及连接件。第一封装件包含第一基板及设置于其上的第一芯片。第二封装件包含第二基板及设置于其上的第二芯片，第二封装件设置于第一封装件之下。数个第一针脚设置于第一封装件，数个第二针脚设置于第二封装件。连接件套接于数个第一针脚以及数个第二针脚，用以电性连接第一封装件与第二封装件。
根据本发明的目的，又提出一种层迭封装的制造方法，包括：(a)提供第一封装件，将第一芯片设置于第一基板上，且第一芯片是电性连接于第一基板；(b)提供第二封装件，将第二芯片设置于第二基板上，且第一芯片是电性连接于第一基板；(c)设置数个第一针脚于第一基板；(d)设置数个第二针脚于第二基板；(e)将连接件套设于数个第二针脚；以及(f)将第一封装件的数个第一针脚对应地插设于连接件，据以第一封装件是电性连接于第二封装件。
根据本发明的目的，更提出一种层迭封装的制造方法，包括：(a)提供第一封装件，将第一芯片设置于第一基板上，且第一芯片是电性连接于第一基板；(b)提供第二封装件，将第二芯片设置于第二基板上，且第二芯片是电性连接于第二基板；以及(c)设置数个针脚于第一基板；(d)形成数个连结孔于第二基板；以及(e)将数个针脚插入数个连结孔，以电性连接第一封装件以及第二封装件。
本发明所揭露的层迭封装结构及制造方法，其多个封装件之间是以针脚连接，节省下来的空间可供布线、芯片置放或是封胶等利用，让第二基板上的空间做更为有效率的使用，增加基板布局的弹性。举例来说，即使在层迭封装结构中采用多芯片封装件或其它较为复杂的模块，也不需要增加基板面积因为第二基板上的布线空间已经变大可以容纳较为复杂的布线。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1传统的层迭封装的剖面图。
图2绘示依照本发明的第一实施例的层迭封装的结构图。
图3A～3C绘示本发明的第一实施例的层迭封装的针脚与连结孔连接方式的示意图。
图4绘示依照本发明的第二实施例的层迭封装的结构图。
图5绘示图4的连接件的剖面图。
具体实施方式
第一实施例
请参照图2，其绘示依照本发明的第一实施例的层迭封装的结构图。本实施例的层迭封装(Package On Package)100包括第一封装件120、第二封装件140以及针脚160。第一封装件120包含第一基板122及设置于其上的第一芯片124。第一封装件更包括第一内部线路123以及第一封装材料126。第一内部线路123形成于第一基板122中，其中第一芯片124与第一内部线路123电性连接。第一封装材料126包覆第一基板122以及第一芯片124。
第二封装件140包含第二基板142及设置于其上的第二芯片144，第二封装件140设置于第一封装件120之下。第二封装件140更包括第二内部线路143、第二封装材料146以及数个焊球141。第二内部线路143形成于第二基板142中，其中第二芯片144是电性连接于第二内部线路143。第二封装材料146包覆第二基板142以及第二芯片144。数个焊球141设置于第二基板142之下表面。
请参照图3A，其绘示依照图2中第二基板的局部放大图。需注意的是，第二基板142具有数个连结孔148。较佳的是，第二封装件140更包括数个插槽149，设置于第二基板142的数个连结孔148内。
数个针脚(pin)160设置于第一封装件120，并分别插入数个连结孔148内以电性连接第一封装件120以及第二封装件140。数个针脚160设置第一基板120之下表面，并电性连接于第一内部线路123。
由于本发明是利用针脚取代传统的焊球来连接二封装件，节省下来的空间可供布线、芯片置放或是封胶等利用，让第二基板上的空间做更为有效率的使用，增加基板布局的弹性。举例来说，即使在层迭封装结构中采用多芯片封装件或其它较为复杂的模块，也不需要增加基板面积因为第二基板上的布线空间已经变大可以容纳较为复杂的布线。或者，于基板上设置尺寸较大的芯片。或者，缩小第二基板的尺寸，进而将层迭封装结构的尺寸缩小。
上述的层迭封装100的制造方法包括下列步骤。首先，提供第一封装件120，其详细步骤描述如下。先形成第一内部线路123于第一基板122内，再将第一芯片124设置于第一基板124上。第一芯片124是电性连接于第一基板122，例如是打线接合如图2所示。最后利用第一封装材料126将第一基板122、第一芯片124封胶成型(overmold)。
接着，提供第二封装件140，其详细步骤描述如下。首先，先形成第二内部线路143于第二基板140内，再将第二芯片144设置于第二基板142上，且第二芯片144是电性连接于第二基板142，例如是打线接合如图2所示。最后利用第二封装材料146将第二基板142、第二芯片144封胶成型。
然后，设置数个针脚160于第一基板122。其中，数个针脚160是电性连接于第一内部线路123，并设置于第一基板122之下表面。
图3A～3C绘示本发明的第一实施例的层迭封装的针脚与连结孔连接方式的示意图。请参照图3A，形成数个连结孔148于第二基板142，数个连结孔148设置第二基板142的上表面，并暴露出第二内部线路143。请参照图3B，形成数个插槽149于数个连结孔148，以保护连结孔148避免崩裂并用以引导针脚160进入连结孔148。
最后，将数个针脚160插入数个连结孔148以及插槽149中，如图3C所示。当数个针脚160插设于数个插槽149时，数个针脚160是电性连接于第二内部线路143。而电性连接于以电性连接第一封装件120以及第二封装件140。
第二实施例
本实施例与上述实施例的相异之处仅在于第一封装件与第二封装件连接的方式不同。以下说明着重在相异之处，相同的部分将不再赘述。请参考图4，其绘示依照本发明的第二实施例的层迭封装的结构图。本实施例的层迭封装(Package On Package)200包括第一封装件120、第二封装件140、数个第一针脚262、数个第二针脚264以及连接件270。数个第一针脚262设置于第一封装件120，较佳的是，第一针脚262设置第一基板122之下表面，并电性连接于第一内部线路123。数个第二针脚264设置于第二封装件140。较佳的是，第二针脚264设置第二基板140的上表面，并电性连接于第二内部线路143。
连接件270套接于数个第一针脚262以及数个第二针脚264，用以电性连接第一封装件120与第二封装件140。请参照图5，其绘示图4的连接件的剖面图。连接件270包括第一夹持部272、第二夹持部274以及导电部276。第一夹持部272用以夹持数个第一针脚262，第二夹持部274用以夹持数个第二针脚264。导电部276设置于第一夹持部272以及第二夹持部274之间，用以电性连接夹持于第二夹持部274的第二针脚264以及夹持于第一夹持部272的第一针脚262。需注意的是，连接件270可以是连接单一个第一针脚262以及单一个第二针脚264(如图5所示)，因此在层迭封装结构200中需要多个连接件270。然而，连接件并不限定于此，也可以使用单一个连接件来连接多个第一针脚262以及多个第二针脚264。
制造上述层迭封装方法可以有很多种，以下是举例说明其中一种方法。本实施例层迭封装的制造方法包括下列步骤。在提供第一封装件120以及第二封装件140之后，设置数个第一针脚262于第一基板122，并设置数个第二针脚264于第二基板142。第一针脚262设置于第一基板122之下表面，并电性连接于第一内部线路123。第二针脚264形成于第二基板142的上表面，且第二针脚264是电性连接于第二内部线路143。接着，将连接件270套设于数个第一针脚262。最后，将第二封装件140的数个第二针脚264对应地插设于连接件270，据以第一封装件120是电性连接于第二封装件140。
本发明上述实施例所揭露的层迭封装结构及制造方法，其多个封装件之间是以针脚连接，节省下来的空间可供布线、芯片置放或是封胶等利用，让第二基板上的空间做更为有效率的使用，增加基板布局的弹性。举例来说，即使在层迭封装结构中采用多芯片封装件或其它较为复杂的模块，也不需要增加基板面积因为第二基板上的布线空间已经变大可以容纳较为复杂的布线。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种层迭封装，包括：
第一封装件，包含第一基板及设置于其上的第一芯片；
第二封装件，包含第二基板及设置于其上的第二芯片，该第二封装件设置于该第一封装件之下，该第二基板具有数个连结孔；以及
数个针脚，设置于该第一封装件，并分别插入该些连结孔内以电性连接该第一封装件以及该第二封装件。
2.如权利要求1所述的层迭封装，其中该第二封装件更包括数个插槽，设置于该第二基板的该些连结孔内；
其中，该些针脚是插设于该些插槽中。
3.如权利要求1所述的层迭封装，其中该第二封装件更包括：
第二内部线路，形成于该第二基板中，其中该第二芯片是电性连接于该第二内部线路；
第二封装材料，包覆该第二基板以及该第二芯片；以及
数个焊球，设置于该第二基板的下表面；
其中，该些连结孔设置该第二基板的上表面，并暴露出该第二内部线路。
4.如权利要求1所述的层迭封装，其中该第一封装件更包括：
第一内部线路，形成于该第一基板中，其中该第一芯片与该第一内部线路电性连接；以及
第一封装材料，包覆该第一基板以及该第一芯片；
其中，该些针脚设置该第一基板的下表面，并电性连接于该第一内部线路。
5.一种层迭封装，包括：
第一封装件，包含第一基板及设置于其上的第一芯片；
第二封装件，包含第二基板及设置于其上的第二芯片，该第二封装件设置于该第一封装件之下；
数个第一针脚，设置于该第一封装件；
数个第二针脚，设置于该第二封装件；以及
连接件，套接于该些第一针脚以及该些第二针脚，用以电性连接该第一封装件与该第二封装件。
6.如权利要求5所述的层迭封装，其中该连接件包括：
第一夹持部，用以夹持该些第一针脚；
第二夹持部，用以夹持该些第二针脚；以及
导电部，设置于该第一夹持部以及该第二夹持部之间，用以电性连接夹持于该第二夹持部的该第二针脚以及夹持于该第一夹持部的该第一针脚。
7.如权利要求5所述的层迭封装，该第一封装件更包括：
第一内部线路，形成于该第一基板中，其中该第一芯片是电性连接于该第一内部线路；
第一封装材料，包覆该第一基板以及该第一芯片；以及
其中，第一针脚设置该第一基板的一下表面，并电性连接于该第一内部线路。
8.如权利要求5所述的层迭封装，该第二封装件更包括：
第二内部线路，形成于该第二基板中，其中该第二芯片是电性连接于该第二内部线路；
第二封装材料，包覆该第二基板以及该第二芯片；以及
数个焊球，设置于该第一基板的下表面；
其中，第二针脚设置该第二基板的上表面，并电性连接于该第二内部线路。
9.一种层迭封装的制造方法，包括：
提供第一封装件，将第一芯片设置于该第一基板上，且该第一芯片电性连接于该第一基板；
提供第二封装件，将第二芯片设置于第二基板上，且该第一芯片是电性连接于该第一基板；
设置数个第一针脚于该第一基板；
设置数个第二针脚于该第二基板；
将连接件套设于该些第二针脚；以及
将该第一封装件的该些第一针脚对应地插设于该连接件，据以该第一封装件电性连接于该第二封装件。
10.如权利要求9所述的方法，其中提供该第一封装件的步骤更包括：
形成第一内部线路于该第一基板内；
利用第一封装材料将该第一基板、该第一芯片封胶成型；
其中，该些第一针脚是电性连接于该第一内部线路，并设置于该第一基板的下表面。
11.如权利要求9所述的方法，其中提供该第二封装件的步骤包括：
形成第二内部线路于该第二基板内；
利用第二封装材料将该第二基板、该第二芯片封胶成型；
其中，该些第二针脚形成于该第二基板的上表面，且该些第二针脚电性连接于该第二内部线路。
12.一种层迭封装的制造方法，包括：
提供第一封装件，将第一芯片设置于该第一基板上，且该第一芯片电性连接于该第一基板；
提供第二封装件，将第二芯片设置于一第二基板上，且该第二芯片电性连接于该第二基板；
设置数个针脚于该第一基板；
形成数个连结孔于该第二基板；以及
将该些针脚插入该些连结孔，以电性连接该第一封装件以及该第二封装件。
13.如权利要求12所述的方法，更包括：
形成第二内部线路于该第二基板内，其中该些连结孔暴露出该第二内部线路；
利用第二封装材料将该第二基板、该第二芯片封胶成型；
形成数个插槽于该些连结孔；以及
插设该些针脚于该些插槽中；
其中，当该些针脚插设于该些插槽内，该些针脚电性连接于该第二内部线路。
14.如权利要求12所述的方法，其中提供该第一封装件的步骤更包括：
形成第一内部线路于该第一基板内；
利用一第一封装材料将该第一基板、该第一芯片封胶成型
其中，该些针脚是电性连接于该第一内部线路，并设置于该第一基板的下表面。
CNA2007103005134A 2007-12-19 2007-12-19 层迭封装结构及其制造方法 Pending CN101188232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007103005134A CN101188232A (zh) 2007-12-19 2007-12-19 层迭封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007103005134A CN101188232A (zh) 2007-12-19 2007-12-19 层迭封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101188232A true CN101188232A (zh) 2008-05-28

Family

ID=39480522

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103005134A Pending CN101188232A (zh) 2007-12-19 2007-12-19 层迭封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101188232A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157402A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 系统级封装方法
CN101887869B (zh) * 2009-05-13 2013-08-28 日月光半导体制造股份有限公司 单层金属层基板结构、应用之封装件结构及其制造方法
CN103354226A (zh) * 2013-06-21 2013-10-16 华进半导体封装先导技术研发中心有限公司 堆叠封装器件
CN105845642A (zh) * 2016-05-26 2016-08-10 武汉华星光电技术有限公司 层叠封装及移动终端
US9543269B2 (en) 2011-03-22 2017-01-10 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
CN110335858A (zh) * 2019-06-27 2019-10-15 深圳第三代半导体研究院 一种垂直式堆叠封装芯片及其制备方法
US10741499B2 (en) 2011-03-22 2020-08-11 Tongfu Microelectronics Co., Ltd. System-level packaging structures

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887869B (zh) * 2009-05-13 2013-08-28 日月光半导体制造股份有限公司 单层金属层基板结构、应用之封装件结构及其制造方法
US9543269B2 (en) 2011-03-22 2017-01-10 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
US10741499B2 (en) 2011-03-22 2020-08-11 Tongfu Microelectronics Co., Ltd. System-level packaging structures
CN102157402A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 系统级封装方法
CN102157402B (zh) * 2011-03-23 2013-02-13 南通富士通微电子股份有限公司 系统级封装方法
CN103354226A (zh) * 2013-06-21 2013-10-16 华进半导体封装先导技术研发中心有限公司 堆叠封装器件
CN105845642A (zh) * 2016-05-26 2016-08-10 武汉华星光电技术有限公司 层叠封装及移动终端
CN110335858A (zh) * 2019-06-27 2019-10-15 深圳第三代半导体研究院 一种垂直式堆叠封装芯片及其制备方法
CN110335858B (zh) * 2019-06-27 2021-04-02 深圳第三代半导体研究院 一种垂直式堆叠封装芯片及其制备方法

Similar Documents

Publication Publication Date Title
TWI312561B (en) Structure of package on package and method for fabricating the same
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
CN110914984B (zh) 具有封装级可配置性的半导体装置
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
CN102136467B (zh) 半导体装置的堆叠封装件
CN101188232A (zh) 层迭封装结构及其制造方法
US8482133B2 (en) Semiconductor package
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
CN103066068A (zh) 集成电路封装结构
US11961821B2 (en) Semiconductor device assemblies including multiple stacks of different semiconductor dies
CN111316436A (zh) 包含半导体裸片的多个瓦片式堆叠的半导体装置组合件
US20020074652A1 (en) Method, apparatus and system for multiple chip assemblies
CN210516710U (zh) 一种芯片封装结构及装置
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN213401154U (zh) 一种半导体封装结构
US20090279268A1 (en) Module
CN101465341B (zh) 堆叠式芯片封装结构
US8018052B2 (en) Integrated circuit package system with side substrate having a top layer
CN203800042U (zh) 内嵌式封装体结构
CN103367366A (zh) 半导体封装构件
CN108630670B (zh) 一种封装模块及堆叠封装结构
JP2005150680A (ja) 集積回路モジュールの構造
CN221977929U (zh) 一种基于lga的nor falsh芯片封装结构
CN213184274U (zh) Sdram存储器
CN202917178U (zh) 加密安全u盘及udp模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080528