CN108401357A - 一种印制电路板的布线结构 - Google Patents

一种印制电路板的布线结构 Download PDF

Info

Publication number
CN108401357A
CN108401357A CN201810065604.2A CN201810065604A CN108401357A CN 108401357 A CN108401357 A CN 108401357A CN 201810065604 A CN201810065604 A CN 201810065604A CN 108401357 A CN108401357 A CN 108401357A
Authority
CN
China
Prior art keywords
wire
ground
signal
printed circuit
ground wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810065604.2A
Other languages
English (en)
Inventor
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Amlogic Inc
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201810065604.2A priority Critical patent/CN108401357A/zh
Publication of CN108401357A publication Critical patent/CN108401357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及集成电路技术领域，尤其涉及一种印制电路板的布线结构，应用于双层的印制电路板；布线结构包括：多个第一信号线和多个第一地线，每个第一信号线和第一地线在顶层上平行分布并且沿一第一方向延伸；多个第二信号线和多个第二地线，每个第二信号线和第二地线在底层上平行分布并且沿不同于第一方向的一第二方向延伸；其中，第一信号线和第一地线在顶层上按一第一预设方式进行间隔分布；第二信号线和第二地线在底层上按一第二预设方式进行间隔分布；第一地线和第二地线通过印制电路板上的过孔相连接；能够避免连线交叉造成的地线环境受到破坏的情况，同时保证了信号线的阻抗环境，在不提高成本的情况下保证了印制电路板上电路的性能。

Description

一种印制电路板的布线结构
技术领域
本发明涉及集成电路技术领域，尤其涉及一种印制电路板的布线结构。
背景技术
PCB(Printed Circuit Board印制电路板，简称PCB)是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。
印制电路板从单层发展到双面、多层和挠性，并且仍旧保持着各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展，不断缩小体积、减少成本、提高性能，使得印制板在未来电子设备的发展工程中，仍然保持着强大的生命力。
双层的印制电路板成本较低，但是容易产生较高的阻抗，尤其是不同的连线需要交叉，会破坏地线形成的地线坏境，也可能同时破坏信号线上的阻抗环境，导致形成的器件性能下降。
发明内容
针对上述问题，本发明提出了一种印制电路板的布线结构，应用于一印制电路板上，其中，所述印制电路板为具有一顶层和一底层的双层结构：所述布线结构包括：
多个第一信号线和多个第一地线，每个所述第一信号线和所述第一地线在所述顶层上平行分布并且沿一第一方向延伸；
多个第二信号线和多个第二地线，每个所述第二信号线和所述第二地线在所述底层上平行分布并且沿不同于所述第一方向的一第二方向延伸；
其中，所述第一信号线和所述第一地线在所述顶层上按一第一预设方式进行间隔分布；所述第二信号线和所述第二地线在所述底层上按一第二预设方式进行间隔分布；所述第一地线和所述第二地线通过所述印制电路板上的过孔相连接。
上述的布线结构，其中，所述第一方向和所述第二方向相垂直。
上述的布线结构，其中，所述第一预设方式为：
相邻的每两个所述第一地线之间分布有两个所述第一信号线。
上述的布线结构，其中，相邻的所述第一地线之间的间隔为固定值。
上述的布线结构，其中，每相邻的两个所述第一地线之间的两个所述第一信号线的间隔为固定值。
上述的布线结构，其中，所述第二预设方式为：
相邻的每两个所述第二地线之间分布有两个所述第二信号线。
上述的布线结构，其中，相邻的所述第二地线之间的间隔为固定值。
上述的布线结构，其中，每相邻的两个所述第二地线之间的两个所述第二信号线的间隔为固定值。
有益效果：本发明提出的一种印制电路板的布线结构，能够避免连线交叉造成的地线环境受到破坏的情况，同时保证了信号线的阻抗环境，在不提高成本的情况下保证了印制电路板上电路的性能。
附图说明
图1为本发明一实施例中印制电路板的布线结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种印制电路板的布线结构，应用于一印制电路板上，其中，印制电路板为具有一顶层和一底层的双层结构：布线结构包括：
多个第一信号线10和多个第一地线30，每个第一信号线10和第一地线30在顶层上平行分布并且沿一第一方向延伸；
多个第二信号线20和多个第二地线40，每个第二信号线20和第二地线40在底层上平行分布并且沿不同于第一方向的一第二方向延伸；
其中，第一信号线10和第一地线30在顶层上按一第一预设方式进行间隔分布；第二信号线20和第二地线40在底层上按一第二预设方式进行间隔分布；第一地线30和第二地线40通过印制电路板上的过孔HT相连接；由于同一个层上的线的延伸方向相同，避免了连线交叉产生的破坏地线环境的问题，同时保证了各个信号线的阻抗环境，需要相连的第一地线30和第二地线40通过过孔HT相连接。
上述技术方案中，图1中顶层的走线用实线表示，底层的走线用虚线表示；其中顶层的第一信号线10和第一地线30的分布方式在与第一方向垂直的方向上是重复的，同样地，底层的第二信号线20和第二地线40的分布方式在与第二方向垂直的方向上是重复的；
在一个较佳的实施例中，第一方向和第二方向相垂直，从而使得各个连线的长度最短，阻抗最小。
在一个较佳的实施例中，第一预设方式可以为：
相邻的每两个第一地线20之间分布有两个第一信号线10，从而使得每个第一信号线10都具有一条相邻的第一地线20，从而避免第一信号线10之间产生过强的干扰；但这只是一种优选的情况，不应视为是对本发明的限制。
上述实施例中，优选地，相邻的第一地线20之间的间隔为固定值。
上述实施例中，优选地，每相邻的两个第一地线20之间的两个第一信号线10的间隔为固定值。
在一个较佳的实施例中，第二预设方式为：
相邻的每两个第二地线40之间分布有两个第二信号线30。
上述实施例中，优选地，相邻的第二地线40之间的间隔为固定值。
上述实施例中，优选地，每相邻的两个第二地线40之间的两个第二信号线30的间隔为固定值。
上述技术方案中，底层中各连线的间隔距离的情况可以与顶层相同或类似。
综上所述，本发明提出的一种印制电路板的布线结构，应用于一印制电路板上，印制电路板为具有一顶层和一底层的双层结构：布线结构包括：多个第一信号线和多个第一地线，每个第一信号线和第一地线在顶层上平行分布并且沿一第一方向延伸；多个第二信号线和多个第二地线，每个第二信号线和第二地线在底层上平行分布并且沿不同于第一方向的一第二方向延伸；其中，第一信号线和第一地线在顶层上按一第一预设方式进行间隔分布；第二信号线和第二地线在底层上按一第二预设方式进行间隔分布；第一地线和第二地线通过印制电路板上的过孔相连接；能够避免连线交叉造成的地线环境受到破坏的情况，同时保证了信号线的阻抗环境，在不提高成本的情况下保证了印制电路板上电路的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种印制电路板的布线结构，应用于一印制电路板上，其特征在于，所述印制电路板为具有一顶层和一底层的双层结构：所述布线结构包括：
多个第一信号线和多个第一地线，每个所述第一信号线和所述第一地线在所述顶层上平行分布并且沿一第一方向延伸；
多个第二信号线和多个第二地线，每个所述第二信号线和所述第二地线在所述底层上平行分布并且沿不同于所述第一方向的一第二方向延伸；
其中，所述第一信号线和所述第一地线在所述顶层上按一第一预设方式进行间隔分布；所述第二信号线和所述第二地线在所述底层上按一第二预设方式进行间隔分布；所述第一地线和所述第二地线通过所述印制电路板上的过孔相连接。
2.根据权利要求1所述的布线结构，其特征在于，所述第一方向和所述第二方向相垂直。
3.根据权利要求1所述的布线结构，其特征在于，所述第一预设方式为：
相邻的每两个所述第一地线之间分布有两个所述第一信号线。
4.根据权利要求3所述的布线结构，其特征在于，相邻的所述第一地线之间的间隔为固定值。
5.根据权利要求4所述的布线结构，其特征在于，每相邻的两个所述第一地线之间的两个所述第一信号线的间隔为固定值。
6.根据权利要求1所述的布线结构，其特征在于，所述第二预设方式为：
相邻的每两个所述第二地线之间分布有两个所述第二信号线。
7.根据权利要求6所述的布线结构，其特征在于，相邻的所述第二地线之间的间隔为固定值。
8.根据权利要求7所述的布线结构，其特征在于，每相邻的两个所述第二地线之间的两个所述第二信号线的间隔为固定值。
CN201810065604.2A 2018-01-23 2018-01-23 一种印制电路板的布线结构 Pending CN108401357A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810065604.2A CN108401357A (zh) 2018-01-23 2018-01-23 一种印制电路板的布线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810065604.2A CN108401357A (zh) 2018-01-23 2018-01-23 一种印制电路板的布线结构

Publications (1)

Publication Number Publication Date
CN108401357A true CN108401357A (zh) 2018-08-14

Family

ID=63094191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810065604.2A Pending CN108401357A (zh) 2018-01-23 2018-01-23 一种印制电路板的布线结构

Country Status (1)

Country Link
CN (1) CN108401357A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719689A (zh) * 2019-10-15 2020-01-21 上海中航光电子有限公司 线路板及其布线方法
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112242368A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备
TWI726723B (zh) * 2020-05-18 2021-05-01 元太科技工業股份有限公司 電子裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411134B1 (en) * 2004-02-05 2008-08-12 Apple Inc. Hybrid ground grid for printed circuit board
US20100175911A1 (en) * 2009-01-15 2010-07-15 Ralph Morrison High-Speed Two-Layer and Multilayer Circuit Boards
CN103098560A (zh) * 2010-08-30 2013-05-08 株式会社藤仓 差分信号传输电路及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411134B1 (en) * 2004-02-05 2008-08-12 Apple Inc. Hybrid ground grid for printed circuit board
US20100175911A1 (en) * 2009-01-15 2010-07-15 Ralph Morrison High-Speed Two-Layer and Multilayer Circuit Boards
CN103098560A (zh) * 2010-08-30 2013-05-08 株式会社藤仓 差分信号传输电路及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN110719689A (zh) * 2019-10-15 2020-01-21 上海中航光电子有限公司 线路板及其布线方法
TWI726723B (zh) * 2020-05-18 2021-05-01 元太科技工業股份有限公司 電子裝置
US11551597B2 (en) 2020-05-18 2023-01-10 E Ink Holdings Inc. Electronic device
CN112242368A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Similar Documents

Publication Publication Date Title
CN108401357A (zh) 一种印制电路板的布线结构
TW443083B (en) Printed circuit board structure
JP4273098B2 (ja) 多層プリント回路板
US6798666B1 (en) Introducing loss in a power bus to reduce EMI and electrical noise
CN104754855A (zh) 柔性电路板及其制作方法
CN105376938B (zh) 一种通讯设备及其电路板组件
US9635752B2 (en) Printed circuit board and electronic device
JP6611555B2 (ja) プリント回路板及び電子機器
JP4933318B2 (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター
CN102668071A (zh) 半导体装置
US20030183420A1 (en) Circuit board with via through surface mount device contact
US6181571B1 (en) Printed-wiring board and electronic device having the same wiring board
JP2005311289A (ja) 回路接続構造体とその製造方法
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
TW480691B (en) Printed-circuit board and method of mounting electric components thereon
KR20150021342A (ko) 다층인쇄회로기판
JP2002374048A (ja) プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器
JP2005183790A (ja) プリント配線基板
JP2006302944A (ja) 多層プリント配線基板
CN202573249U (zh) 一种pcb丝印装置
CN108174506A (zh) 一种印制电路板及其布线设计
TWM505145U (zh) 柔性印刷電路板
JPH1154854A (ja) プリント配線板
CN209201391U (zh) 一种pcb电路板
JP2011216061A (ja) タッチパッド

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180814

RJ01 Rejection of invention patent application after publication