JP2002374048A - プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 - Google Patents
プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器Info
- Publication number
- JP2002374048A JP2002374048A JP2001181733A JP2001181733A JP2002374048A JP 2002374048 A JP2002374048 A JP 2002374048A JP 2001181733 A JP2001181733 A JP 2001181733A JP 2001181733 A JP2001181733 A JP 2001181733A JP 2002374048 A JP2002374048 A JP 2002374048A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- circuit board
- lsi
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 大規模ＬＳＩが実装されるプリント回路基板
において、不要輻射ノイズを抑制しつつ、プリント回路
基板上での電源電圧のバラツキを小さくすることにあ
る。 【解決手段】 電子部品が実装される回路基板におい
て、電源を供給するコネクタ５をその基板の中で消費電
流が一番大きいＬＳＩ７の近傍に配置し、電源コネクタ
から、このＬＳＩ７の実装エリアまでの電源パターン１
１を一番太く、それ以外のＬＳＩ８，９を含むＩＣまで
の電源パターン１２を順次細くして、消費電流の一番大
きいＬＳＩ７と、そのＬＳＩと信号を送受信するＬＳＩ
８，９を含むＩＣに供給される電源電圧がほぼ等しくな
るように電源パターン１１，１２を形成する。
において、不要輻射ノイズを抑制しつつ、プリント回路
基板上での電源電圧のバラツキを小さくすることにあ
る。 【解決手段】 電子部品が実装される回路基板におい
て、電源を供給するコネクタ５をその基板の中で消費電
流が一番大きいＬＳＩ７の近傍に配置し、電源コネクタ
から、このＬＳＩ７の実装エリアまでの電源パターン１
１を一番太く、それ以外のＬＳＩ８，９を含むＩＣまで
の電源パターン１２を順次細くして、消費電流の一番大
きいＬＳＩ７と、そのＬＳＩと信号を送受信するＬＳＩ
８，９を含むＩＣに供給される電源電圧がほぼ等しくな
るように電源パターン１１，１２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、消費電流の大きい
大規模なＬＳＩが搭載されたプリント回路基板の電源供
給コネクタの配置と電源パターンの形状に係るプリント
回路基板、プリントパターン設計方法およびプリント回
路基板を搭載した電子機器に関する。
大規模なＬＳＩが搭載されたプリント回路基板の電源供
給コネクタの配置と電源パターンの形状に係るプリント
回路基板、プリントパターン設計方法およびプリント回
路基板を搭載した電子機器に関する。
【０００２】
【従来の技術】従来、特に多層配線板はその各層を用途
により使い分けており、例えば、一般的な６層基板で
は、１層目を信号層、２層目を電源層、３層目及び４層
目を信号層、５層目をグラウンド層、６層目を信号層と
したり、或いは、１層目と２層目を信号層、３層目を電
源層、４層目をグラウンド層、５層目及び６層目を信号
層として使い分けていた。ここで、信号線層には、信号
ラインが形成され、電源層にはプレーン状の電源パター
ンが形成され、グラウンド層にはプレーン状のグラウン
ドパターンが形成されるのが一般的であった。
により使い分けており、例えば、一般的な６層基板で
は、１層目を信号層、２層目を電源層、３層目及び４層
目を信号層、５層目をグラウンド層、６層目を信号層と
したり、或いは、１層目と２層目を信号層、３層目を電
源層、４層目をグラウンド層、５層目及び６層目を信号
層として使い分けていた。ここで、信号線層には、信号
ラインが形成され、電源層にはプレーン状の電源パター
ンが形成され、グラウンド層にはプレーン状のグラウン
ドパターンが形成されるのが一般的であった。
【０００３】しかしながらこのような構成では、ＩＣの
高速化により不要輻射ノイズを抑えることが難しくなっ
てきたため、特開平７−２７３４６８に示すように電源
をプレーン状ではなくパターン状に形成し、残りの電源
層のスペースをグラウンドとして使用する方法が提案さ
れてきた。
高速化により不要輻射ノイズを抑えることが難しくなっ
てきたため、特開平７−２７３４６８に示すように電源
をプレーン状ではなくパターン状に形成し、残りの電源
層のスペースをグラウンドとして使用する方法が提案さ
れてきた。
【０００４】
【発明が解決しようとする課題】電源をプレーン状では
なく細いパターン状で形成することは、適度な値のイン
ダクタンスが形成されるため、ＩＣのデカップリングコ
ンデンサのフィルタ効果が増すとともに、さらに残りの
スペースにグラウンドパターンを形成することでグラウ
ンド強化をはかることができるため、不要輻射ノイズを
抑制するのに大きな効果があった。
なく細いパターン状で形成することは、適度な値のイン
ダクタンスが形成されるため、ＩＣのデカップリングコ
ンデンサのフィルタ効果が増すとともに、さらに残りの
スペースにグラウンドパターンを形成することでグラウ
ンド強化をはかることができるため、不要輻射ノイズを
抑制するのに大きな効果があった。
【０００５】しかしながら、近年ＬＳＩの高集積化が進
み、それに伴い電源パターンに大電流が流れるようにな
って来ているが、電源パターンが細いと損失が高く、電
流が多く流れるパターンの電圧降下が大きな値となって
しまい、プリント回路基板上での電源パターンの電圧値
が大きくバラツイてしまう。また、大規模化するＬＳＩ
の消費電力を下げるために電源電圧を低く押さえようと
する動きが加速されているが、通常ＩＣに供給される電
源電圧は既定値に対して±数％の範囲内で使用する必要
があるため、絶対値として許容できる電源電圧の値は狭
くなって来ている。
み、それに伴い電源パターンに大電流が流れるようにな
って来ているが、電源パターンが細いと損失が高く、電
流が多く流れるパターンの電圧降下が大きな値となって
しまい、プリント回路基板上での電源パターンの電圧値
が大きくバラツイてしまう。また、大規模化するＬＳＩ
の消費電力を下げるために電源電圧を低く押さえようと
する動きが加速されているが、通常ＩＣに供給される電
源電圧は既定値に対して±数％の範囲内で使用する必要
があるため、絶対値として許容できる電源電圧の値は狭
くなって来ている。
【０００６】本発明は、不要輻射ノイズを抑制しつつ、
プリント回路基板上での電源電圧のバラツキを小さくす
ることである。
プリント回路基板上での電源電圧のバラツキを小さくす
ることである。
【０００７】
【課題を解決するための手段】本発明においては、上記
の課題を解決するために、電子部品が実装される回路基
板において、電源が供給されるコネクタをその基板の消
費電力が一番大きいＬＳＩの近傍に配置し、電源コネク
タから一番消費電力の大きいＬＳＩが実装されるエリア
までの電源パターンを一番太く、それ以外の電源パター
ンを電流量に応じて電源パターンの太さを細くして、消
費電力の一番大きいＬＳＩと信号を送受信するＬＳＩを
含むＩＣに供給される同一電位の電源電圧を回路基板内
でほぼ等しくなるように電源パターンを形成する。
の課題を解決するために、電子部品が実装される回路基
板において、電源が供給されるコネクタをその基板の消
費電力が一番大きいＬＳＩの近傍に配置し、電源コネク
タから一番消費電力の大きいＬＳＩが実装されるエリア
までの電源パターンを一番太く、それ以外の電源パター
ンを電流量に応じて電源パターンの太さを細くして、消
費電力の一番大きいＬＳＩと信号を送受信するＬＳＩを
含むＩＣに供給される同一電位の電源電圧を回路基板内
でほぼ等しくなるように電源パターンを形成する。
【０００８】望ましくは、電源が供給される第一の電源
コネクタをその基板の消費電力が一番大きいＬＳＩの近
傍に配置し、さらに第一のコネクタから遠い場所にも第
二の電源コネクタを配置することが望ましい。
コネクタをその基板の消費電力が一番大きいＬＳＩの近
傍に配置し、さらに第一のコネクタから遠い場所にも第
二の電源コネクタを配置することが望ましい。
【０００９】すなわち、本発明によれば不要輻射ノイズ
対策として電源パターンをプレーン状ではなくパターン
状に形成してある程度インダクタンス成分を形成して
も、回路基板内で電源パターンの電圧をほぼ等しくする
ことができる。
対策として電源パターンをプレーン状ではなくパターン
状に形成してある程度インダクタンス成分を形成して
も、回路基板内で電源パターンの電圧をほぼ等しくする
ことができる。
【００１０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００１１】図１から図４はプリント配線板に形成され
た配線パターンの一部と、実装された電子部品の一部を
示す。模式的に示した図であり、プリント回路基板を忠
実に表現したものではない。
た配線パターンの一部と、実装された電子部品の一部を
示す。模式的に示した図であり、プリント回路基板を忠
実に表現したものではない。
【００１２】（実施例１）図１は本発明の第一の形態を
示す４層基板の、各層の平面図である。第１層目の平面
１には信号線１０などが形成され、電源供給用コネクタ
５や信号を伝送するためのコネクタ６、この基板上で一
番消費電流が大きいＬＳＩ７、その他のＬＳＩ８や９が
実装されている。電源供給用コネクタ５はこの基板上で
一番消費電流が大きいＬＳＩ７の近傍に配置されてい
る。請求項に関係するパターンや部品を模式的に表現し
たもので、この他にも抵抗やコンデンサーなどの部品が
実際には実装されている。また、基板のスルーホール等
は省略されている。さらには、実際の基板上では空いて
いるスペースには、グラウンドパターン等が形成される
が図では省略されている。
示す４層基板の、各層の平面図である。第１層目の平面
１には信号線１０などが形成され、電源供給用コネクタ
５や信号を伝送するためのコネクタ６、この基板上で一
番消費電流が大きいＬＳＩ７、その他のＬＳＩ８や９が
実装されている。電源供給用コネクタ５はこの基板上で
一番消費電流が大きいＬＳＩ７の近傍に配置されてい
る。請求項に関係するパターンや部品を模式的に表現し
たもので、この他にも抵抗やコンデンサーなどの部品が
実際には実装されている。また、基板のスルーホール等
は省略されている。さらには、実際の基板上では空いて
いるスペースには、グラウンドパターン等が形成される
が図では省略されている。
【００１３】第２層目の平面２には、一番太い電源パタ
ーン１１それより細い電源パターン１２が形成されてい
る。その電源パターン１１と１２にショートしないよう
に、間隙１３を空けてグラウンドパターン１４が形成さ
れている。なお、スルーホールやクリアランスホール等
は省略されている。電源供給用コネクタ５と一番消費電
流が大きいＬＳＩ７に接続する電源パターン１１が一番
太く形成される。また、電源供給用コネクタ５の電源ピ
ンはスルーホールを介して、電源パターン１１に電気的
に接続されているが、図では省略されている。
ーン１１それより細い電源パターン１２が形成されてい
る。その電源パターン１１と１２にショートしないよう
に、間隙１３を空けてグラウンドパターン１４が形成さ
れている。なお、スルーホールやクリアランスホール等
は省略されている。電源供給用コネクタ５と一番消費電
流が大きいＬＳＩ７に接続する電源パターン１１が一番
太く形成される。また、電源供給用コネクタ５の電源ピ
ンはスルーホールを介して、電源パターン１１に電気的
に接続されているが、図では省略されている。
【００１４】第３層目の平面３には、グラウンドパター
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
【００１５】第４層目の平面４には信号パターン１０が
形成されている。請求項に関係するパターンや部品を模
式的に表現したもので、この他にも抵抗やコンデンサー
あるいはＬＳＩを含むＩＣなどの電子部品が実際には実
装される場合もある。また、基板のパターンもスルーホ
ール等は省略されている。さらには、実際の基板上では
空いているスペースには、グラウンドパターン等が形成
されるが図では省略されている。
形成されている。請求項に関係するパターンや部品を模
式的に表現したもので、この他にも抵抗やコンデンサー
あるいはＬＳＩを含むＩＣなどの電子部品が実際には実
装される場合もある。また、基板のパターンもスルーホ
ール等は省略されている。さらには、実際の基板上では
空いているスペースには、グラウンドパターン等が形成
されるが図では省略されている。
【００１６】（実施例２）図２は本発明の第二の形態を
示す４層基板の、各層の平面図である。
示す４層基板の、各層の平面図である。
【００１７】実施例１の第２層目の平面２に形成された
横方向の電源パターン１２が、第１層目の平面１に形成
されている以外は実施例１と同様である。なお、平面１
に形成されている電源パターン１２と平面２に形成され
ている電源パターン１１及び１２はスルーホールで電気
的に接続されている。
横方向の電源パターン１２が、第１層目の平面１に形成
されている以外は実施例１と同様である。なお、平面１
に形成されている電源パターン１２と平面２に形成され
ている電源パターン１１及び１２はスルーホールで電気
的に接続されている。
【００１８】（実施例３）図３は本発明の第三の形態を
示す４層基板の、各層の平面図である。
示す４層基板の、各層の平面図である。
【００１９】実施例１の平面１に、さらに電源供給用コ
ネクタ５′が基板の右端に追加されている以外は実施例
１と同様である。また、電源供給用コネクタ５′の電源
ピンはスルーホールを介して、電源パターン１２に電気
的に接続されているが、図では省略されている。
ネクタ５′が基板の右端に追加されている以外は実施例
１と同様である。また、電源供給用コネクタ５′の電源
ピンはスルーホールを介して、電源パターン１２に電気
的に接続されているが、図では省略されている。
【００２０】（実施例４）図４は本発明の第四の形態を
示す２層基板の、各層の平面図である。
示す２層基板の、各層の平面図である。
【００２１】第１層目の平面１には電源パターン１２や
信号線１０などが形成され、電源供給用コネクタ５や信
号を伝送するためのコネクタ６、この基板上で一番消費
電流が大きいＬＳＩ７、その他のＬＳＩ８や９が実装さ
れている。電源供給用コネクタ５はこの基板上で一番消
費電流が大きいＬＳＩ７の近傍に配置されている。請求
項に関係するパターンや部品を模式的に表現したもの
で、この他にも抵抗やコンデンサーなどの部品が実際に
は実装されている。また、基板のスルーホール等は省略
されている。さらには、実際の基板上では空いているス
ペースには、グラウンドパターン等が形成されるが図で
は省略されている。
信号線１０などが形成され、電源供給用コネクタ５や信
号を伝送するためのコネクタ６、この基板上で一番消費
電流が大きいＬＳＩ７、その他のＬＳＩ８や９が実装さ
れている。電源供給用コネクタ５はこの基板上で一番消
費電流が大きいＬＳＩ７の近傍に配置されている。請求
項に関係するパターンや部品を模式的に表現したもの
で、この他にも抵抗やコンデンサーなどの部品が実際に
は実装されている。また、基板のスルーホール等は省略
されている。さらには、実際の基板上では空いているス
ペースには、グラウンドパターン等が形成されるが図で
は省略されている。
【００２２】第２層目の平面２には、一番太い電源パタ
ーン１１とそれより細い電源パターン１２が形成されて
おり、第１層目の横方向に配線されている電源パターン
１２とはスルーホールを介して電気的に接続している。
電源供給用コネクタ５と一番消費電流が大きいＬＳＩ７
とを接続する電源パターン１１が、一番太く形成され
る。また、電源供給用コネクタ５の電源ピンはスルーホ
ールを介して、電源パターン１１に電気的に接続されて
いるが、図では省略されている。
ーン１１とそれより細い電源パターン１２が形成されて
おり、第１層目の横方向に配線されている電源パターン
１２とはスルーホールを介して電気的に接続している。
電源供給用コネクタ５と一番消費電流が大きいＬＳＩ７
とを接続する電源パターン１１が、一番太く形成され
る。また、電源供給用コネクタ５の電源ピンはスルーホ
ールを介して、電源パターン１１に電気的に接続されて
いるが、図では省略されている。
【００２３】請求項に関係するパターンや部品を模式的
に表現したもので、この他にも抵抗やコンデンサーある
いはＬＳＩを含むＩＣなどの電子部品が実際には実装さ
れる場合もある。また、スルーホール等は省略されてい
る。さらには、実際の基板上では空いているスペースに
は、グラウンドパターン等が形成されるが、図では省略
されている。
に表現したもので、この他にも抵抗やコンデンサーある
いはＬＳＩを含むＩＣなどの電子部品が実際には実装さ
れる場合もある。また、スルーホール等は省略されてい
る。さらには、実際の基板上では空いているスペースに
は、グラウンドパターン等が形成されるが、図では省略
されている。
【００２４】（従来例）次に、従来例の構成を説明す
る。
る。
【００２５】図５は、最も一般的な４層基板の、各層の
平面図である。
平面図である。
【００２６】第１層目の平面１には信号線１０などが形
成され、電源供給用コネクタ５′や信号を伝送するため
のコネクタ６、この基板上で一番消費電流が大きいＬＳ
Ｉ７、その他のＬＳＩ８や９が実装されている。電源供
給用コネクタ５′は、この基板上で右隅に配置されてい
る。一般的に電源供給用コネクタは基板の隅や端面に配
置される。パターンや部品を模式的に表現したもので、
この他にも抵抗やコンデンサーなどの部品が実際には実
装されている。また、基板のスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
成され、電源供給用コネクタ５′や信号を伝送するため
のコネクタ６、この基板上で一番消費電流が大きいＬＳ
Ｉ７、その他のＬＳＩ８や９が実装されている。電源供
給用コネクタ５′は、この基板上で右隅に配置されてい
る。一般的に電源供給用コネクタは基板の隅や端面に配
置される。パターンや部品を模式的に表現したもので、
この他にも抵抗やコンデンサーなどの部品が実際には実
装されている。また、基板のスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
【００２７】第２層目の平面２には、電源パターン１５
が形成されている。なお、スルーホールやクリアランス
ホール等は省略されている。電源供給用コネクタ５′の
電源ピンはスルーホールを介して、電源パターン１５に
電気的に接続されているが、図では省略されている。
が形成されている。なお、スルーホールやクリアランス
ホール等は省略されている。電源供給用コネクタ５′の
電源ピンはスルーホールを介して、電源パターン１５に
電気的に接続されているが、図では省略されている。
【００２８】第３層目の平面３には、グラウンドパター
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
【００２９】第４層目の平面４には信号パターン１０が
形成されている。パターンや部品を模式的に表現したも
ので、この他にも抵抗やコンデンサーあるいはＬＳＩを
含むＩＣなどの電子部品が実際には実装される場合もあ
る。また、基板のスルーホール等は省略されている。さ
らには、実際の基板上では空いているスペースには、グ
ラウンドパターン等が形成されるが図では省略されてい
る。
形成されている。パターンや部品を模式的に表現したも
ので、この他にも抵抗やコンデンサーあるいはＬＳＩを
含むＩＣなどの電子部品が実際には実装される場合もあ
る。また、基板のスルーホール等は省略されている。さ
らには、実際の基板上では空いているスペースには、グ
ラウンドパターン等が形成されるが図では省略されてい
る。
【００３０】このような一般的な構成の基板では、電源
電圧のバラツキは小さいが、不要輻射ノイズが大きい。
電圧のバラツキは小さいが、不要輻射ノイズが大きい。
【００３１】図６に、不要輻射ノイズを改良した従来例
の４層基板の平面図を示す。
の４層基板の平面図を示す。
【００３２】第１層目の平面１には信号線１０などが形
成され、電源供給用コネクタ５′や信号を伝送するため
のコネクタ６、この基板上で一番消費電流が大きいＬＳ
Ｉ７、その他のＬＳＩ８や９が実装されている。電源供
給用コネクタ５′は、この基板上で右隅に配置されてい
る。一般的に電源供給用コネクタは基板の隅や端面に配
置される。パターンや部品を模式的に表現したもので、
この他にも抵抗やコンデンサーなどの部品が実際には実
装されている。また、基板のスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
成され、電源供給用コネクタ５′や信号を伝送するため
のコネクタ６、この基板上で一番消費電流が大きいＬＳ
Ｉ７、その他のＬＳＩ８や９が実装されている。電源供
給用コネクタ５′は、この基板上で右隅に配置されてい
る。一般的に電源供給用コネクタは基板の隅や端面に配
置される。パターンや部品を模式的に表現したもので、
この他にも抵抗やコンデンサーなどの部品が実際には実
装されている。また、基板のスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
【００３３】第２層目の平面２には、電源パターン１２
が形成されている。その電源パターン１２にショートし
ないように、間隙１３を空けてグラウンドパターン１４
が形成されている。なお、スルーホールやクリアランス
ホール等は省略されている。電源供給用コネクタ５′の
電源ピンはスルーホールを介して、電源パターン１２に
電気的に接続されているが、図では省略されている。
が形成されている。その電源パターン１２にショートし
ないように、間隙１３を空けてグラウンドパターン１４
が形成されている。なお、スルーホールやクリアランス
ホール等は省略されている。電源供給用コネクタ５′の
電源ピンはスルーホールを介して、電源パターン１２に
電気的に接続されているが、図では省略されている。
【００３４】第３層目の平面３には、グラウンドパター
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
ン１４が形成されている。なお、スルーホールやクリア
ランスホール等は省略されている。
【００３５】第４層目の平面４には信号パターン１０が
形成されている。パターンや部品を模式的に表現したも
ので、この他にも抵抗やコンデンサーあるいはＬＳＩを
含むＩＣなどの電子部品が実際には実装される場合もあ
る。また、基板のパターンもスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
形成されている。パターンや部品を模式的に表現したも
ので、この他にも抵抗やコンデンサーあるいはＬＳＩを
含むＩＣなどの電子部品が実際には実装される場合もあ
る。また、基板のパターンもスルーホール等は省略され
ている。さらには、実際の基板上では空いているスペー
スには、グラウンドパターン等が形成されるが図では省
略されている。
【００３６】このような構成の基板は不要輻射ノイズは
大幅に低減されるが、電源電圧のバラツキが大きくなる
場合がある。
大幅に低減されるが、電源電圧のバラツキが大きくなる
場合がある。
【００３７】
【発明の効果】電子部品が実装される回路基板におい
て、電源が供給されるコネクタをその基板の消費電力が
一番大きいＬＳＩの近傍に配置し、電源コネクタから一
番消費電力の大きいＬＳＩが実装されるエリアまでの電
源パターンを一番太く、それ以外の電源パターンを電流
量に応じて電源パターンの太さを細くして、消費電力の
一番大きいＬＳＩと信号を送受信するＬＳＩを含むＩＣ
に供給される同一電位の電源電圧を回路基板内でほぼ等
しくなるように電源パターンを形成する。
て、電源が供給されるコネクタをその基板の消費電力が
一番大きいＬＳＩの近傍に配置し、電源コネクタから一
番消費電力の大きいＬＳＩが実装されるエリアまでの電
源パターンを一番太く、それ以外の電源パターンを電流
量に応じて電源パターンの太さを細くして、消費電力の
一番大きいＬＳＩと信号を送受信するＬＳＩを含むＩＣ
に供給される同一電位の電源電圧を回路基板内でほぼ等
しくなるように電源パターンを形成する。
【００３８】望ましくは、電源が供給される第一の電源
コネクタをその基板の消費電力が一番大きいＬＳＩの近
傍に配置し、さらに第一のコネクタから遠い場所にも第
二の電源コネクタを配置する。
コネクタをその基板の消費電力が一番大きいＬＳＩの近
傍に配置し、さらに第一のコネクタから遠い場所にも第
二の電源コネクタを配置する。
【００３９】すなわち、本発明によれば不要輻射ノイズ
対策として電源パターンをプレーン状ではなくパターン
状に形成してある程度インダクタンス成分を形成して
も、回路基板内で電源パターンの電圧をほぼ等しくする
ことができる。
対策として電源パターンをプレーン状ではなくパターン
状に形成してある程度インダクタンス成分を形成して
も、回路基板内で電源パターンの電圧をほぼ等しくする
ことができる。
【図１】 本発明の第一の形態を示す４層板の平面図
【図２】 本発明の第二の形態を示す４層板の平面図
【図３】 本発明の第三の形態を示す４層板の平面図
【図４】 本発明の第四の形態を示す２層板の平面図
【図５】 従来の第一の形態を示す４層板の平面図
【図６】 従来の第二の形態を示す４層板の平面図
１ 基板の第１層 ２ 基板の第２層 ３ 基板の第３層 ４ 基板の第４層 ５，５′ 電源供給コネクタ ６ 信号伝送用コネクタ ７，８，９ ＬＳＩ １０ 信号パターン １１，１２，１５ 電源パターン １３ 電源パターンとグラウンドパターンとの間隙 １４ グラウンドパターン
Claims (4)
- 【請求項１】 電子部品が実装される回路基板におい
て、電源が供給されるコネクタをその基板の消費電流が
一番大きいＬＳＩの近傍に配置し、電源コネクタから一
番消費電流の大きいＬＳＩの実装エリアまで電源パター
ンを一番太く、それ以外のＬＳＩを含むＩＣまでの電源
パターンを電流量に応じて電源パターンの太さを順次細
くして、消費電流の一番大きいＬＳＩと信号を送受信す
るＬＳＩを含むＩＣに供給される同一電位の電源電圧
を、回路基板内でほぼ等しくなるように電源パターンを
形成したプリント回路基板。 - 【請求項２】 電源が供給されるコネクタをその基板の
消費電流が一番大きいＬＳＩの近傍を含め、複数配置し
たことを特徴とする請求項１記載のプリント回路基板。 - 【請求項３】 電源が供給されるコネクタをその基板の
消費電力が一番大きいＬＳＩの近傍に配置し、電源を回
路基板上でパターン状に形成する場合において、あらか
じめＬＳＩを含むＩＣの消費電力と電流値を予測し、回
路基板の電源パターンの配線抵抗と電流値をもとに回路
動作時のＩＣに供給される電圧値を予測し、回路の動作
時にＩＣの半導体チップ直前の電源電圧がほぼ等しくな
るようにパターン設計することを特徴とするプリントパ
ターン設計方法。 - 【請求項４】 請求項１ないし３いずれか記載のプリン
ト回路基板を搭載した電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181733A JP2002374048A (ja) | 2001-06-15 | 2001-06-15 | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181733A JP2002374048A (ja) | 2001-06-15 | 2001-06-15 | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002374048A true JP2002374048A (ja) | 2002-12-26 |
Family
ID=19021956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001181733A Withdrawn JP2002374048A (ja) | 2001-06-15 | 2001-06-15 | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002374048A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663894B2 (en) | 2005-04-15 | 2010-02-16 | Mitsubishi Denki Kabushiki Kaisha | Multilayer printed wiring board |
| JP2010177591A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列伝送モジュール |
| JP2015110105A (ja) * | 2015-03-18 | 2015-06-18 | 株式会社藤商事 | 遊技機 |
| JP2017103517A (ja) * | 2015-11-30 | 2017-06-08 | 株式会社ニコン | 電子ユニット、撮像装置及びフレキシブル基板 |
| US10362676B1 (en) | 2018-01-25 | 2019-07-23 | Fujitsu Limited | Substrate and electronic device |
| JP2023057287A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057285A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057286A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057283A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
-
2001
- 2001-06-15 JP JP2001181733A patent/JP2002374048A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663894B2 (en) | 2005-04-15 | 2010-02-16 | Mitsubishi Denki Kabushiki Kaisha | Multilayer printed wiring board |
| JP2010177591A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列伝送モジュール |
| JP2015110105A (ja) * | 2015-03-18 | 2015-06-18 | 株式会社藤商事 | 遊技機 |
| JP2017103517A (ja) * | 2015-11-30 | 2017-06-08 | 株式会社ニコン | 電子ユニット、撮像装置及びフレキシブル基板 |
| US10362676B1 (en) | 2018-01-25 | 2019-07-23 | Fujitsu Limited | Substrate and electronic device |
| JP2023057287A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057285A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057286A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057283A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP7410914B2 (ja) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | 遊技機 |
| JP7410915B2 (ja) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | 遊技機 |
| JP7451474B2 (ja) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | 遊技機 |
| JP7451473B2 (ja) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679930B2 (en) | Multilayered printed circuit board | |
| KR100382804B1 (ko) | 다층 프린트 기판 | |
| US7594105B2 (en) | Multilayer print circuit board | |
| JP3206561B2 (ja) | 多層配線基板 | |
| KR101420543B1 (ko) | 다층기판 | |
| JP2002374048A (ja) | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 | |
| JP2007116178A (ja) | 中周波域での電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
| US20080245555A1 (en) | Circuit substrate with plated through hole structure and method | |
| JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
| US20040070956A1 (en) | Method and apparatus for providing improved loop inductance of decoupling capacitors | |
| US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
| JP2001267701A (ja) | プリント基板 | |
| KR100633062B1 (ko) | 6층 인쇄회로기판 | |
| US20030123238A1 (en) | Enhanced PCB and stacked substrate structure | |
| JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JP2013236360A (ja) | プリント基板およびその設計手法 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JP2005019483A (ja) | スルーホール構造、配線基板及び電子装置 | |
| JP2006135064A (ja) | プリント基板 | |
| JPH04343495A (ja) | プリント配線板 | |
| JPH05102667A (ja) | 多層プリント配線基板 | |
| JP2008084999A (ja) | 多層プリント配線基板 | |
| JPH0548273A (ja) | 多層プリント配線板 | |
| JPS58175889A (ja) | 容量性多層プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |