CN101048030A - 印刷线路板,印刷线路板半导体封装及含有印刷电路板的电子装置 - Google Patents
印刷线路板,印刷线路板半导体封装及含有印刷电路板的电子装置 Download PDFInfo
- Publication number
- CN101048030A CN101048030A CNA2006101639520A CN200610163952A CN101048030A CN 101048030 A CN101048030 A CN 101048030A CN A2006101639520 A CNA2006101639520 A CN A2006101639520A CN 200610163952 A CN200610163952 A CN 200610163952A CN 101048030 A CN101048030 A CN 101048030A
- Authority
- CN
- China
- Prior art keywords
- ground
- wiring pattern
- opening
- liner
- conducting wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明中,印刷电路板包括绝缘衬底(21),在绝缘衬底(21)上形成的多个地(23),一个与地(23)相连的导电布线图案(24),一层覆盖绝缘衬底(24)的保护膜(26),开口(31)大于每个地(23)的外围,与地(23)相连的多个隆起42,及通过隆起42与地(23)电接合的电路元件(12,83)。每个地(23)含有一个本体部(33),沿着开口(31)开口外缘(31a)有一个间隙(g),及一个沿着本体部(33)一部分到开口(31)开口外缘(31a)的延伸部分(34)。
Description
背景技术
本发明的实施例涉及印刷电路板,印刷线路板上的半导体封装,及具有印刷电路板的电子装置,更具体地涉及印刷线路板或者半导体封装的地结构。
电子装置,比如笔记本电脑,含有印刷电路板。印刷电路板中含有印刷线路板,导电布线图案形成在印刷线路板的绝缘衬底上,同时电路元件安装在印刷线路板上。印刷线路板在每个导电布线图案的边缘或者中间具有作为接合终端的地。电路元件通过例如焊球之类的隆起接合,印刷线路板的表面含有一层保护膜,例如阻焊膜,将除了地之外的区域都覆盖起来。
具有更高分配强度焊球的印刷线路板已经存在(参见美国专利No.6,448,504)。在美国专利No.6,448,504的印刷线路板含有地及图案保护膜。该图案保护膜具有在形成地的位置打开的开口。开口的直径比地的外径大。该地具有从其外周缘向外延伸的加强图案。加强图案的延伸端被图案保护膜覆盖。地具有与其接合的导电布线图案。因此,将隆起与地接合的尝试不可避免会导致隆起的一部分与导电布线图案接合。由于被接合到不同地的导电布线图案的尺寸或数量不同,隆起所接合至的导电层的面积也随着地的不同而不同。特别在目前的设计当中,地变得越来越小,随着布线图案尺寸及数量的变化,导电层的面积也明显发生改变。
与地接合的隆起的形状明显受到它焊接至的导电层面积的影响。同样,隆起的焊接状态随导电层不同也不同。换句话说,对多个地采用标准尺寸的隆起可提供接合适当的隆起,但也会有接合不好的隆起。
举例来说,美国专利第6,448,504号描述的加强布线是为了增强共有强度,而不是为提供均匀的接合状态。另外,从减小地的间距的角度来看,不适于使加强图案延伸至图案保护膜的下方位置。
发明内容
本发明的第一个目标是提供形成稳定接合状态的印刷线路板。
本发明的第二个目标是提供形成稳定接合状态的半导体封装。
本发明的第三个目标是提供形成稳定接合状态的电子装置。
为了达成第一个目标,根据本发明的一个方面,印刷线路板包含绝缘衬底,在绝缘衬底上形成的多个地,与地耦接的导电布线图案,及覆盖绝缘层的保护膜,保护膜具有
多个地中的每一个地都含有一个本体部,具有一个沿着开口边缘的间隙,及一个延伸部,在间隙的部分上从本体部的一部分延伸出去到开口的开口外缘。
为了达成第二个目标,根据本发明的一个方面,半导体封装含有一个绝缘衬底,绝缘衬底上形成的多个地,并与印刷线路板电接合,及一个覆盖绝缘衬底的保护膜,保护膜开口比在相当于可用地位置的任何一个地的外层纵断面都要大。
多个地中的每一个地都含有一个本体部,具有一个沿着开口边缘的间隙,及一个延伸部,从本体部的一部分中延伸出去,到达开口外缘。
为了达成第三个目标,根据本发明的一个方面,电子装置含有一个外壳,外壳内的绝缘衬底,绝缘衬底上形成的多个地,与多个地接合的导电布线图案,一个覆盖绝缘衬底的保护膜,与多个地接合的一系列多个隆起,及与经过多个隆起的多个地电接合的电路元件。
多个地中的每一个地都含有一个本体部,具有一个沿着开口边缘的间隙,及一个延伸部,在间隙的一部分上从本体部的一部分中延伸出去,到开口的开口外缘。
通过这样的结构,可形成稳定的接合状态。
本发明的其他目标及优势将在以下的描述中进一步提到,在描述中很明显,或者可以通过实施本发明得到。本发明的目标及优势可以通过后面特别指出的手段及接合方式实现。
附图说明
本发明的附图,接合在此组成本说明的一部分,说明本发明的实施例,并与上述的总的发明描述和下面给出的具体实施例一起,起到解释本发明的原理。
图1是根据本发明第一实施例的笔记本电脑的示例性透视图;
图2是根据本发明第一实施例的印刷电路板的示例性截面图;
图3是根据本发明第一实施例的印刷电路板的示例性截面图;
图4是根据本发明第一实施例的没有焊阻的印刷电路板的示例性截面图;
图5是沿图3中线F5-F5的印刷电路板的示例性截面图;
图6是根据本发明第二实施例的印刷电路板的示例性截面图;
图7是根据本发明具体第三实施例的印刷电路板的示例性截面图;
图8是图7中线F8-F8的印刷电路板的示例性截面图;
图9是根据本发明第四实施例的印刷电路板的示例性截面图;
图10是根据本发明第四实施例的隆起焊接状态的示例性横截面图;
图11是根据本发明第五实施例的印刷电路板的示例性截面图;
图12是根据本发明第五实施例的半导体封装的示例性截面图;
图13是根据本发明第一至第五实施例中任意一个的衬垫变型的示例性截面图。
具体实施方式
接下来,将通过一组图对本发明的实施例进行解释,实施例如何应用于笔记本电脑的。
图1到5给出了根据本发明第一实施例的作为电子装置的笔记本电脑1。如图1所示,笔记本电脑1包括一个计算机体2和显示单元3。计算机体2包括盒型的外壳4。外壳4包括顶壁4a,侧壁4b,及未表示的底壁。外壳4内部含有印刷电路板5。印刷电路板5为笔记本电脑1的主板,或者使特定模块工作的线路板。
显示单元3包括显示壳体6及容纳在显示壳体6内部的液晶显示(LCD)面板7。LCD面板7包括显示屏7a。显示屏7a通过设置在显示壳体6前侧的开口6a显露在显示壳体6的外侧。
显示单元3通过铰链装置支撑在外壳4的后端。因此,显示单元3可转动地在从上覆盖并紧压顶壁4a的闭合位置和顶壁4a及显示屏7a都显露出来的直立位置之间来回移动。
如图2所示,根据本发明第一实施例的印刷电路板5包括印刷线路板11及安装在印刷线路板11上的电路元件12。在本实施例中,采用BGA(球格阵列)半导体封装作为电路元件12的一个例子进行解释。必须要指出的是,然而,并不是所有的电路元件12都限为BGA半导体封装。比如,电路元件12可以是LGA(地格阵列)半导体封装或其他形式,或者如IC芯片或电容器之类的电子元件都可以使用。电路元件12可以从非常广泛范围的元件中挑选,只要它可以通过隆起装配。
如图2和3所示,印刷线路板11包括绝缘衬底21,内层22,多个衬垫23,多个导电布线图案24,通孔25及焊阻26。衬垫23可以被认为是地的一个例子。焊阻26可以被认为是保护膜的一个例子。
绝缘衬底21由比如注入酚醛树脂,环氧树脂,聚酰亚胺或BT树脂等具有绝缘特性的另一种物质的增强材料如玻璃纤维等形成。如图2所示,内层22位于绝缘壁21内部,内层22是一种导电布线图案,组成印刷电路板5上的部分电子电路。
衬垫23及导电布线图案24位于绝缘衬底21的表面,衬垫23及导电布线图案24是由导体材料比如铜箔制成的。如图3所示,衬垫23可以设置为网格结构,并标准化使之可以应用于各种电路元件。
多个衬垫23按照用途分为第一至第三衬垫:23a,23b,23c。第一衬垫23a可作供电衬垫,为电路元件12提供电源。第二衬垫23b可作单线衬垫,与电路元件12交换信号。在本实施例中,第三衬垫23c是空置衬垫,并不与电路元件12电接合。
导电布线图案24与衬垫23相连,导电布线图案24可以是一种衬垫内连接形式。导电布线图案24可以按照用途分为第一和第二导电布线图案24a及24b。
第一种导电布线图案24a与衬垫23a相连。第一导电布线图案衬垫24a将第一衬垫23a与电源电连接。第二导电布线图案24b与第二衬垫23b电连接。第二导电布线图案24b将第二衬垫23b与其它第二衬垫23b电连接。导电布线图案24b根据用途不同可以有不同的线宽。比如,第一导电布线图案24a的线宽就比第二种导电布线图案24b要宽。
如图4所示的是不含焊阻26的印刷线路板11。如图4所示,导电布线图案24与衬垫23一体形成。比如,如图3所示,第一导电布线图案24a通过通孔25与内层22电连接。
如图2和3所示,焊阻26作为印刷线路板11的最外层设置。焊阻26几乎覆盖了印刷线路板11的整个表面,并覆盖导电布线图案24。焊阻26在对应各衬垫23的位置具有开口31,开口31形成得比衬垫23外缘略大,也即,衬垫23设置在开口31中,并通过开口31向印刷线路板外部显露。
进一步,将详细描述根据本发明的衬垫23。如图3所示,衬垫23含有衬垫体33及延伸部34。衬垫体33形成为环形,其外径略小于开口31的内径。衬垫体33设置为沿着开口31的开口边缘31a形成间隙g的方式。
延伸部34从衬垫体33的一部分延伸至开口31的开口外缘31a。延伸部34的边缘延伸到开口边缘34a并与开口边缘31a接合。
第一及第二衬垫23a,23b的延伸部34分别沿对应第一及第二导电布线图案24a,24b的引出方向设置。如图3所示,第一及第二导电布线图案24a,24b分别与延伸部34的边缘接合。换句话说,导电布线图案24并不在设置焊阻26的开口31内,也不通过开口31向外显露。相反的,导电布线图案24整个覆盖阻焊26。
这就是说,衬垫23以配合焊阻26开口边缘31a的形状形成,并具有在衬垫23一部分和开口外缘31a之间的槽(就是说,设置一部分没有导体层)。
如图3所示,衬垫23以槽(即,间隙g)彼此相邻的方式排列。换句话说,各延伸部34设置为避开连接延伸部包含所述延伸部34的衬垫23和最靠近所述衬垫的其他邻近衬垫23的线。举例来说,在本实施例中,多个以阵列形式排列的衬垫23的延伸部34,分别避开朝向同行或同列的相邻衬垫23的方向延伸。
延伸部34也设置在不连接导电布线图案24的第三衬垫中。
各第一至第三衬垫23a,23b,23c(也就是说,隆起接合的导电层面积)的衬垫面积,是基于每个衬垫底衬垫体33面积A及衬垫延伸部34的面积B的和(A+B)进行估计的。在印刷线路板11中,第一衬垫23a的延伸部34,第二衬垫23b的延伸部34及第三衬垫23c的延伸部34面积相等。
换句话说,当第一衬垫23a(衬垫体33,延伸部34)的面积给定为(A1,B1),第二衬垫23b(衬垫体33,延伸部34)的面积给定为(A2,B2),第三衬垫23c(衬垫体33,延伸部34)的面积给定为(A3,B3),则等式A1+B1=A2+B2=A3+B3成立。这就是说,第一至三个衬垫23a,23b,23c具有相同的衬垫面积。
各导电布线图案24都以这样的方式设置,未连接的导电布线的图案衬垫23的间隙g位在导电布线图案和衬垫之间。换句话说,导电布线图案24沿着衬垫23的间隙g。这意味着导电布线图案24不沿衬垫23的延伸部34设置。举例来说,如图3所示,第二导电布线图案24b沿着第一衬垫23a的间隙g。
如图2所示,电路元件12安装在印刷线路板11上。电路元件12包括封装体41。隆起42位于封装体41的底表面上。封装体41上安装有半导体元件,并与隆起42通过导线电连接。隆起42以阵列形式排列,并与印刷线路板11上的衬垫23阵列一起标准化。
举例来说,并不需要在将安装在封装体41上的半导体元件改变为其它类型时,改变隆起42及衬垫23的设计。在本实施例中,与印刷线路板11上的第三衬垫23c对应的隆起42并没有与半导体元件电连接,它们为空置。隆起42的一个例子是焊球。注意隆起42并不总是设置在电路部件12上。比如,在LGA封装情况下它们就设置在印刷电路板11上。
如图5所示,各隆起42衬垫23连接。隆起42的大部分与衬垫23的顶表面36连接,隆起42的一部分进入到衬垫体33和开口外缘31a之间的间隙g,并与衬垫体33的外围表面37相接合。换句话说,隆起42三维地焊接到衬垫23上。在本实施例中,隆起也以与第一和第二衬垫23a,23b相同的方式接合到空置的第三衬垫23c。由于隆起42与衬垫23连接,电路元件12与衬垫23a,23b通过隆起42电连接。
下面进行对笔记本电脑1的操作的说明。
所有多个隆起42都具有同样的尺寸。换句话说,隆起42具有特定的标准尺寸,并不随着与各衬垫23连接的导电布线图案24的数量或尺寸的变化而变化。
所有根据本实施例的多个衬垫23都具有相同的衬垫面积,不管与衬垫23接合的导电布线图案24的数量或尺寸如何。因此,与衬垫23相连的隆起42具有同样的接合状态。
当采用这种结构的印刷线路板5时,每个隆起42的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小。
换句话说,导电布线图案24与在阻焊26沿着开口外缘31a具有间隙的衬垫的连接(即,在本实施例中只有衬垫体33的衬垫)仅通过改变导电布线图案面积来改变衬垫面积。
根据本实施例的衬垫23除了衬垫体33还有延伸部34。也即,衬垫面积初始就大于只含有衬垫体的衬垫面积。因为如此,与之前提到的衬垫相比,由于导电布线图案面积的改变而产生的衬垫面积的变化率较小。也即,符合本实施例的衬垫23初始衬垫面积较大,由于与之连接的导电布线图案的影响,可抑制面积的变化率。
相应地,当同样尺寸的隆起42应用于各衬垫23时,衬垫23的焊接状态变化减小。也即,各隆起42的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小。由于隆起42的焊接状态变化不大,由于隆起42变形而产生的不连问题(所谓的“未焊”)或弱焊可以减少,从而可形成稳定的焊接状态。
在衬垫23的衬垫体33和开口外缘31a之间设置间隙g,隆起42可以三维地焊接至衬垫23。也即,根据本实施例的衬垫23通过增加的隆起接合强度(比如,共有强度)形成更稳定的接合状态。
当衬垫23以间隙g相邻排列设置时,这样可提供足够大的衬垫面积并且在相邻的导电层之间具有至少一特定距离。具体地,设置延伸部34增大衬垫面积。然而,如果延伸部在朝向与可应用的衬垫最近的其它相邻衬垫23的方向延伸,那么延伸部34的导电层就会与其它这样的衬垫23变得非常靠近。从减小间距的角度看,这是不可取的。
然而,延伸部34的导电层与其他衬垫23的导电层之间的距离可以通过远离延伸部34形成彼此相邻排列的间隙g(即,没有导电层的部分)来增加。因此,大衬垫面积的多个衬垫23可以小的间距排列(即,排列紧密)。
通过使导电布线图案24与延伸部34结合,每个隆起42的焊接状态受与衬垫23连接的导电布线图案24的数量及尺寸的影响减小。举例来说,本实施例中的导电布线图案24完全被焊阻26覆盖。也即,与每个隆起42相连的导电层面积并不受导电布线图案24的尺寸及数量的影响。因为衬垫面积并没有变化,衬垫23与隆起42之间的焊接状态仍然保持统一。
具体的,如果所有衬垫23的衬垫体33及延伸部34的面积和相等,可以得到统一的焊接状态。
如果导电布线图案24沿着间隙g排布,即使在导电布线图案24及衬垫23设置的非常接近的时候,也可保证在在导电布线图案24的导电层及衬垫23的导电层之间的间隙,。也即,导电布线图案24及衬垫23紧密排列。
本实施例中每个延伸部34都向开口外缘31a延伸。然而,延伸部34并不需要总是向开口外缘31a延伸。在这种情况下,导电布线图案24端部的一部分在开口31显露。各延伸部34只需要以保证合适的衬垫面积的方式设置,它的形状也没有特别限制。然而,延伸部34向开口外缘31a延伸部延伸使得易于保证较大衬垫面积。根据本实施例的隆起42并不需要三维地焊接在衬垫23上。例如,隆起42可仅焊接在衬垫23的顶壁表面36上。
参考图6解释作为本发明第二实施例的电子装置的笔记本电脑51。对与根据本发明第一实施例的笔记本电脑1具有同样功能的相应部分不进行解释,它们通过同样的符号表示。
笔记本电脑51的外壳4内含有印刷电路板52。印刷电路板52具有印刷线路板53及其上设置有隆起42的电路元件12。印刷线路板53具有设置在绝缘衬底21上的衬垫23,印刷线路板53上的衬垫23包括与一个导电布线图案24连接的衬垫23b,与两个导电布线图案24连接的23b’,与四个导电布线图案24连接的衬垫23b”。
如图6所示,衬垫23b’含有两个彼此相距一定距离设置的延伸部34,34。衬垫23b’的延伸部34设置在对应与导电布线图案24连接的位置。衬垫23b”具有四个彼此相距一定距离设置的延伸部34,34,34,34。衬垫23b”的延伸部34设置在与导电布线图案24连接的位置。
如果衬垫23b’的延伸部34面积为B2’,一个衬垫23b”延伸部34面积为B2”,各衬垫的衬垫体33含有同样面积A,则等式B2=2×B2’=4×B2”成立。也即,衬垫23b,23b’,23b”面积相等。
当使用印刷电路板52时,每个隆起42于衬垫23的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小,从而可得到稳定的焊接状态。也即,在衬垫23上设置延伸部34可减少连接至衬垫的导电布线图案24对衬垫面积的影响。这使每个衬垫23的隆起42的焊接状态大体统一。
根据本实施例的印刷电路板52,导电布线图案24与延伸部34连接,因此各衬垫的面积并不随着与其相连的导电布线图案24的影响而改变,相应地可以得到更加统一的焊接状态。特别地,在本实施例中,只要所有衬垫23的面积一致,各衬垫23的可得到统一的焊接状态。
参考图7及8可以解释作为本发明中根据第三实施例的电子装置的笔记本电脑61。具有与根据第一实施例的笔记本电脑1的相应的具有相同功能的部分不进行解释,它们可以通过同样的符号来表示。
笔记本电脑61的外壳4容纳印刷电路板62。印刷电路板62具有印刷线路板63及设置有隆起42的电路元件12。印刷线路板63在绝缘衬底21上设置有衬垫23。
如图7所示,印刷线路板63上的衬垫23包括第一至第三衬垫23a,23b,23c。根据本实施例的第一至第三衬垫23a,23b,23c分别具有四个延伸部34,34,34,34。每个衬垫23的延伸部23的总面积在所有衬垫23中都一样。
四个延伸部34彼此间隔相等距离沿着衬垫体33的外围设置。四个延伸部34设置在要引出导电布线图案24的方向。在本实施例中,一些延伸部34并没有与导电布线图案24连接而是保持空置。
如图7所示,衬垫23设置为其间隙g相邻排列。导电布线图案24沿着间隙g布线。如图8所示,隆起42的一部分进入到间隙g中,并与衬垫23的外围表面37连接。
使用上述结构的印刷电路板62时,每个隆起42的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小,并因此得到稳定的焊接状态。也即,在衬垫23上提供延伸部34可以减少由接合到衬垫的导电布线图案24所产生衬垫面积的变化率。这使各个衬垫23的隆起42的焊接状态大体统一。根据本实施例的印刷电路板62,导电布线图案24与延伸部34接合,因此每个衬垫的面积并不随着与其连接的导电布线图案24的影响而改变,并相应地可以得到更统一的焊接状态。
在印刷线路板63的排布中,衬垫23及导电布线图案24分别在不同步骤设计。根据本实施例的衬垫23具有多个彼此相隔相等间距围绕着衬垫体33设置的延伸部34。如果这种衬垫形状作为标准设计,它可以支持多种导电布线图案24。也即,所有需要在印刷线路板63的布图设计中作的就是设计与要安装的电路元件相应的导电布线图案24,并不需要对衬垫进行涉及。
参考图9和10可以解释作为根据本发明第四实施例的电子装置的笔记本计算机71。与根据第一和第三实施例的便携式计算机1,61的相应部分具有相同功能的部分在此不作解释,且由相同的符号表示。
笔记本电脑71的外壳4内部含有印刷电路板72。印刷电路板72具有印刷线路板73和设置有隆起42的电路元件12。印刷线路板63具有多个设置在绝缘衬底21上的衬垫23。如图9所示,导电布线图案24与衬垫23的衬垫体33连接。如图10所示,隆起42的一部分进入到间隙g中并与衬垫23的外围表面37连接。
当采用上述结构的印刷电路板72时,每个隆起42的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小。当导电布线图案24连接至衬垫23时,本实施例的衬垫23的衬垫面积改变。即使当衬垫面积由于导电布线图案的连接而改变时,衬垫23由于延伸部34而具有较大的初始面积,因此衬垫面积的变化率较小。这使得各衬垫23的隆起42的焊接状态大致统一。
通过衬垫体33连接导电布线图案24的衬垫形状并不都限定在本实施例中的衬垫23的形状。导电布线图案24可以与根据第一或第二实施例的衬垫23的衬垫体33相连。
参考图11和12可以解释作为根据本发明第四实施例的电子装置的笔记本计算机71。与根据第一和第三实施例的便携式计算机1,61的相应部分具有相同功能的部分在此不作解释,且由相同的符号表示。笔记本电脑81的外壳4在其内部容纳印刷电路板82。如图11所示,印刷电路板82具有印刷线路板11和半导体封装83。印刷线路板11可以具有符合本实施例的衬垫形状,或者可以是市场上通用的印刷线路板。
在本实施例中,作为对封装83的解释一个例子给出了BGA封装。然而,需要注意,半导体封装83并不只限于BGA封装,LGA或者其他封装都可以使用。也即,隆起42并不需要与半导体封装连接,但是它们也可以设置在印刷线路板上。
半导体封装83含有封装体84。封装体84包括绝缘衬底21,多个衬垫23,多个导电布线图案24,及焊阻26。
如图12所示,衬垫23具有衬垫体33及延伸部34。各衬垫的衬垫体33及延伸部34的总面积都是一样的。符合本实施例的第一至第三衬垫23a,23b,23c分别具有四个延伸部34,34,34,34。每个衬垫23的四个延伸部34的总面积相等。
衬垫23以间隙g相邻方式排列。导电布线图案24沿着间隙g布置。如图11所示,隆起42的一部分进入到开口g中,并与衬垫23的外围表面37连接。
半导体封装83安装在印刷线路板11上。隆起42设置在封装体84的底表面上。因为隆起42与印刷线路板11上的衬垫23连接,半导体封装83通过隆起42与半导体封装83电连接。
当采用这种设置的半导体封装时,各隆起42的焊接状态受与衬垫23接合的导电布线图案24的数量及尺寸的影响减小,从而得到稳定的焊接状态。也即,在衬垫23上设置延伸部34可以减少由于与衬垫接合的导电布线图案24产生的衬垫面积变化率。根据本实施例的半导体封装83,导电布线图案24连接至延伸部34从而各衬垫的面积不会由于与其连接的任何导电布线图案的影响而改变,相应地可以得到更统一的焊接状态。
半导体封装83的形状并没有限制于本实施例中的衬垫23的形状。比如,任何符合第一,二,四实施例,位于印刷线路板11,53,73上的衬垫形状都可以使用。
以上解释了根据第一到第五实施例的笔记本电脑1,51,61,71,81。然而,需要注意,本发明的实施例并不局限于笔记本电脑。符合每个实施例的配置可以由任何合适的元件组合。
比如,衬垫23的形状并不一定是圆形的。举例来说,可以采用如图13中所示的矩形的衬垫23。本发明中实施例的电子装置并不限于笔记本电脑,本发明可以应用于许多其他形式的电子装置,比如移动电话,数码相机,数码摄像机及PDA。
本领域的技术人员可以对本发明作其它的利用及修改。因此,本发明领域广泛,并不限于特定细节及这里展示的代表性实施例。因此,在不脱离权利要求及其等同物所确定的总的发明概念的范围和精神的前提下,可作出各种改进。
Claims (20)
1、一种印刷线路板,其特征在于,包括:
绝缘衬底(21);
多个形成在所述绝缘衬底(21)上的地(23);
与所述地耦接的导电布线图案(24);及
覆盖所述绝缘衬底(21)的保护膜(26),其在对应于所述可应用的地的位置具有大于各个所述地的外缘的开口(31),
其中多个地(23)中的每一个都包括具有沿着所述开口(31)的开口边缘(31a)的间隙(g)的本体部(33),及从所述本体部(33)的一部分在所述间隙上(g)延伸至所述开口(31)的开口边缘(31a)的延伸部(34)。
2、如权利要求1所述的印刷线路板,其特征在于,所述导电布线图案(24)与所述延伸部(34)连接。
3、如权利要求1所述的印刷线路板,其特征在于,所述导电布线图案(24)与所述延伸部(34)连接且比所述延伸部(34)的宽度小。
4.、如权利要求1所述的印刷线路板,其特征在于,各地(23)的所述本体部(33)的面积和所述地(23)的所述延伸部(34)的面积的总和都与其它地相同。
5、如权利要求1所述的印刷线路板,其特征在于,所述多个地(23)这样设置,使得在所述本体部(33)和各地(23)的所述开口边缘(31a)之间的间隙(g)相邻排列。
6、如权利要求1所述的印刷线路板,其特征在于,所述导电布线图案(24)布置为使形成在所述本体部(33)和所述开口边缘(31a)之间的各间隙(g)位于与所述导电布线图案(24)连接的地(23)和另一个与所述导电布线图案(24)不连接的地之间的位置。
7、如权利要求1所述的印刷线路板,其特征在于,各个地(23)都具有多个以彼此分离的方式设置的延伸部(34),所述多个延伸部(34)的面积之和与其它地(23)的延伸部分(34)的面积之和相同。
8、如权利要求7所述的印刷线路板,其特征在于,所述多个延伸部(34)被设置为沿着所述本体部(33)等距排列。
9、如权利要求1所述的印刷线路板,其特征在于,进一步包括:
多个各自与所述多个地(23)中的相应的地(23)接合的隆起(42);和
电路元件(12,83),包括多个与所述多个地(23)中的相应的地(23)电连接以及接合的隆起(42)以形成印刷电路板(5,52,62,72,82)。
10、如权利要求9所述的印刷线路板,其特征在于,各隆起(42)的一部分进入到所述本体部(33)与所述开口外缘(31a)之间的间隙(g),并与所述本体部(33)的外围表面(37)接合。
11、一种安装在印刷线路板上的半导体封装,其特征在于,包括:
绝缘衬底(21);
形成在所述绝缘衬底(21)上与所述印刷线路板(11)耦接的多个地;
与所述地(23)耦接的导电布线图案(24);及
覆盖所述绝缘衬底(21)的保护膜(26),其具有大于各个所述地的外缘的开口(31),其中多个地(23)中的每一个都包括与具有沿着所述开口(31)的开口外缘(31a)有的间隙(g)的本体部(33),及从所述本体部(33)的一部分延伸至所述开口(31)的开口边缘(31a)的延伸部(34)。
12、如权利要求11所述的半导体封装,其特征在于,所述导电布线图案(24)与所述延伸部(34)耦接。
13、如权利要求11所述的半导体封装,其特征在于,多个地(23)中各个地的所述本体部(33)的面积和延伸部(34)的面积的总和彼此相等。
14、一种电子装置,其特征在于:
外壳(4);
容纳在所述外壳(4)中的绝缘衬底(21);
形成在所述绝缘衬底(21)上的多个地(23);
与所述多个地(23)耦接的导电布线图案(24);
覆盖部分所述绝缘衬底(21)的保护膜(26);
与所述多个地(23)连接的多个隆起(42);及
通过所述多个隆起(42)与所述多个地(23)连接的电路元件(12,83);
其中多个地(23)中的每一个都包括:具有沿着所述开口(31)的开口外缘(31a)的间隙(g)的本体部(33),及从所述本体部(33)的一部分在所述间隙(g)上延伸至所述开口(31)的开口边缘(31a)的延伸部(34)。
15、如权利要求14所述的电子装置,其特征在于,所述导电布线图案(24)与其宽度大于所述导电布线图案(24)的所述延伸部(34)连接。
16、如权利要求14所述的电子装置,其特征在于,各个地(23)的所述本体部(33)的面积和所述延伸部(34)的面积的总和设置为与其它所述多个地(23)相等。
17、如权利要求14所述的电子装置,其特征在于,所述多个地(23)这样设置,使得在所述多个地(23)的本体部(33)及各地(23)的开口边缘(31a)之间的间隙(g)相邻排列。
18、如权利要求14所述的电子装置,其特征在于,所述导电布线图案(24)布置为使形成在所述本体部(33)和开口边缘(31a)之间的各间隙(g)位于与所述导电布线图案(24)连接的地(23)和另一个与所述导电布线图案(24)不连接的地(23)之间的位置。
19、如权利要求14所述的电子装置,其特征在于,所述多个地(23)每个都包括多个以彼此分离的形式设置的延伸部(34),所述多个地(23)中的第一地(23)的多个延伸部(34)的面积之和与所述多个地的第二地(23)的多个延伸部(34)的面积之和相等。
20、如权利要求19所述的电子装置,其特征在于,所述多个延伸部(34)设置为沿着所述本体部(33)彼此等距。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094878 | 2006-03-30 | ||
JP2006094878A JP2007273564A (ja) | 2006-03-30 | 2006-03-30 | プリント回路板、半導体パッケージ、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101048030A true CN101048030A (zh) | 2007-10-03 |
Family
ID=38648067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101639520A Pending CN101048030A (zh) | 2006-03-30 | 2006-11-30 | 印刷线路板,印刷线路板半导体封装及含有印刷电路板的电子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070253148A1 (zh) |
JP (1) | JP2007273564A (zh) |
CN (1) | CN101048030A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
CN101951725A (zh) * | 2009-07-10 | 2011-01-19 | 富士通株式会社 | 印刷电路板单元和电子装置 |
CN104427760A (zh) * | 2013-09-10 | 2015-03-18 | 株式会社小糸制作所 | 印刷电路板及车灯 |
CN104883815A (zh) * | 2014-02-28 | 2015-09-02 | 欧姆龙株式会社 | 柔性印刷基板、面光源装置、显示装置以及电子设备 |
CN110993578A (zh) * | 2018-10-03 | 2020-04-10 | 佳能株式会社 | 印刷回路板和电子装置 |
WO2021078030A1 (zh) * | 2019-10-21 | 2021-04-29 | 华为技术有限公司 | 一种电路板组件和电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7155214B2 (ja) | 2020-09-28 | 2022-10-18 | キヤノン株式会社 | プリント回路板及び電子機器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3353508B2 (ja) * | 1994-12-20 | 2002-12-03 | ソニー株式会社 | プリント配線板とこれを用いた電子装置 |
US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
JPH11354680A (ja) * | 1998-06-11 | 1999-12-24 | Sony Corp | プリント配線基板とこれを用いた半導体パッケージ |
US6552436B2 (en) * | 2000-12-08 | 2003-04-22 | Motorola, Inc. | Semiconductor device having a ball grid array and method therefor |
US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
US6987323B2 (en) * | 2002-02-05 | 2006-01-17 | Oki Electric Industry Co., Ltd. | Chip-size semiconductor package |
JP2003273145A (ja) * | 2002-03-12 | 2003-09-26 | Sharp Corp | 半導体装置 |
US6617655B1 (en) * | 2002-04-05 | 2003-09-09 | Fairchild Semiconductor Corporation | MOSFET device with multiple gate contacts offset from gate contact area and over source area |
DE10220047A1 (de) * | 2002-05-04 | 2003-11-20 | Jungheinrich Ag | Antriebssystem mit Umrichtersteuerung für Niederspannungs-Drehstrommotoren |
JP3780996B2 (ja) * | 2002-10-11 | 2006-05-31 | セイコーエプソン株式会社 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
JP3856130B2 (ja) * | 2002-10-11 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置 |
TWI241702B (en) * | 2003-07-28 | 2005-10-11 | Siliconware Precision Industries Co Ltd | Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure |
TWI234258B (en) * | 2003-08-01 | 2005-06-11 | Advanced Semiconductor Eng | Substrate with reinforced structure of contact pad |
KR100780496B1 (ko) * | 2004-03-24 | 2007-11-29 | 야마하 가부시키가이샤 | 반도체 장치, 자기 센서 및 자기 센서 유닛 |
-
2006
- 2006-03-30 JP JP2006094878A patent/JP2007273564A/ja not_active Withdrawn
- 2006-07-31 US US11/496,565 patent/US20070253148A1/en not_active Abandoned
- 2006-11-30 CN CNA2006101639520A patent/CN101048030A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101951725A (zh) * | 2009-07-10 | 2011-01-19 | 富士通株式会社 | 印刷电路板单元和电子装置 |
CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
CN104427760A (zh) * | 2013-09-10 | 2015-03-18 | 株式会社小糸制作所 | 印刷电路板及车灯 |
CN104427760B (zh) * | 2013-09-10 | 2018-05-01 | 株式会社小糸制作所 | 印刷电路板及车灯 |
CN104883815A (zh) * | 2014-02-28 | 2015-09-02 | 欧姆龙株式会社 | 柔性印刷基板、面光源装置、显示装置以及电子设备 |
US9970597B2 (en) | 2014-02-28 | 2018-05-15 | Omron Corporation | Flexible printed circuit board, planar light source apparatus, display apparatus, and electronic device |
CN104883815B (zh) * | 2014-02-28 | 2018-10-12 | 欧姆龙株式会社 | 柔性印刷基板、面光源装置、显示装置以及电子设备 |
CN110993578A (zh) * | 2018-10-03 | 2020-04-10 | 佳能株式会社 | 印刷回路板和电子装置 |
CN110993578B (zh) * | 2018-10-03 | 2024-05-07 | 佳能株式会社 | 印刷回路板和电子装置 |
WO2021078030A1 (zh) * | 2019-10-21 | 2021-04-29 | 华为技术有限公司 | 一种电路板组件和电子设备 |
EP4037441A4 (en) * | 2019-10-21 | 2023-01-11 | Huawei Technologies Co., Ltd. | PRINTED CIRCUIT BOARD AND ELECTRONIC DEVICE ASSEMBLY |
Also Published As
Publication number | Publication date |
---|---|
JP2007273564A (ja) | 2007-10-18 |
US20070253148A1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101048030A (zh) | 印刷线路板,印刷线路板半导体封装及含有印刷电路板的电子装置 | |
CN1229863C (zh) | 半导体装置及其制造方法、电路基板和电子装置 | |
CN1197153C (zh) | 半导体器件 | |
CN1291490C (zh) | 半导体器件及用于小型电子设备的照相机组件 | |
US8829667B2 (en) | Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same | |
CN1266920C (zh) | 摄像机模块 | |
CN1774804A (zh) | 用于电子元件封装的emi屏蔽 | |
CN1744795A (zh) | 电路器件及其制造方法 | |
CN100337327C (zh) | 半导体器件及其制造方法 | |
CN101692441B (zh) | 一种印刷电路板封装结构 | |
CN1756474A (zh) | 射频模块及其制造方法 | |
EP3576143A1 (en) | Film package and package module including the same | |
CN1956189A (zh) | 叠层半导体装置及叠层半导体装置的下层模块 | |
CN1956190A (zh) | 层叠型半导体模块 | |
CN1906759A (zh) | 元器件内组装及其制造方法 | |
CN1531069A (zh) | 电子装置及其制造方法 | |
CN100343989C (zh) | 集成电路芯片组件 | |
CN1947280A (zh) | 便携式通信设备和电池包 | |
CN1577840A (zh) | 半导体器件的堆叠封装 | |
CN1482677A (zh) | 电子元件 | |
CN101039387A (zh) | 接收机装置和接收机系统 | |
CN1763933A (zh) | 印刷电路板与引入其的电路单元 | |
CN108391451A (zh) | 图像拾取元件封装件、图像拾取装置以及用于制造图像拾取元件封装件的方法 | |
CN1134833C (zh) | 半导体装置及其制造方法、电路基板和电子装置 | |
CN1828882A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |