CN1154645A - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN1154645A
CN1154645A CN96122781A CN96122781A CN1154645A CN 1154645 A CN1154645 A CN 1154645A CN 96122781 A CN96122781 A CN 96122781A CN 96122781 A CN96122781 A CN 96122781A CN 1154645 A CN1154645 A CN 1154645A
Authority
CN
China
Prior art keywords
multilayer board
circuit
insulator
lsi
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96122781A
Other languages
English (en)
Other versions
CN1149905C (zh
Inventor
远矢弘和
吉田史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1154645A publication Critical patent/CN1154645A/zh
Application granted granted Critical
Publication of CN1149905C publication Critical patent/CN1149905C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一种多层印刷电路板，它包括电源层(7)，接地层(6)，信号层(5)和在层(5、6、7)之间的绝缘体夹层(8、9)，其特征是，电源层(7)上设置有布线形式的阻抗产生电路(11、12、13)。阻抗产生电路可由线圈形线图形(11)，交叉线图形(12)或螺旋线图形(13)构成。本发明能提供较大电感，由此减小用IC/LSI操作产生的并流入去耦电容器的高频电源电流。可识别流入电源层的电流流通路径，由此能为每个IC/LSI提供用作高频电源电流源的最佳去耦电容器。

Description

多层印刷电路板
本发明涉及多层印刷电路板(PWB)，特别涉及其上安装诸如晶体管，集成电路(IC)和大规模集成电路(LSI)的电路元件的多层印刷电路板。
众所周知，其上安装诸如晶体管、集成电路(IC)、和大规模集成电路(LSI)的电路元件的多层印刷电路板产生电磁噪声，这种电磁噪声引起其中包含有多层印刷电路板的电子装置或其它电子装置的故障。
由于电路的寄生电容量或寄生互感，或高频电流流入电源线产生的电流而产生的称之为共模的辐射，常常会引起这些电磁噪声。由于辐射的产生机理复杂，因而不能在辐射源附近进行有效的测试。因此，通常利用其中装有电子装置的金属盒进行电磁屏蔽。
图1展示了用于防止电磁噪声的常规测试。通常，在IC/LSI 3的附近，在电源线16构成的电源线与印刷电路板的接地层17构成的地线之间并联去耦电容器4。这里的IC/LSI 3是高频功率供流源。IC/LSI 3转换操作产生的并流过供电层16的高频功率供电电流用IC/LSI 3附近的去耦电容器4旁路到地。此外，还抑制由于IC/LSI 3的转换操作产生的IC/LSI 3的供电端的电压波动。
作为常规多层印刷电路板中电源线的电源线16是用全导电材料如铜制成的完全的单面层。将电流通过的平面增到最大，并使电源线中的电阻值减到最小，可有效地抑制DC电源电压的波动。
但是，上述常规多层印刷电路板的问题是，设计者不能控制随IC/LSI操作产生的并通过去耦电容器流进电源层的高频功率电源电流。
具体地说，在全平面层中，由于电源层中的小阻抗，来自IC/LSI的高频电源电流不仅流进位于某个IC/LSI附近的去耦电容器，也流入其它IC/LSI附近的去耦电容器。因此，在整个多层印刷电路板中高频电源电流的分布很复杂，因此很难或者说不可能分析高频电源电流的分布。而且，不可能确定与每个IC/LSI相关的去耦电容器的最佳电容量。
由于供电层由全平面层本身构成，因此，高频电源电流沿复杂的路径流入电源层通路，并构成能引起电磁辐射和安全性损坏的大环路。
如图2所示，例如，假设电路包括由此流过最大高频电源电流的IC/LSI3c，由此流过第2最大高频电源电流的IC/LSI 3d，和由此流过最小高频电源电流的IC/LSI 3e，这些IC/LSI并联连接在电源线16与接地线17之间。图示电路还包括位于IC/LSI 3c附近有最大电容量和最小阻抗Z的去耦电容器4d，位于IC/LSI 3d附近有第2最大电容器和第2最小阻抗Z的去耦电容器4e，位于IC/LSI 3e附近有最小电容量和最大阻抗Z的去耦电容器4f。根据从IC/LSI 3c至3e流过的高频电源电流确定这些IC/LSI的电容量，该电路存在以下问题。
由于位于IC/LSI 3e附近的去耦电容器4f的阻抗大于其它去耦电容器3c和3d的阻抗、例如，来自IC/LSI 3e的全部高频电源电流不通过去耦电容器4f旁路到地线17，因此，部分高频电源电流流入构成大电流环路区的IC/LSI 3c或3d。结果，会造成电磁噪声增大和安全性相应地损坏等问题。
当来自IC/LSI 3e的高频电源电流不通过位于其附近的去耦电容器4f旁路时，进入其它电容器的高频电源电流会引起通过高频电源电流的供电线内的阻抗增大。结果，AC电压波动增大，因而使IC/LSI 3e自身的稳定操作出现有害的波动。
因此，如上所述，通常用其中装有电子装置的盒子作电磁屏蔽。但是，但金属盒有用于操作电子装置的开口，因而，不能防止电磁噪声外漏。
93年9月10日公开的日本未审查专利公开平5-235679提出一种印刷电路板，其中在电路板上构成至少一个接地图形，用作去除噪声滤波器的接地图形。接地图形中的一个连接到紧靠噪声源的电路部件的接地部分。
92年10月26日公开的日本未审查专利公开平4-302498提出一种印刷电路板，它包括在电路图形上形成的绝缘层和连接到接地图形的导电层，由此防止发生来自信号线的高频噪声辐射。
92年1月8日公开的日本未审查专利公开平4-3489提出在印刷电路板上形成传输线的方法。该方法包括步骤：在衬底的一个表面上形成图形，形成覆盖图形的绝缘层，在绝缘层上形成导电层，由此，用图形、绝缘层和导电层确定传输线，并除去衬底另一表面上的影响传输线的淀积铜箔。
92年4月13日公开的日本未审查实用新型特开平4-43016提出一种印刷滤波器，它包括印刷在其上下表面上的线圈形膜和电容器布线图形，并在膜的上下表面上淀积磁性材料，由此建立有闭合磁路的线圈。
91年12月4日公开的日本未审查专利公开平3-273699提出一印刷电路板，它包括通孔和多个图形表面，其特征是在图形表面之间夹有磁性材料层。
91年9月11日公开的日本未审查专利公开平3-208391提出一种混合集成电路部件，其中包括由磁性材料和导电材料的层状结构构成的复合电感器和电介质材料和导电材料的层状结构构成的复合电容器，电感器与电容器相重迭，以确定单个衬底。衬底上形成有用于安装电子部件的接收部分。
1989年1月27日公开的日本未审查专利公开昭64-25497提出一种电感元件，它包括在绝缘衬底上形成的第1导电层，在整个第1导电层上形成的磁性材料层，和在第1导电层上形成的并用磁性材料层覆盖的第2导电层。
1988年12月7日公开的日本未审查专利公开昭63-300593提出一种陶瓷复合衬底，它包括有确定导磁率的第1磁性材料衬底，在第1磁性材料衬底上印刷的导电材料构成的线圈图形，线圈的内电极末端连至其它电路，在线圈图形上形成的第2磁性材料衬底，它与线圈图形和第1磁性材料衬底共同运行，以确定有一定电感量的电感元件。
1986年10月23日公开的日本未审查实用新型公开昭61-173167提出一种复合电感器衬底，它包括由8种形状导电图形和磁性材料层的层状结构构成的多个电感元件，电感元件是横向排列的8种形状，磁性材料层是由跨过8种形状的交叉点的8种形状的横向延伸的槽形成的。
1986年3月11日公开的日本未审查的实用新型公开昭61-38970提出一种印刷电路板，它包括衬底，在整个衬底上用铜箔形成的图形，图形上加使用形隔音的第1光刻胶，在第1光刻胶的上表面加含磁粉的树脂，并在树脂的上表面加第2光刻胶。
为克服现有技术中存在的所述缺陷，本发明的目的是，提供一种多层印刷电路板，它能减小由IC/LSI操作而产生的并流入去耦电容器的高频电源电流。
本发明的另一目的是，提供一种多层印刷电路板，它能控制因IC/LSI操作而产生的并流入供电层的高频电源电流和引起的辐射噪声。
本发明还有一个目的是，提供一种多层印刷电路板，使安装其上的IC/LSI能稳定操作。
本发明还有一个目的是，提供一种能明显减小辐射噪声的多层印刷电路板。
提供的多层印刷电路板包括至少一层供电层，至少一层接地层，至少一层信号层，和层间绝缘体夹层，其特征是，电源层设置有用于产生阻抗的布线形式的电路。
在电源层之间的绝缘体夹层中最好含磁性材料。
电源层最好位于接地层之间，电源层与接地层之间有绝缘体夹层。
除包含磁性材料的绝缘体外的其它绝缘体，是只有介电特性的绝缘体。
接地层最好是无孔和无布线的完全平面层，只有通孔和辅助孔。其优点是能确保最小的信号线通路，即，使反向电流通路减至最小。
最好用在限制区内产生的电感大于其它区中产生的电感的线图形构成产生阻抗的电路。此外，最好用线圈线图形、交叉线图形和螺旋线图形中的至少一种构成阻抗产生电路。这些图形的优点是确保有较长的线长度。
最好用Sendust(铁硅铝磁合金)粉、NiZn系列烧结铁氧体或铁氧体粉和树脂的混合物构成电源层之间的绝缘体夹层。
如上所述，按本发明的多层印刷电路板的特征是，电源层上设置有用于产生阻抗的布线形式的电路。例如，产生阻抗电路可以形成为图6A所示的线圈形线图形或曲折线形图形11。线圈线形图形11的线长度比两点间相互简单连接图形的直线长度要长。由于线图的电感量与线长成正比。有线圈形线图形11的阻抗产生电路的电感量大于有直线图形的电路的电感量。结果，不用任何元件就可能有较大的电感量。
当需要建立大线电感量，但又受到印刷电路板的面积限制时，最好采用图6C所示螺旋线图形13。电感量随线圈形线图形11中的线长成正比例增大，而螺旋线图形13的优点是电感量按螺旋线匝数的平方正比例增大。
螺旋线图形的一端直接与电源层连接，另一端通过接地层和表面层中的一层与电源层连接。
换言之，在建立的螺旋线图形13时，从螺旋线图形13的内部端18开始的布线必须通过通孔到接地层并用尽可能短的线长构成线图。或通过通孔伸到其上安装有电子元件的表面上，并与表面层上的电容器低阻抗连接，然后再伸回到电源层。
将常规的完全平面形电源层与本发明的设置有阻抗产生电路的供电层相比，本发明的特征是，设计者能识别电流流通路径，能确定每个IC/LSI用的高频电源电流的最佳去耦电容器。
阻抗产生电路可以是图6B所示交叉形或十字形线图形12。或者，采用交叉线图形12与线圈形线图形11和/或螺旋线图形13的组合。交叉线图形12是线圈形线图形11的简化形。应注意，线形图形的形状并不限于图6A至6C所示形状。
如图7所示，这里提出了包括金属板14和在金属板14上形成的磁性材料平面层15的层状结构。用下式计算A-A′之间的层状结构的单位面积阻抗Z：
Z＝Psd+jωμo(μa-1)d式中″Psd″是由集肤效应引起的阻抗，″jωμo(μa-1)d″是磁性材料层15引起的阻抗，″μo″是真空导磁率，″μa″是磁性材料层的相对导磁率，″d″是磁性材料层15的厚度。
因此，假设，其上形成有阻抗产生电路的电源层与图7中的金属板14对应，在供电层之间设置对应于磁性材料层5的含磁性物质的磁性材料的绝缘体夹层、就能增大电源层的阻抗Z，结果，能增大电源层的线阻抗，能用磁性材料层15增大电源层的布线电感量。
以下将说明用阻抗产生电路能产生电源层布线分布电感的原因。如图9所示、假设电路包括由其流过最大高频功率供电电流的IC/LSI 3c，由其流过第2最大高频电源电流的IC/LSI 3d，和由其流过最小高频电源电流的IC/LSI 3e，这些IC/LSI与电源线16和接地线17并联连接。图示电路还包括位于IC/LSI3c附近有最大电容量和最小阻抗Z的去耦电容器4d，位于IC/LSI 3d附近有第2最大电容量和第2最小阻抗Z的去耦电容器4e，和位于IC/LSI 3e附近有最小电容器和最大阻抗Z的去耦电容器4f。按来自IC/LSI 3c至3e的高频电源电流确定这些IC/LSI的电容量。图9所示电路与图2所示电路的差别是，在IC/LSI 3c至3e与电压源18之间分别有电感10a、10b和10c。
若电感10a至10c不是按图9所示方式设置，由于去耦电容器4d至4f有不同的阻抗，例如，位于IC/LSI 3e附近的去耦电容器4f有最大阻抗、由IC/LSI 3e来的全部高频电源电流不通过去耦电容器4f旁路到地线17，则有一部分高频电源电流流入IC/LSI 3c或IC/LSI 3d。即，只有去耦电容器4d至4f不能使IC/LSI3c至3e间的高频相互隔离。
另一方面，如图9所示，给电源层16设置电感10a、10b和10c，就有可能使来自IC/LSI 3c至3e的高频电源电流通过位于其附近去耦电容器4d至4f旁路，由此使电流环路小，防止来自IC/LSI的高频电源电流进入其它IC/LSI。结果，可以使IC/LSI 3c至3e间的高频相互隔离。
电源层最好包括用降低了的直流电压降将直流电流全部分配到印刷电路板的主要布线，和用于提高高频阻抗使电路高频隔离的分支布线，高频隔离的电路安装在多层印刷电路板上，并彼此独立运行。
多层印刷电路板最好包括第1电容器和第2电容器。第1电容器连接到各分支布线与各电路之间的接点上，并与电路的高频电流电流特性相适应。第2电容器连接到主布线与用于第1电容器的辅助运行的支布线之间的接点。
支布线相当于上述的阻抗产生电路。第1和第2电容器可以是去耦电容器。
含在绝缘体中的磁性材料的导磁率最好包括在预定频带内不减小的实数部分和在预定频带内有一致性能的虚数部分。即，如图8A所示，含在绝缘体中的磁性材料的导磁率μ的实数部分μ1在频率大于预定频率时有很小程度的减小，而在频率大于预定频时导磁率的虚数部分μ2有小量增大。这里的预定频率可选为几百兆赫，如图8A所示。
用上述包含在绝缘体中的磁性材料的原因是，当用上述阻抗产生电路不能获得充分分布的电感时，用上述的包含在绝缘体中的磁性材料具有使分布的电感随导磁率μ的实数部分μ1成正比例增大的优点。为了使由IC/LSI流出并流入电源层的高频电源电流在IC和/或其它有源元件构成的电路中，高频隔离并能彼此独立运行，必须使含在绝缘体中的磁性材料的导磁率μ的实数部分μ1在大于几百兆赫的频率下有小的下降趋势。
另一方面，含在绝缘体中的磁性材料的导磁率μ的数部分μ2用作电阻器，有在高频下针对电感补偿功能而降低阻抗的功能。因此，必须使导磁率μ的虚数部分μ2在大于几百兆赫的频率有小的增长趋势。
含在绝缘体中的磁性材料最好有不饱和的磁滞特性，并由通过安装在多层印刷电路板上并彼此独立运行的电路的直流电流激励。换句话说，绝缘体中包含的磁性材料最好有较大的饱和磁通密度Bs和较小的剩余磁通密度Br，并由通过安装在多层印刷电路板上的单独电路的电流确定值，如几安培的电流而激励。即，必须使所谓B-H曲线的磁化曲线中的磁滞特性不饱和，如图8B所示。但能用一定的电流量如几安培的电流激励。图8B中纵坐标轴B表示磁通密度、横坐标轴H表示与电流成正比的磁场。
就高频电源电流通过阻抗产生电流而言，象通过由于IC/LSI转换操作产生的电流一样，能瞬时流过大安培数电流。这种情况下，能激励含在绝缘体中的磁性材料。
上述的本发明有以下优点。
按本发明，不用其他任何元件，只用具有阻抗产生电路的电源层就能建立较大的电感量。因此，能减小由于IC/LSI操作而产生的高频电源电流，并使其流入安装在大面积中的去耦电容器。
此外，按本发明，设计者能识别流入供电层的电流流通路径，因此可以为各IC/LSI确定用作高频电源电流源的最佳去耦电容器。
给电源层之间加含磁性材料的缘体体的绝缘体夹层，可使供电层的阻抗更大，由此提高上述功效，还可以为每个IC/LSI用的去耦电容器确定最佳容量，由此，能容易地减小IC/LSI的电源端的交流电压波动。结果，每个IC/LSI能稳定运行。
按本发明，设置有阻抗产生电路的电源层，能提高去耦电容器的滤波作用。因此能抑制辐射噪声产生。此外，阻抗产生电路与电源层之间的含磁性材料的绝缘体夹层共同运作能明显抑制来自多层印刷电路板的电磁辐射。
通过以下结合附图所作的说明，本发明的上述目的和其它目的和发明的优点将显而易见。在全部附图中，相同的符号表示相同或相似的部件。
图1是说明包括位于IC/LSI附近的去耦电容器的常规电路的示意图；
图2是说明包括位于IC/LSI附近的去耦电容器的常规电路的平面图；
图3是说明按本发明第1实施例制成的多层印刷电路板的供电层的平面图；
图4是按本发明第1实施例构成的多层印刷电路板的剖视图；
图5是说明按本发明第1实施例制成的安装在多层印刷电路上的供电电路的示意图；
图6A、6B和6C是阻抗产生电路的平面图；
图7是说明本发明功能的层状结构透视图；
图8A是说明本发明所用磁性材料的导磁率与频率的关系图；
图8B是本发明所用磁性材料的磁通密度与磁场的关系图；
图9是应用本发明的电路实例的平面图；
图10A是没应用本发明的防止在衬底中受辐射磁场作用曲线图；
图10B是应用本发明的防止在衬底中受辐射磁场作用曲线图；
图11A是没用本发明的印刷电路板中的磁场测试结果图；
图11B是应用本发明的印刷电路板中的磁场测试结果图；
如图4所示，按本发明第1实施例制成的多层印刷电路板由信号层5、接地层6和电源层7和淀积其间的绝缘体夹层8和9总数为8层的印刷电路板构成。
具体地说，按从最上层到底导的顺序淀积信号层5，接地层5，信号层5，信号层5，接地层6，电源层7，接层6和信号层5。在信号层5之间，信号层5与接地层6之间夹有只有介电特性的绝缘体8，面夹在电源层7之间的绝缘体夹层是含磁性材料的绝缘体9。例如，绝缘体9含Sendust粉，NiZn系列烧结铁氧体，或铁氧体粉与树脂混合物磁性材料。
如图3所示，电源层7上设置有主要布线1和许多分支布线2。主要布线1用铜箔构图，并用于按降低了的直流电压降将直流电流分配到整个印刷电路板。分支布线2用于提高高频阻抗，以使电路3与高频隔离。电路3安装在印刷电路板上并彼此独立运行。阻抗产生电路的分支布线2由图6A所示线圈式线图形11和图6B所示交叉线图形12组合构成。
作为第1电容器的第1去耦电容器4在低阻抗下连接到每个分支布线2与每个独立电路3之间的接点。第1去耦电容器4与相关电路3的高频电源电流特性适应。同样，作为第2电容器的第2去耦电容器4a连接到主要布线1与每个分支布线2之间的接点。第2去耦电容器4a有第1去耦电容器4的辅助操作功能。
彼此独立的电路3由IC和/或其它有源元件构成。图3中，电路3和去耦电容器4，4a不安装在电源层7上，是在表面层上，并通过通孔(未画出)连接到电源层7。
在其上设置有布线形式的阻抗产生电路的电源层7之间加含磁性物质的绝缘体夹层能使电源层7的线阻抗比常规的全平面电源层的阻抗高。此外，这里用含磁性材料的绝缘体9能提高电源层7的电感量。
假定这里的供电电路如图5所示。电路包括IC/LSI 3a和3b，其中每个IC/LSI均连接在电源层7构成的电源线与接地层6构成的接地线之间，去耦电容器4a和4b连接在电源线7与接地线6之间并分别与IC/LSI 3a和3b并联，去耦电容器4c与去耦电容器4a，4b，IC/LSI 3a，3b串联，并接地。在上述多层印刷电路板上建立图5所示电路，用电源层7上形成的阻抗产生电路的布线，可使其具有分布电感10。
分布电感10与去耦合容器4a、4b和4c共同构成滤波器，由此抑制由IC/LSI操作引起的并流入电源线的高频电源电流。由于可用电源层7上形成的阻抗产生电路的结构控制分布电感10，因而，可确定上述滤波器所要求的稳定。
因此，用淀积与IC/LSI 3a和3b并联的去耦电容器4a和4b进行转换操作，与常规的印刷电路板相比，能明显地减小由IC/LSI操作产生的并流入电源线的高频电源电流。结果，能充分抑制由多层印刷电路板来的电磁辐射。而且，可抑制常规金属盒的电磁辐射外漏，因而，不必再用金属盒。
应注意，本发明产不限于上述实施例。例如，可构成除图6A至6C所示形式以外的其它形式的阻抗产生电路。多层印刷电路板的层数和每层的结构也不限于图4所示的层数和结构。
图10A和10B展示出来自电子装置，具体地说，是来自工程技术工作站(EWS)的辐射电磁场的测试结果。图10A展示出有全平面电源层的印刷电路板的测试结果，图10B展示出有按本发明的阻抗发生电路的电源层的印刷电路板的测试结果。
比较图10B与图10A所示测试结果，发现，明显抑制了按时钟频率(40 MHz)加倍的频谱(320 MHz，360 MHz，480 MHz，800 MHz，920 MHz)，因此，电磁辐射必然会下降。
图11A和11B展示了在有全平面供电层的有机板上和有按本发明的电源层的板(EWS)上用磁场测试探头扫描获得的靠近磁场外形区的测试结果。图11A是对有机板的测试结果，而图11B是有阻抗产生电路的供电层的多层印刷电路板的测试结果。在相应于时钟频率(40 MHz)二倍波的频率80MHz进行测试。图11A和11B中，深色区是指有较小磁场强度的区域。图11A和11B中，左下部的深色部分是淀积的作为噪声源的CPU和超LSI。
与图11A至11B所示靠近磁场外形区的测试结果相比，发现，图11B所示靠近磁场外形区在左下部的CPU和大LSI淀积部分有更大磁场强度，在右上部(即，减少向周围扩散部分)有较小的磁场强度。
这就是说，用作噪声源的来自CPU和/或超LSI的高频电源电流通过与CPU或LSI并联的淀积的去耦电容器有效地旁路到地线，因此流入其它LSI/IC的电流减小。因此证明，用布线方式使IC/LSI相互隔离能提高去耦效果。

Claims (13)

1.一种多层印刷电路板，包括：至少一层电源层(7)；至少一层接地层(6)；至少一层信号层；和在层(5、6、7)之间的绝缘体夹层(8、9)，其特征是，电源层(7)上设置由布线形式产生阻抗的电路(11、12、13)。
2.按权利要求1的多层印刷电路板，其特征是，电源层(7)包括主要布线(1)，它用于按降低了的电压降将直流电流全部分配给印刷电路板，和分支布线(2)，它用于提高高频阻抗，使电路(3)高频隔离，电路(3)安装在多层印刷电路板上，并彼此独立运行。
3.按权利要求2的多层印刷电路板，还包括：第1电容器(4)，它连接到每个分支布线(2)与每个电路(3)之间的接点，第1电容器(4)与相关电路(3)的高频电源电流特性适应；和第2电容器(4a)，它连接到主要布线(1)和分支布线(2)之间的接点，用于第1电容器(4)的辅助操作。
4.按权利要求1至3中任何一项的多层印刷电路板，其特征是，电源层(7)之间的绝缘体夹层(9)中包含磁性材料。
5.按权利要求1至3中任何一项的多层印刷电路板，其特征是，电源层(7)位于接地层(6)之间，电源层(7)与接地层(6)之间有绝缘体(9)夹层。
6.按权利要求1至3中任何一项的多层印刷电路板，其特征是，除了含磁性材料的绝缘体(9)，绝缘体(8)是只有介电特性的绝缘体。
7.按权利要求1至3中任何一项的多层印刷电路板，其特征是，接地层(6)是其上无布线和孔的全平面层，只有通孔和辅助孔。
8.按权利要求1至3中任何一项的多层印刷电路板，其特征是，阻抗产生电路(11、12、13)由在限定区内产生的，电感比其它区中产生的电感大的线形图形构成。
9.按权利要求1至3中任何一项的多层印刷电路板，其特征是，阻抗发生电路由线圈形线图形(11)，交叉线图形(12)和螺旋线图形(13)中的至少一种构成。
10.按权利要求9的多层印刷电路板，其特征是，螺旋线图形(13)一端直接与电源层(7)连接，另一端通过接地层(6)和表面层中的一层与电源层(7)连接。
11.按权利要求4的多层印刷电路板，其特征是，绝缘体(9)中含的磁性材料的导磁率有实数部分和虚数部分，实数部分在预定频带中不减小，虚数部分在预定频带中有均匀特性。
12.按权利要求11的多层印刷电路板，其特征是，实数部分在大于预定频率的频率下有小程度的减小，虚数部分在大于预定频率的频率下有小程度的增大趋势。
13.按权利要求4的多层印刷电路板，其特征是，绝缘体(9)中含的磁性材料有不饱和的磁滞特性，并能由通过安装在多层印刷电路板上的彼此独立运行的电路(3)的电流激励。
CNB961227818A 1995-09-14 1996-09-14 多层印刷电路板 Expired - Lifetime CN1149905C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP236488/95 1995-09-14
JP23648895 1995-09-14
JP236488/1995 1995-09-14
JP8137904A JP2734447B2 (ja) 1995-09-14 1996-05-31 多層プリント基板
JP137904/96 1996-05-31
JP137904/1996 1996-05-31

Publications (2)

Publication Number Publication Date
CN1154645A true CN1154645A (zh) 1997-07-16
CN1149905C CN1149905C (zh) 2004-05-12

Family

ID=26471068

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961227818A Expired - Lifetime CN1149905C (zh) 1995-09-14 1996-09-14 多层印刷电路板

Country Status (5)

Country Link
US (1) US6075211A (zh)
EP (1) EP0763967A3 (zh)
JP (1) JP2734447B2 (zh)
KR (1) KR100203033B1 (zh)
CN (1) CN1149905C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397702C (zh) * 2003-07-30 2008-06-25 日本电气株式会社 平行平板线型元件、电路板
CN101534601B (zh) * 2008-03-10 2010-09-22 英业达股份有限公司 用于印刷电路板的走线载体
CN103369817A (zh) * 2012-04-09 2013-10-23 佳能株式会社 印刷电路板
CN108696801A (zh) * 2017-04-05 2018-10-23 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
CN110087391A (zh) * 2019-04-02 2019-08-02 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
CN112996225A (zh) * 2019-12-13 2021-06-18 三星电机株式会社 包括噪声移除单元的电路板

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055488B2 (ja) * 1997-03-03 2000-06-26 日本電気株式会社 多層プリント基板及びその製造方法
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
JP3782577B2 (ja) * 1998-04-15 2006-06-07 キヤノン株式会社 多層プリント配線板及び該配線板を備えた電子機器
JP2970660B1 (ja) * 1998-06-30 1999-11-02 日本電気株式会社 プリント基板
JP3214472B2 (ja) * 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2001125943A (ja) * 1999-10-28 2001-05-11 Nec Corp 電源デカップリング回路の設計方法および設計支援システム
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
JP2001167139A (ja) 1999-12-06 2001-06-22 Nec Corp 電源デカップリング設計方法及び設計支援システム
KR100336455B1 (ko) * 2000-03-29 2002-05-11 문규 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치
WO2002001928A1 (en) * 2000-06-26 2002-01-03 3M Innovative Properties Company Vialess printed circuit board
JP4599678B2 (ja) * 2000-07-19 2010-12-15 日本電気株式会社 多層プリント回路基板
DE10035584A1 (de) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty Mobilfunkgerät
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
JP2002164713A (ja) * 2000-11-28 2002-06-07 Tdk Corp 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造
JP2002259478A (ja) 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置
JP2002335107A (ja) 2001-05-08 2002-11-22 Nec Corp 伝送線路型コンポーネント
US6937480B2 (en) 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6933800B2 (en) * 2001-08-16 2005-08-23 Dell Products L.P. Printed circuit suppression of high-frequency spurious signals
KR100842643B1 (ko) * 2002-05-10 2008-06-30 삼성전자주식회사 인쇄회로 기판에서 캐패시터들을 형성하는 장치 및 방법
US6995322B2 (en) 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
WO2004082065A1 (ja) * 2003-03-12 2004-09-23 Nec Corporation 電源分配回路
US20040197284A1 (en) * 2003-04-04 2004-10-07 Frederic Auguste Cosmetic composition comprising a volatile fatty phase
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
US7353421B1 (en) * 2004-04-08 2008-04-01 Sun Microsystems, Inc. Method and apparatus for determining and allocating clock frequencies for plurality of processing units on system start-up or resetting of the system
JP4273098B2 (ja) 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
JP4717598B2 (ja) 2004-12-16 2011-07-06 キヤノン株式会社 レーザー回路基板
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
JP4624415B2 (ja) 2005-04-13 2011-02-02 ルネサスエレクトロニクス株式会社 電子装置
JP4047351B2 (ja) 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
JP2007234851A (ja) * 2006-03-01 2007-09-13 Daikin Ind Ltd 基板及び装置
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
KR101228925B1 (ko) * 2006-06-02 2013-02-01 엘지이노텍 주식회사 서지 전압 방지용 인쇄회로기판
JP5196868B2 (ja) 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
US7329958B1 (en) 2006-09-28 2008-02-12 Integrated Device Technology, Inc. Method and apparatus with power and ground strips for connecting to decoupling capacitors
DE102007055291A1 (de) * 2006-11-22 2008-06-26 Nec Tokin Corp., Sendai Mehrschichtige gedruckte Leiterplatte
JP5031696B2 (ja) * 2008-08-22 2012-09-19 シャープ株式会社 半導体装置
US8572840B2 (en) 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
JP6108887B2 (ja) * 2013-03-13 2017-04-05 キヤノン株式会社 半導体パッケージ及びプリント回路板
DE102014014776A1 (de) * 2014-10-04 2016-04-07 Paragon Ag Ablage zur Lagerung von aufladbaren Endgeräten mit einer Schaltungsträgeranordnung
JP6389132B2 (ja) * 2015-03-04 2018-09-12 本田技研工業株式会社 電子装置
EP3102010A1 (en) * 2015-06-02 2016-12-07 Tyco Electronics Svenska Holdings AB Power delivery network for a plurality of transceivers implemented on an integrated circuit
US10798818B2 (en) 2017-04-13 2020-10-06 Astec International Limited Power supplies including shielded multilayer power transmission boards
JP2020054661A (ja) * 2018-10-03 2020-04-09 株式会社サンセイアールアンドディ 遊技機
CN116705756B (zh) * 2023-08-03 2023-12-12 之江实验室 一种晶圆集成系统基板及直流压降优化方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6138970A (ja) * 1984-07-31 1986-02-25 Fuji Photo Optical Co Ltd 経内視鏡用ホログラム作成装置
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61173167A (ja) * 1985-01-28 1986-08-04 Matsushita Electric Ind Co Ltd チツプ抵抗器の抵抗値測定方法
JPS6369295A (ja) * 1986-09-10 1988-03-29 日本電信電話株式会社 配線基板
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板
JPS6425497A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Inductance element
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5039964A (en) * 1989-02-16 1991-08-13 Takeshi Ikeda Inductance and capacitance noise filter
DE3908902A1 (de) * 1989-03-15 1990-09-20 Siemens Ag Vorrichtung zur unterdrueckung von leitungsgefuehrten stoersignalen bei einem elektronik-modul
JP2980629B2 (ja) * 1990-01-10 1999-11-22 ティーディーケイ株式会社 混成集積回路部品の構造
JP2741090B2 (ja) * 1990-03-23 1998-04-15 キヤノン株式会社 プリント基板
JPH043489A (ja) * 1990-04-20 1992-01-08 Hitachi Denshi Techno Syst Kk プリント基板における伝送線路の形成方法
JPH0831705B2 (ja) * 1990-08-02 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｍｉ抑制回路カード
JPH04302498A (ja) * 1991-03-29 1992-10-26 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP3212657B2 (ja) * 1991-12-26 2001-09-25 シャープ株式会社 プリント回路基板
JPH05219729A (ja) * 1992-02-07 1993-08-27 Sony Corp 直流電源装置
JPH05235679A (ja) * 1992-02-21 1993-09-10 Murata Mfg Co Ltd 回路基板
JP2898814B2 (ja) * 1992-02-25 1999-06-02 株式会社日立製作所 印刷インダクタ付き多層配線板
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5285018A (en) * 1992-10-02 1994-02-08 International Business Machines Corporation Power and signal distribution in electronic packaging
JPH0652170U (ja) * 1992-12-16 1994-07-15 住友金属工業株式会社 セラミックス多層回路基板
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397702C (zh) * 2003-07-30 2008-06-25 日本电气株式会社 平行平板线型元件、电路板
CN101534601B (zh) * 2008-03-10 2010-09-22 英业达股份有限公司 用于印刷电路板的走线载体
CN103369817A (zh) * 2012-04-09 2013-10-23 佳能株式会社 印刷电路板
CN103369817B (zh) * 2012-04-09 2016-03-16 佳能株式会社 印刷电路板
US9326370B2 (en) 2012-04-09 2016-04-26 Canon Kabushiki Kaisha Printed circuit board
CN108696801A (zh) * 2017-04-05 2018-10-23 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
CN108696801B (zh) * 2017-04-05 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
CN110087391A (zh) * 2019-04-02 2019-08-02 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
CN110087391B (zh) * 2019-04-02 2022-05-06 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
CN112996225A (zh) * 2019-12-13 2021-06-18 三星电机株式会社 包括噪声移除单元的电路板

Also Published As

Publication number Publication date
KR100203033B1 (ko) 1999-07-01
JP2734447B2 (ja) 1998-03-30
EP0763967A3 (en) 1999-03-24
EP0763967A2 (en) 1997-03-19
JPH09139573A (ja) 1997-05-27
US6075211A (en) 2000-06-13
KR970077608A (ko) 1997-12-12
CN1149905C (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
CN1149905C (zh) 多层印刷电路板
CN1083684C (zh) 印刷电路板
CA2237923C (en) Reducing electromagnetic noise radiated from a printed board
CN1113584C (zh) 印刷电路板装置
US6557154B1 (en) Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
EP0785557A1 (en) Composite magnetic material and product for eliminating electromagnetic interference
US8059423B2 (en) Enhanced localized distributive capacitance for circuit boards
KR20030072368A (ko) 세그먼트로 된 도전평면을 갖는 평면형 인덕터
WO2005002295A2 (en) Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuits boards
JPH10242602A (ja) 多層プリント基板及びその製造方法
US6706974B2 (en) Plane splits filled with lossy materials
CN1933150A (zh) 半导体ic内设模块
Pak et al. Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model
CN1321059A (zh) 由颗粒结构磁性薄膜构成的线路板
CN108770186A (zh) 电压隔离电路及电子装置
Weng et al. Embedded passives technology for bluetooth application in multi-layer printed wiring board (PWB)
Mori et al. Development of a new interposer including embedded thin film passive elements
DE102020133161A1 (de) Drosselmodul und Verfahren zur Herstellung eines Drosselmoduls
CN1166014C (zh) 半导体芯片上的电感的结构及其制造方法
Yoshida et al. Novel decoupling circuit enabling notable electromagnetic noise suppression and high-density packaging in a digital printed circuit board
JPH09246776A (ja) プリント配線板
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
Bjelica et al. Simulation tool for optimization of planar inductors
Kayano et al. A study on characteristics of em radiation from stripline structure
JP2004087589A (ja) Ｅｍｉ低減プリント基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141127

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141127

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CX01 Expiry of patent term

Granted publication date: 20040512

EXPY Termination of patent right or utility model