WO2004082065A1 - 電源分配回路 - Google Patents

電源分配回路 Download PDF

Info

Publication number
WO2004082065A1
WO2004082065A1 PCT/JP2004/003195 JP2004003195W WO2004082065A1 WO 2004082065 A1 WO2004082065 A1 WO 2004082065A1 JP 2004003195 W JP2004003195 W JP 2004003195W WO 2004082065 A1 WO2004082065 A1 WO 2004082065A1
Authority
WO
WIPO (PCT)
Prior art keywords
power distribution
distribution circuit
line
electrode
pair
Prior art date
Application number
PCT/JP2004/003195
Other languages
English (en)
French (fr)
Inventor
Hirokazu Tohya
Hiroshi Abe
Hideki Shimizu
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Publication of WO2004082065A1 publication Critical patent/WO2004082065A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to a semiconductor device on a circuit board, a semiconductor chip constituting the semiconductor device, a high-speed operation circuit mounted on the semiconductor chip, or a power supply line branched to a transistor constituting the high-speed operation circuit.
  • the present invention relates to a power distribution circuit that is effective for a high-speed digital circuit that generates a very wide band signal.
  • ITRS 2001 The 2001 edition of the International Technology Roadmap for Semiconductors (ITRS 2001) shows various indicators for improving semiconductor characteristics up to 2016.
  • the power supply voltage of the high-performance MPU is estimated to be 0.7V in 2007 from current 1.0V and 0.4V in 2016.
  • Power consumption is estimated to be 190W in 2007 from current 190W and 288W in 2016.
  • LSIs that operate on low-frequency clocks for controlling various peripheral devices are often used on digital equipment boards.
  • the function required for the power distribution circuit is to supply a stable DC voltage to all the transistors that make up the LSI mounted on the board and MPU, DSP and other LSIs. It is to be.
  • the current in the power distribution circuit fluctuates depending on the operation of the load transistor.
  • the electromagnetic wave excited by the transistor that operates by receiving power supply from the power distribution circuit propagates to the power distribution circuit side.
  • the time when the PMOS transistor and the NMOS transistor are simultaneously turned on is instantaneous, and the DC current that flows constantly is negligible. Only the leakage current.
  • the current in the power distribution circuit is a high-frequency current with a DC bias over a very wide band of several hundred KHz to several tens of GHz.
  • the high-frequency current includes a power supply current flowing in synchronization with the clock signal and a power supply current flowing in an asynchronous manner, and these high-frequency currents flow through the power supply wiring in a mixed manner.
  • the high-frequency power supply current which is excited by the transistors and tries to enter the PDS, is about the same as the sum of the signal currents generated by all the transistors, and therefore becomes a very large value.
  • the power distribution circuit is required to have the following functions.
  • the characteristic impedance of the PDS seen from the transistor should be sufficiently lower than the characteristic impedance of the signal wiring over the entire band of the high-frequency current generated by the digital circuit used.
  • FIG. 1 shows the configuration of a conventional power distribution circuit.
  • a flat plate capacitor is formed by the flat plate power supply electrode and the flat plate ground, so that a certain amount of power is supplied even in a band of several tens of MHz or more where the capacitance characteristics of the capacitor deteriorate.
  • the impedance of the supply circuit can be reduced.
  • This method regards the board as a unit of power distribution, and aims to realize a low-impedance power supply wiring in the high frequency band using the entire port.
  • a tantalum electrolytic capacitor or aluminum capacitor that has a large capacitance but has a high impedance in the frequency band of several MHz or higher is placed around the periphery of the board, and a small but several MHZ capacitor is placed around the high-frequency source.
  • a technique such as disposing a multilayer ceramic capacitor having relatively low impedance even in a frequency band of z or more is used. As a result, fluctuations in the high-frequency power supply voltage are suppressed, so that the flat power supply electrode can also be used as a high-frequency ground.
  • the above method is based on the idea that if the voltage fluctuation of the power distribution circuit is small, digital circuits and other electronic circuits operate stably.However, in recent high-speed circuits that operate at very high speeds, electronic circuits are used. It has been recognized that not only voltage or electric field causes circuit instability but also circuit instability due to current or magnetic field cannot be ignored.
  • the above method takes in the power supply current over a very wide frequency band into the power distribution circuit, and achieves low impedance by providing many branch paths.
  • the unnecessary electromagnetic waves in the power distribution circuit that dominate the magnetic field are relatively easily coupled to most signal wiring.
  • the flat power supply electrode is regarded as a high-frequency ground and the signal wiring is arranged close to the power distribution circuit, high-frequency electromagnetic waves leaked to the power distribution circuit are easily coupled to the signal wiring.
  • the conventional power distribution method focuses on reducing high-frequency power supply voltage fluctuations of ICs and the like, and the above functions (2) and (3) required for the power distribution circuit are not considered. The effect was hardly obtained.
  • Patent Document 1 discloses a method of wiring a power distribution circuit of a board constituting an electronic device, and then considering ICs or the like alone or a group thereof as a power distribution unit.
  • a low-pass filter is formed by inserting an inqector between the power distribution circuit and the power supply distribution circuit, and high-frequency separation (decoupling) is performed for each power distribution unit.
  • FIG. 2 shows the configuration of the invention disclosed in Patent Document 1.
  • the impedance of the power distribution circuit from the viewpoint of the IC and the like is higher than that of the conventional method, so that the power supply voltage of the IC and the like tends to decrease and the power supply voltage tends to decrease under the current situation. In some cases, it was difficult to ensure signal quality.
  • the present invention has been made in view of such a problem, and (1) does not degrade the quality of a signal transmitted through a signal wiring; It is an object of the present invention to provide a power distribution circuit in which a magnetic wave is hardly penetrated, a leakage electromagnetic wave is hardly coupled to a signal wiring, and (3) a malfunction due to a high frequency electromagnetic wave penetrating from a commercial power line or an external signal cable is small. . Disclosure of the invention
  • the present invention provides, as a first aspect, a line including a pair of power distribution conductors for supplying a DC voltage generated by a DC power supply to at least one signal source; And a low-impedance part in which the transmittance of electromagnetic waves is substantially "0" in each target frequency band, and the signal source is connected in series with at least two of the low-impedance parts via a line.
  • a power source distribution circuit wherein the spectrum of the electromagnetic wave excited by the signal source is included in at least one of the target frequency bands of the low impedance section connected in series to the signal source. Is provided.
  • the low-impedance portion has a four-terminal line structure in which a first electrode and a second electrode face each other, and the first electrode includes a pair of power distribution conductors. And the second electrode are preferably connected in parallel with the other of the pair of power distribution conductors, respectively.
  • the low-impedance portion has a four-terminal line structure in which the first electrode and the second electrode face each other, and is arranged by dividing a pair of power distribution conductors to form a pair of divided power distribution conductors.
  • One end of the conductor is connected to one end of the first electrode, and the other end of the pair of power distribution conductors is electrically connected to the other end of the first electrode, respectively.
  • the other end of the power conductor is electrically connected to one end of the second electrode, and the other end of the divided power distribution conductor is electrically connected to the other end of the second electrode.
  • the low-impedance portion has a four-terminal line structure in which the first electrode and the second electrode face each other, and is arranged by dividing one of a pair of power distribution conductors to form a pair of divided power sources.
  • One end of the distribution conductor is electrically connected to one end of the first or second electrode, and the other end of the divided power distribution conductor is electrically connected to the other end of the first or second electrode.
  • the second electrode is electrically connected in parallel with the other of the pair of power distribution conductors. Preferably, they are connected.
  • the present invention provides, as a second aspect, a first pair of power distribution conductors formed on a semiconductor chip for supplying a DC voltage to a signal source; A second pair of power distribution conductors formed in the mounted semiconductor package for supplying a DC voltage to the mounted semiconductor chip, and formed on a printed circuit board on which the semiconductor package is mounted; A line in which a third pair of power distribution conductors for supplying a DC voltage to the mounted semiconductor package are connected in series, and a plurality of lines are arranged on the line, and in each target frequency band, Has a low-impedance portion whose electromagnetic wave transmittance is substantially "0", and the signal source is connected in series with at least two of the low-impedance portions via a line, and the electromagnetic wave generated by the signal source is excited.
  • the scan Bae spectrum is to provide a power distribution circuit, characterized in that included in at least one of the target frequency band of the low-impedance part which is connected in series to the signal source.
  • the low impedance portion has a four-terminal line structure in which the first electrode and the second electrode face each other, and the first electrode is the second or third line.
  • the first electrode is the second or third line.
  • one of the pair of power distribution conductors and the second electrode are connected in parallel to the other of the first, second or third pair of power distribution conductors, respectively.
  • low impedance part A four-terminal line structure in which the first electrode and the second electrode face each other, and the first, second, or third pair of power distribution conductors are arranged so as to be divided, and the divided pair of power sources are arranged.
  • One end of the distribution conductor is electrically connected to one end of the first electrode, and the other end of the pair of divided power distribution conductors is electrically connected to the opposite end of the first electrode.
  • the other end of the pair of separated power distribution conductors is connected to one end of a second electrode, and the other end of the pair of separated power distribution conductors is connected to the opposite end of the second electrode. It is preferable that each is electrically connected.
  • the low-impedance portion has a four-terminal line structure in which the first electrode and the second electrode face each other, and is arranged by dividing the first, second, or third pair of power distribution conductors.
  • One end of a pair of divided power distribution conductors is connected to one end of a first electrode, and the other end of the divided power distribution conductor is connected to the other end of the first electrode.
  • the second electrode is electrically connected to the other of the pair of separated power distribution conductors. Preferably, they are electrically connected in parallel.
  • the second pair of power distribution conductors is a semiconductor.
  • a low-impedance portion comprising a lead terminal of the package and electrically connected to each of the first and second electrodes of the second pair of power distribution conductors is sealed together with the semiconductor chip. Is preferred.
  • the line of line length on the low impedance section is a semiconductor chip which is a 1
  • the line of line length in a low-impedance portion is a semiconductor package which is 1 2
  • the low impedance section flop line length is 1 3 respectively disposed line on the PC board
  • the line length of the low impedance section 1 3> 1 2> is preferably 1 i.
  • one of the low impedance portions closest to the signal source is arranged on a line on a semiconductor chip.
  • the low-impedance portion is arranged such that a part of the line has a low-impedance structure, or a low-impedance element is inserted into the line.
  • the lower the impedance section the closer to the signal source the higher the target frequency band. Further, it is preferable that the lower the impedance portion is, the closer to the signal source, the shorter the flow direction length of the current generated by the DC voltage.
  • the line has a microstrip line structure or a strip line structure.
  • each target frequency band of the low impedance part overlaps a part of the target frequency band of at least one other low impedance part, and a frequency between the highest target frequency band and the lowest target frequency band is It is preferable to be included in the target frequency band of any of the low impedance sections.
  • the line is branched at least at one point between the power source and the signal source, and that the power source be connected to a plurality of signal sources.
  • each of the branched lines includes: More preferably, at least one low-impedance section is located at a position closer to the signal source than the branch point. Also, it is preferable that a low-impedance portion including a frequency of the noise electromagnetic wave in a target frequency band is provided on a periphery of a portion where noise electromagnetic waves from any of the signal sources are coupled. Further, it is preferable that the components included in the respective target frequency bands of the electromagnetic wave excited by the signal source are reflected at each of the low impedance portions connected in series to the signal source.
  • each of the low-impedance parts is the ratio (2 L /) between the round-trip line length 2 L between the signal source connected in series and the shortest wavelength of the electromagnetic waves included in the target frequency band. Is preferably arranged on the track so that the value is approximately "0".
  • the power distribution circuit according to any one of the first and second aspects of the present invention to a high-frequency circuit having a certain frequency or higher among the internal core blocks constituting the semiconductor chip.
  • the power distribution circuit having the configuration according to any one of the first and second aspects of the present invention is applied to a power IZO block constituting a semiconductor chip.
  • FIG. 1 is a diagram showing a conventional power distribution circuit.
  • FIG. 2 is a diagram showing a conventional power distribution circuit.
  • FIG. 3 is a diagram showing the configuration of the power distribution circuit of the present invention.
  • Figure 4 is a diagram showing an example of a line (strip structure).
  • FIG. 5 is a diagram showing the relationship between the transmittance of the low impedance element and the frequency.
  • FIG. 6 is a diagram showing an example of a line (microstrip structure).
  • FIG. 7 is a diagram showing the relationship between the amplitude transfer function and the frequency.
  • FIG. 8 is a diagram showing a state where electromagnetic waves are decoupled by LILC.
  • FIGS. 9A and 9B are views showing a state in which LILC is arranged on a semiconductor chip, wherein FIG. 9A is a cross-sectional view and FIG. 9B is a perspective view.
  • FIGS. 10A and 10B are views showing a state in which the LILC is arranged in a semiconductor package, wherein FIG. 10A is a sectional view and FIG. 10B is a perspective view.
  • FIG. 11 is a diagram showing a state where the LILC is arranged on a printed circuit board.
  • FIG. 12 is a diagram illustrating a first method of arranging the LILC on the track.
  • FIG. 13 is a diagram showing a second method of arranging the LILC on the track.
  • FIG. 14 is a diagram illustrating a third method of arranging the LILC on the line.
  • FIG. 15 is a diagram showing a configuration of a power distribution circuit according to a first embodiment of the present invention.
  • FIG. 16 is a diagram illustrating a state of a target frequency band of a low impedance element applied in the power distribution circuit.
  • FIG. 17 is a diagram illustrating a state in which the power distribution circuit according to the first embodiment is applied to a printed circuit board on which a semiconductor package is mounted.
  • FIG. 18 is a diagram showing a configuration of a power distribution circuit according to a second embodiment in which the present invention is preferably implemented.
  • FIG. 19 is a diagram illustrating a state in which the power distribution circuit according to the second embodiment is applied to a printed circuit board on which a semiconductor package is mounted.
  • FIG. 20 is a diagram showing a configuration of a power distribution circuit according to a third embodiment of the present invention.
  • FIG. 21 is a diagram illustrating a state in which the power distribution circuit according to the third embodiment is applied to a printed circuit board on which a semiconductor package is mounted.
  • FIG. 22 is a diagram showing a configuration of a power distribution circuit according to a fourth embodiment in which the present invention is preferably implemented.
  • FIG. 23 is a diagram illustrating a state in which the power distribution circuit according to the fourth embodiment is applied to a printed circuit board on which a semiconductor package is mounted.
  • FIG. 24 is a diagram showing a state in which the power distribution circuit according to the fifth embodiment of the present invention is preferably applied to a printed circuit board on which a semiconductor package is mounted.
  • FIG. 25 is a diagram showing another state applied to a printed circuit board on which the semiconductor package of the power distribution circuit according to the fifth embodiment is mounted.
  • FIG. 26 is a diagram showing a configuration of a power distribution circuit according to a sixth embodiment in which the present invention is preferably implemented.
  • the code 10 is LILC.
  • Reference numerals 11 and 12 are electrodes. Reference numerals 11a, 1.1b, 12a, and 12b are the ends of the electrodes.
  • Reference numeral 17 is a line element. Reference numerals 18 and 100 are DC power supplies. Reference numerals 19 and 91 are high-frequency sources.
  • Reference numeral 24 is a wiring.
  • Reference numeral 25 denotes a dielectric film.
  • Reference numeral 26 denotes a substrate.
  • Reference numeral 31 is a first conductor. Reference numeral 31a, 3 lb is the cut first conductor.
  • Reference numeral 32 is a second conductor. Reference numerals 32a and 32b are cut second conductors.
  • Reference numeral 52 denotes a MOS transistor.
  • Reference numeral 81a, 8 lb is a ground conductor.
  • Reference numeral 82 is a power supply conductor.
  • Reference numeral 83 is a dielectric.
  • Reference numeral 92 denotes a signal electromagnetic wave reflected by the LILC.
  • Reference numeral 93 is a signal electromagnetic wave directly emitted to the signal processing circuit.
  • Reference numeral 94 is a signal electromagnetic wave that has entered the power distribution circuit.
  • Reference numeral 109 is a VRM. Code 110, 110a, 110b, 110c, 110 ⁇ , 110 ⁇ 3 ⁇ 4 11 ON is Tr (transistor). BEST MODE FOR CARRYING OUT THE INVENTION
  • the power distribution circuit has a line structure, and a low impedance line element (hereinafter, LILC) is inserted into the power distribution circuit, or at least a part of the power distribution circuit has the same structure as the LI LC (low impedance line structure). ) Realizes a power distribution circuit having the functions of (1) to (3).
  • LILC low impedance line element
  • FIG. 3 shows a power distribution circuit of the present invention.
  • This power distribution circuit is a circuit that connects a DC power supply 18 and a high-frequency generation source (for example, a transistor) 19 and distributes the power supplied by the DC power supply 18 to the high-frequency generation source.
  • the power distribution circuit is configured as a line structure having a pair of a power distribution conductor and a ground conductor.
  • the transistor 19 performs a switching operation by the power supplied from the DC power supply 18 to generate a signal electromagnetic wave in the signal processing circuit, and also generates a high-frequency signal current 21 and a high-frequency power supply current 16. Therefore, the characteristic impedance Zc of the line element 17 is constituted by an impedance y in series with the DC power supply 18 and an impedance Zy in parallel. High frequency source
  • the characteristic impedance Zs of the signal wiring 20 to which 19 belongs is usually around 10 ⁇ . It is assumed that the characteristic impedance Zc of the line element 17 in the power distribution circuit is several hundred milliohms or less.
  • the line element 17 can be regarded as a sufficiently long line compared to the wavelength of the high-frequency power supply current 16
  • the high-frequency power supply current 16 becomes the characteristic impedance of the line element 17 If Zc is small, it is reflected by the line element 17 and hardly propagates to the DC power supply 18 side. That is, in the above power distribution circuit, it is possible to improve the decoupling characteristics by reducing the characteristic impedance Zc of the line element 17.
  • the reflection coefficient ⁇ ⁇ ⁇ becomes a value close to “1-1” and the transmission coefficient T becomes “ It is close to 0 ".
  • the high-frequency power supply current 16 is not transmitted to the DC power supply 18 which is a power supply system, so that power supply decoupling is performed and electromagnetic radiation is suppressed. That is, the high-frequency electromagnetic waves excited by the high-frequency generation source are unlikely to enter the power distribution circuit, and the electromagnetic waves leaked to the power distribution circuit can be prevented from being coupled to other signal lines.
  • Equation (2) a relationship of Equation (2) between the reflection coefficient (S u) and the transmission coefficient (S 2 1).
  • the transmission coefficient (S2 1 ) of the line including the loss is obtained by equation (3).
  • the reciprocal of the transmission characteristic is called insertion loss or decoupling performance.
  • X in equation (3) is a track Long. Is a damping constant constituting a propagation constant, and is expressed by equation (4).
  • the conductance G in Eq. (5) is expressed by Eq. (5) using ta ⁇ ⁇ used in the capacitor.
  • Equation (5) S is the area of the dielectric, and t is the thickness of the dielectric.
  • FIG. 4 shows a strip-structured line as an example of the line.
  • This line has ground conductors (ground planes) 81 and 81b, a power supply conductor 82, and a dielectric 83.
  • the ground conductors 81a and 81b face each other with the power conductor 82 and the dielectric 83 interposed therebetween.
  • the width of the ground conductors 81a and 81b is extremely wider than the width of the power conductor 82, and the width of the power conductor 82 is negligibly small compared to the ground conductors 81a and 81b.
  • epsilon 0 dielectric constant of vacuum (8. 85x10- 12 F / m)
  • the characteristic impedance of the line is calculated by (L / C) 1/2 , it becomes a value determined only by the capacitance component and the inductance component, and is a constant value with respect to frequency. Deterioration of ring characteristics does not occur in principle.
  • FIG. 5 shows a matrix LSI element S21 (see equation (3)) indicating the transmission coefficient ⁇ of the decoupling element.
  • FIG. 5 is a diagram illustrating the relationship between the transmittance of the decoupling element and the frequency.
  • the broken line in the figure is the transmission coefficient when a capacitor is connected to the line of the power distribution circuit to form a decoupling element, and the solid line is when the line of the power distribution circuit itself has wiring capacitance and is applied as a decoupling element. This is the transmission coefficient.
  • the vertical axis shows transmittance (dB) and the horizontal axis shows frequency (GHz).
  • the various conditions of the above example where the capacitor was connected to the power distribution circuit and the decoupling element was used were as follows: the wiring length was 2 mm, the width was 50 m, and the oxide film under the wiring was SiO 2 The thickness is 500 nm (500 OA) and the wiring capacitance is 2 pF. The capacitance of the decoupling capacitor is 8 pF, and the decoupling element as a whole is 10 PF.
  • the conditions of the above example in which the line itself has a wiring capacitance and is a decoupling element are as follows: the length of the wiring (line element) is 2 mm, the width is 50 m, and the oxide film in the line is Sio At 2 , the film thickness is lOOnm (100 OA), and the wiring capacitance is 10 pF in the total capacitance. Comparing the transmittance when the capacitor is connected to the line of the power distribution circuit and the transmittance when the line itself of the power distribution circuit has the wiring capacitance, it is clear that the line with the wiring capacitance has the transmission Since the ratio is small (that is, the cutting ratio is high), it has excellent de-cutting characteristics.
  • the decoupling of the power distribution circuit which was conventionally performed using a capacitor, has a line structure and L (inductance), C (capacitance), R (resistance), and G (conductance). It can be done by inserting an element with a decoupling characteristic in the line itself as an appropriate value into the power distribution circuit, or by making a part of the line of the power distribution circuit a similar structure It is.
  • the parameters for obtaining the desired decoupling characteristics include L, C, R, and G.
  • increasing L and R causes problems such as an increase in power supply voltage fluctuation during logic circuit switching. It is necessary to adjust the decoupling characteristics by adjusting, and G.
  • FIG. 6 shows a cross section of a microstrip line as an example of the cross section of the line.
  • This line is a line on a semiconductor substrate in which an oxide film 25 and a wiring 24 are laminated on a substrate 26.
  • the material of the wiring 24 is aluminum
  • the material of the dielectric film 25 is silicon in which high-concentration impurities are diffused.
  • a DC current propagates through the wiring 24 and the substrate 26, and an electromagnetic wave propagates through the dielectric film 25.
  • the wiring length of wiring 24 is 2 mm
  • the wiring width is 50 m
  • the thickness of dielectric film 25 is 500 nm (500 OA)
  • Figure 7 shows the MTF (Modulation Transfer Function) of the line when L and R are fixed at the above values and C is varied as a parameter.
  • the vertical axis represents MTF (dB), and the horizontal axis represents frequency (Hz).
  • the line is approximated by a 10-split ladder line.
  • the dielectric loss of the line is neglected, but as can be seen from the above-mentioned equations (5), (6), and (7) when there is a loss, the dielectric in the line element
  • the decoupling performance can be further enhanced by increasing the loss (tan (5)) and line length to appropriate values.
  • the signal electromagnetic wave entering the power distribution circuit is a signal electromagnetic wave propagating in the opposite direction to the signal processing circuit
  • the signal electromagnetic wave directly emitted to the signal processing circuit is an electromagnetic wave whose traveling direction is opposite to that of the signal electromagnetic wave.
  • the characteristic impedance of the LILC is very small compared to the characteristic impedance of the line portion of the power distribution circuit, and can be regarded as substantially zero. After the phase is inverted by 180 °, it proceeds toward the signal circuit side.
  • the signal electromagnetic wave reflected by the LILC and whose phase is inverted ideally has almost the same phase as the signal electromagnetic wave traveling through the signal circuit.i In actuality, the phase and amplitude change due to the characteristics of the transmission path. Various distortions occur when superimposed on electromagnetic waves.
  • the signal electromagnetic wave reflected by the LILC travels to and from the LILC and then proceeds to the signal circuit. Therefore, as shown in Fig. 8, the LILC 90 is placed near the high-frequency source 91, and the line length 1 between the LILC 90 and the high-frequency source 91 is compared with the wavelength ⁇ of the electromagnetic wave to be decoupled. If the length is extremely short, the signal electromagnetic wave 92 reflected by the LILC 90 and transmitted through the signal circuit can be regarded as overlapping with the signal electromagnetic wave 93 directly emitted to the signal circuit.
  • leakage electromagnetic waves from other signal wiring and the like are coupled to the power distribution circuit.
  • the noise propagates through the power distribution circuit.
  • the frequency of this noise is included in the frequency band to be decoupled by LILC, the noise is reflected by LILC and does not propagate further. That is, the high-frequency electromagnetic wave does not propagate to the high-frequency generation source and the signal processing circuit.
  • the power distribution circuit in which the LILC is inserted prevents the high-frequency generation source from malfunctioning due to noise entering from the commercial power supply line or the external signal cable, and preventing noise from entering the signal processing circuit. can do.
  • the power distribution circuit is a circuit that connects a DC power supply and a high-frequency generation source
  • the line is composed of a semiconductor chip from a printed circuit board through a semiconductor package, a circuit block mounted on the chip, and a transistor that constitutes this circuit block. It is connected to Nimaki. It is difficult for high-density mounting to make the impedance of the power distribution circuit uniformly and sufficiently low from the high-frequency generation source side to the DC power supply side.V ⁇ reduces the mounting density by placing the LILC in the power distribution circuit. And low impedance can be realized. LILC can be inserted at any position in the power distribution circuit that connects the power supply and the high-frequency generation source.
  • the line of the power distribution circuit has a microstrip line structure or a strip line structure having a pair of a power distribution conductor and a ground conductor on a board, in a semiconductor package, or on a semiconductor chip.
  • Figure 9 shows an example in which LILC is applied to a power distribution circuit in a semiconductor chip.
  • the MOS type transistor 52 is formed on the semiconductor substrate, and the LILC 51 is arranged adjacent to the transistor. Since the LI LC 51 has a microstrip structure including electrodes, an insulating film, and a semiconductor substrate, it can be formed on a semiconductor substrate in the same semiconductor manufacturing process as the transistor 51.
  • Fig. 10 shows an example in which LILC is applied to a power distribution circuit in a semiconductor package.
  • Each terminal of the semiconductor chip is connected to a power supply side lead and a signal side lead, and the periphery of the chip is sealed with resin.
  • the LI LC61 is placed near the tip of the terminal connected to the power supply lead near the chip.
  • the source of the signal electromagnetic wave that enters the power distribution circuit is a transistor (not shown) included in the semiconductor chip. Therefore, when LILC is arranged in the semiconductor package, it is preferable to arrange the LILC as close as possible to the semiconductor chip.
  • a semiconductor package configured to be sealed with resin has been described as an example, but the sealing material is not limited to resin, and may be metal or glass.
  • Fig. 11 shows an example in which LILC is applied to a power distribution circuit on a printed circuit board.
  • Each terminal of the semiconductor package is connected to a power line and a signal line.
  • the source of signal electromagnetic waves that penetrates the power distribution circuit is the chip in the mounted semiconductor package. Therefore, when arranging on a printed circuit board, it is preferable to arrange the LILC 71 as close as possible to the semiconductor chip.
  • LI LC can be mounted on a chip, package, or board.
  • three methods can be applied to the method of arranging the LI LC on the line (the method of inserting the LI LC in the line or the method of making the line a LI LC-like structure).
  • Fig. 12 shows an example of the first method for arranging LI LCs on railway tracks.
  • the LI LC 10 is inserted by cutting off both the first conductor 31 and the second conductor 32 of the line constituting the power distribution circuit.
  • the LI LC 10 has a four-terminal structure in which the electrode 11 and the electrode 12 face each other, and the end of each electrode is a terminal.
  • One end 31 a of the cut first conductor 31 is electrically connected to one end 11 a of one electrode 11 of the inserted LI LC 10, and the other end 11 b of the electrode 11 is connected to the other end 11 b.
  • the other 31b of the first conductor is electrically connected.
  • One of the cut second conductors is electrically connected to one end 12a of the other electrode 12 of the inserted LI LC 10, and the other end 12b of the electrode 12 is connected to the second end 12b.
  • the other 32b of the two conductors is electrically connected.
  • the LI LC When the LI LC is arranged in the power distribution circuit by applying the first method, all the current flowing through the second conductor is generated by the current flowing through the electrode 12 of the LI LC 10 and flowing through the first conductor. Since the magnetic field and the magnetic field generated by the current flowing through the second conductor cancel each other out, the line is in an ideal state.
  • Figure 13 shows the second method of arranging the ILC on the track.
  • the LILC 10 has a four-terminal structure in which the electrodes 11 and 12 face each other, and the ends of each electrode are terminals.
  • One end 31a of the cut first conductor 31 is electrically connected to one end 11a of one electrode 11 of the inserted LI LC 10, and the other end 11b of the electrode 11 is connected to the other end 11b.
  • the other end 31b of the first conductor is electrically connected.
  • the other electrode 12 of the LILC 10 is electrically connected in parallel with the second conductor 32.
  • the DC current flowing from the DC power supply toward the high-frequency generation source passes through the portion where the line has been cut through the one electrode 11 of the LI LC 10.
  • the return current from the high-frequency generation source branches and flows through the other electrode 12 of the LI LC 10 and the second conductor of the line at the location where the LI LC 10 is introduced.
  • the DC current is supplied to the high frequency generation source.
  • a part of the heading current branches and flows to the second electrode 12 of the LILC 10.
  • Figure 14 shows a third method of arranging LILC on the track.
  • this method neither the first conductor 31 nor the second conductor 32 of the line constituting the power distribution circuit is disconnected, and the LILC 10 is connected in parallel to these paired conductors .
  • the LILC 10 has a four-terminal structure in which the electrode 11 and the electrode 12 face each other, and the terminal of each electrode is a terminal.
  • the DC current flowing from the DC power supply toward the high-frequency generation source passes through the portion where the LILC 10 is arranged, via one electrode of the LILC 10 and one of the pair of conductors. Further, the return current from the high-frequency generation source passes through the place where the LILC 10 is arranged, via the other electrode of the LILC 10 and the other of the pair of electrodes. That is, the power supply current and the GND current (return current) flow in parallel with the LILC and the line.
  • the third method it is also possible to arrange the LILC in a state of being in contact with the line. That is, it is also possible to arrange the LILC in contact with the side surface of the line or to integrate the line and the LILC. In this case, a conductor that electrically connects the line and the LILC is not required, so that the parasitic capacitance is greatly reduced.
  • LILC When LILC is arranged in the power distribution circuit by applying the third method, it is not necessary to cut any pair of conductors, so LILC can be easily arranged.
  • the present invention can be applied to a case where a large current needs to flow.
  • the power supply-ground can be a plane as in the past, a high-frequency ground for signal wiring can be easily secured.
  • the power impedance seen from the LSI can be reduced efficiently. High frequency isolation between the outputs will be reduced. In particular, if the power supply and ground are both planes, the design will be easier, but the isolation between the input and output of the LILC will be slightly improved compared to the conventional technology using capacitors.
  • the LILC In order to improve the isolation effect, it is preferable to insert the LILC into the power distribution circuit by applying the second method and to make wiring only on the power supply side. In this case, however, the wiring route, wiring length, wiring Since the effects affect the isolation effect, wiring design becomes difficult.
  • circuits that operate with low-frequency clocks and circuits where electromagnetic interference is not a problem are grouped, and the power supply and ground planes are connected in parallel with LILC as these.
  • cut off the power supply as a wiring and insert LILC cut off the power supply as a wiring and insert LILC, and connect the negative side of LILC as a ground plane in parallel.
  • the LILC that is arranged near a signal source that excites a high-frequency electromagnetic wave applies the first method or the second method, and is close to a signal source that excites a low-frequency electromagnetic wave or a high-frequency electromagnetic wave. It is effective to apply the above-mentioned third method to the LILC that is placed at a place distant from the signal source that excites
  • the electromagnetic wave transmitted through the power distribution circuit spreads to lower frequency components during the transmission along the line, while the component of the electromagnetic wave newly excited by the high-frequency source is added. For this reason, the electromagnetic waves propagated by the power distribution circuit spread over a very wide frequency band as the distance from the high frequency source increases.
  • FIG. 15 shows a configuration of a power distribution circuit according to the first embodiment in which the present invention is suitably implemented.
  • This S-source distribution circuit is a circuit for connecting a DC m3 ⁇ 4I 100 and a high-frequency generation and source Tr (transistor) 110, and LILC101, LILC102 and LILC103 are cascaded.
  • Each LILC may be a low-impedance line element, or a part of the line may have a low-impedance structure. Or, even if these are mixed, it is acceptable (hereinafter, unless otherwise specified, any configuration may be used).
  • Each of the LILC 101, the LILC 102, and the LILC 103 is connected so that the DC power supply 100 and the Tr 110 are conducted.
  • VRM Voltage Regulator Module 109 controls the power supplied by DC power supply 100 to a predetermined voltage.
  • Tr 110 1: DC via source distribution circuit! : Receives power supply from source 100, performs switching operation, excites electromagnetic waves, and causes signal processing circuit to generate signal electromagnetic waves. The signal electromagnetic wave excited by the Tr 110 enters the power distribution circuit and propagates to the DC power supply 100 side.
  • electromagnetic waves in the frequency band to be decoupled are reflected, but electromagnetic waves outside the target frequency band pass through the LILC 101.
  • the electromagnetic waves in the target frequency band of the LILC 102 are reflected by the LILC 102 and reflected to the Tr 110 side.
  • electromagnetic waves outside the frequency band of interest pass through LILC102.
  • the electromagnetic waves in the frequency band targeted by the LILC 103 are reflected by the LILC 103.
  • FIG. 17 shows a state in which the power distribution circuit having the above configuration is applied to a printed circuit board on which a semiconductor package incorporating a semiconductor chip is mounted.
  • the LILC 101 is arranged in the semiconductor chip, the LILC 102 is arranged in the semiconductor package, and the LILC 103 is arranged on the printed circuit board.
  • the electromagnetic wave to be decoupled by LI LC 101 is on the high frequency side and has a short wavelength Therefore, the LI LC 101 needs to be placed as close as possible to the high frequency source. For this reason, the LI LC 101, which can be regarded as a line even if it is short, is placed on the semiconductor chip.
  • LI LC 102 whose decoupling frequency band is next to LI LC 101 on the high frequency side, sends the signal electromagnetic wave back to the signal processing circuit in the same phase even if the line length with the high frequency generation source is longer than L ILC 101 Therefore, they are arranged in a semiconductor package.
  • the LI LC 103 which has the lowest frequency band for decoupling, cannot be regarded as a line unless its physical length is long, so it should be placed on a printed circuit board, which has the least restrictions on mounting. ing.
  • the noise frequency when the noise frequency is included in the frequency band to be decoupled by LI LC102, the noise is reflected by LI and C102, and when the noise frequency is included by the frequency band to be decoupled by LI LC101, the noise is reflected by LI LC101. It does not propagate to the high-frequency generation source and the signal processing circuit.
  • the power distribution circuit incorporating the LI LC can prevent malfunctions of the high-frequency generation source due to noise entering from the commercial power line or external signal cable, or noise entering the signal processing circuit. Can be prevented.
  • the power distribution circuit according to the present embodiment has the following advantages. (1) The quality of the signal propagating through the signal wiring is not degraded. (2) The high-frequency electromagnetic wave excited by the transistor is less likely to enter and leaks. Low coupling of electromagnetic waves to signal wiring. (3) Minimal malfunction due to high-frequency electromagnetic waves entering from commercial power lines or external signal cables. [Second embodiment]
  • FIG. 18 shows the configuration of the power distribution circuit according to the present embodiment.
  • This power distribution circuit is a circuit for connecting one DC power supply and a plurality of high frequency generation sources.
  • the LILC 201a, the LILC 202a, and the LILC 203 are cascade-connected to a power distribution circuit between the DC power supply 100 and the high-frequency generation source Tr 110a. Further, LILC201b, LILC202b, and LILC203 are cascade-connected to a power distribution circuit between the DC power supply 100 and the Tr 11 Ob, which is a high-frequency generation source. That is, the power distribution circuit according to the present embodiment has a branch between the DC power supply and the high frequency generation source.
  • the LILC 201a, the LILC202a, and the LILC 203 are connected so that the DC power supply 100 and the Tr 110a are conducted.
  • LILC201b, LILC202b, and LILC203 are connected so that DC power supply 100 and Tr 110b are conducted.
  • VRM Voltage Regulator Module 109 controls the power supplied by DC power supply 100 to a predetermined voltage.
  • Tr 110a receives power supply from DC power supply 100 via a power distribution circuit, performs a switching operation, excites electromagnetic waves, and generates signal electromagnetic waves in a signal processing circuit.
  • the signal electromagnetic wave excited by the Tr 110a also enters the power distribution circuit and propagates to the DC power supply 100 side.
  • the electromagnetic waves in the frequency band to be decoupled are reflected and consumed internally, but the electromagnetic waves outside the target frequency band pass through the LI LC 201a.
  • the electromagnetic waves in the target frequency band of the LI LC202a are reflected by the LI LC202a to the Tr 110a side and are internally consumed by heat .
  • electromagnetic waves outside the target frequency band pass through the LI LC202a.
  • the electromagnetic waves in the target frequency band of the LILC 203 are reflected by the LILC 203 and heat is consumed internally.
  • Tr 11 Ob also receives power supply from DC power supply 100 via a power distribution circuit, performs a switching operation, excites electromagnetic waves, and generates signal electromagnetic waves in a signal processing circuit.
  • the signal electromagnetic wave excited by Tr 11 Ob also enters the power distribution circuit and propagates to the DC power supply 100 side.
  • the electromagnetic waves in the frequency band to be decoupled are reflected and consumed internally, but the electromagnetic waves outside the target frequency band pass through the LILC201b.
  • the electromagnetic waves in the target frequency band of the LILC202b are reflected by the LILC202b, reflected to the Tr 11 Ob side, and internally consumed.
  • electromagnetic waves outside the target frequency band pass through the LILC 202b.
  • the electromagnetic waves in the frequency band of interest of the LILC 203 are reflected by the LILC 203 and are internally consumed.
  • LI LC 203 reflects signal electromagnetic waves, reflected electromagnetic waves are not necessarily generated. It may not return to the source. For example, if the signal electromagnetic wave excited by Tr 110a is reflected and consumed by the LI LC 203, the reflected signal electromagnetic wave propagates to the signal processing circuit on the Tr 11 Ob side and becomes noise. There is.
  • the signal processing circuit on the Tr 110b side determines that the electromagnetic wave is noise. By performing control so as to perform the control, the influence of noise can be removed.
  • the signals mm-wave that are excited by the high-frequency generation sources Tr110a and Tr110b and enter the power distribution circuit are out of the frequency band to be decoupled in each ILC. Only the components of the above are transmitted.
  • the signal electromagnetic waves over a wide frequency band that cannot be covered by one LI LC can be decoupled. It becomes possible to ring.
  • FIG. 19 shows a state in which the grapes distribution circuit having the above-described configuration is applied to a printed board on which a semiconductor package having a built-in semiconductor chip is mounted.
  • LILC 201 a, 202 b force in a semiconductor chip LILC 202 a, 202 b force in a semiconductor package LILC 203 is disposed on a printed circuit board, respectively.
  • the LILCs 201a and 201b Since the electromagnetic waves to be decoupled by the LILCs 201a and 201b are on the high frequency side and have a short wavelength, the LILCs 201a and 201b need to be arranged as close as possible to the high frequency source. For this reason, LILC 201a and 201b, which can be regarded as railway lines at short, are placed on the semiconductor chip.
  • LI LC 202a and 202b whose decoupling frequency bands are on the high frequency side next to LI LC 201a and 201b, have the line length between the high frequency source and LI LC 201a and 20b. Even if the length is longer than 1 b, the signal electromagnetic wave can be sent back to the signal processing circuit in the same phase, so it is placed in the semiconductor package.
  • LILC 203 which has the lowest frequency band for decoupling, cannot be regarded as a line unless its physical length is long, so mounting Approximately on the loosest printed circuit board.
  • leakage electromagnetic waves from other signal wiring or the like are coupled to the power distribution circuit, noise is reflected and heat consumed by each LI LC, as in the first embodiment. It does not propagate to the source and the signal processing circuit.
  • the power distribution circuit according to the present embodiment also prevents the high frequency generation source from malfunctioning due to noise entering from a commercial power supply line or an external signal cable, and preventing noise from entering a signal processing circuit. it can.
  • the high-frequency generation source is described as a single transistor 110a, 110b.
  • a semiconductor integrated circuit usually has a plurality of transistors connected in series between a power supply and GND.
  • a high-frequency signal is also generated when all or a part of is turned on. Therefore, the present invention is applicable not only when the high-frequency generation source is a single transistor but also when it is configured with a plurality of transistors.
  • the power distribution circuit according to the present embodiment has the following advantages: (1) the quality of the signal propagating through the signal wiring is not degraded; (2) the high-frequency electromagnetic wave excited by the transistor is hard to enter; Less coupling to wiring. (3) Less malfunction due to high-frequency electromagnetic waves entering from commercial power lines or external signal cables.
  • FIG. 20 shows the configuration of the power distribution circuit according to the present embodiment.
  • This power distribution circuit is a circuit that supplies DC power of different voltages to two Trs that are high-frequency generation sources.
  • a VRM 109 is inserted between the DC power supply 100 and the high frequency generation source Tr 110a, and a power distribution circuit between the VRM 109 and the Tr 110a includes L ILC301a, LILC302a and LILC301a.
  • LC303a is cascaded.
  • LI LC 301 b, LI LC 302 b, and LI LC 303 b are cascade-connected to the rich source distribution circuit between the DC source 100 and the high frequency generator Tr 110 b. Have been.
  • the LILC 301 a, the LILC 302 a, and the LILC 303 a are connected so as to conduct the DC power source 100 a and the Tr 110 a. Further, the LILC 301 b, the LILC 302 b, and the LILC 303 b are connected so as to conduct the DC source 100 and the Tr 110 b.
  • the VRM (Voltage Regulator Module) 109 is a functional unit that controls the power supplied by the DC power supply 100a to a predetermined voltage.
  • the operation at the time of power supply decoupling in the source distribution circuit is almost the same as that of the first embodiment, and the signal electromagnetic wave excited by Tr 110a is supplied to the LI LC 30 1 on the source distribution circuit up to VRM109. a, Stepwise decoupling by LI LC 302a and LI LC 303a. Therefore, the signal electromagnetic wave excited by Tr 110a does not affect other power distribution circuits or signal processing circuits.
  • the signal electromagnetic waves emitted from the high-frequency generation sources Tr 110a and Tr110b to the power distribution circuit have only components outside the frequency band to be decoupled in each LILC.
  • the signal electromagnetic waves over a wide frequency band that cannot be covered by one LILC are decoupled. It becomes possible.
  • T r 1 1 0 a, 1 1 0 b and the line length L 4a are each LILC a high frequency source, L 4b, L 5a, L 5b and L 6 a, L 6 b and each LI LC
  • the signal electromagnetic wave reflected by each LI LC can be sent back to the signal processing circuit in a state where the signal electromagnetic wave directly emitted
  • LILC301a is arranged on one of the semiconductor chips, and LILC302a is arranged in a semiconductor package having this.
  • the LILC301b is disposed on the other semiconductor chip, and the LILC302b is disposed in a semiconductor package having the LILC301b.
  • 1303, 30313, and ⁇ 11 ⁇ 109 are mounted on the printed circuit board on which these semiconductor packages are mounted.
  • leakage electromagnetic waves from other signal wirings and the like are coupled to the zero-source distribution circuit, the noise is reflected and heat consumed by each LILC as in the first embodiment. It does not propagate to the high frequency generation source and the signal processing circuit.
  • the power distribution circuit according to the present embodiment also prevents the high frequency generation source from malfunctioning or the noise from entering the signal processing circuit due to the noise entering from the commercial power supply line or the external signal cable. it can.
  • the power distribution circuit according to the present embodiment is capable of (1) not deteriorating the quality of the signal propagating through the signal wiring, (2) preventing the high-frequency electromagnetic wave excited by the transistor from penetrating, Low coupling of electromagnetic waves to signal wiring. (3) Low malfunction due to high-frequency electromagnetic waves entering from commercial power lines or external signal cables.
  • FIG. 22 shows the configuration of the power distribution circuit according to the present embodiment.
  • This power distribution circuit is a circuit that supplies DC power of different voltages to a plurality of Trs as high-frequency generation sources.
  • it has a tree-like configuration with the DC power supply 100 as a trunk and each Tr as a branch.
  • Each Tr has a voltage output by the DC power supply 100.
  • power is supplied at a voltage regulated by VRM109.
  • LILC401a-n, LILC402a-m, and LILC403a are cascaded between the TR supplied with power at the voltage adjusted by the VRM109 and the VRM104. Further, LILC401A to N, LILC402A to M, and LILC403A are cascade-connected between the DC power supply 100 and the TR to which power is supplied at the voltage output from the DC power supply 100. In addition, n, m, N, and M indicate that LILC401 and LILC402 are unspecified majority.
  • L I LC401 a ⁇ ! i, LILC 402 a to m, and LILC 403 a are connected so as to conduct VRM 109 and each Tr.
  • the LILCs 401A to N, the LILCs 402A to M, and the LILC 403A are connected so as to make the DC power supply 100 and each Tr conductive.
  • the operation of the power distribution circuit at the time of power supply decoupling is almost the same as in the first and second embodiments.
  • the power is adjusted by the VRM109 and the power is supplied by the voltage.
  • the occurrence of noise can be predicted at the design stage, so that the effects of noise can be eliminated by taking measures in advance.
  • only the components outside the frequency band to be decoupled pass through each LI LC in the signal electromagnetic waves emitted by each Tr, which is a high frequency generation source, to the power distribution circuit. Therefore, by partially overlapping (overlapping) the frequency bands to be decoupled in each LI LC connected in cascade, it is possible to decouple signal electromagnetic waves over a wide frequency band that cannot be covered by one LI LC. It is possible.
  • each LILC is arranged so as to be shorter (preferably less than one thousandth of the wavelength)
  • the signal electromagnetic wave reflected by each ILC has the same phase as the signal electromagnetic wave directly emitted to the signal processing circuit. The state can be sent back to the signal processing circuit.
  • FIG. 23 shows a state in which the power distribution circuit having the above configuration is applied to a printed circuit board on which a semiconductor package having a built-in semiconductor chip is mounted.
  • the semiconductor chip includes Trs (not shown). LILCs 401a to 401n are arranged near each Tr. LILCs 402a to 402m are arranged in a semiconductor package including the semiconductor chip. LILC403 and VRM109 are mounted on the printed circuit board on which the semiconductor package is mounted. Here, n and m indicate that LILC401 and LILC402 are unspecified majority.
  • the power supply 100 near the DC power supply 100 is located at a position that also serves as a path through which power supplied to a number of high-frequency generation sources flows. For this reason, a line having a relatively low impedance may be connected to the high frequency source side of the LILC403a or LILC403A. Therefore, the impedance of LILC403a and LILC403A needs to be lower than such a line.
  • the high frequency source of the internal core block such as the VCO that constitutes the PLL circuit operates at a higher speed than the high frequency source of the I / O block.
  • the generated high-frequency electromagnetic waves have a higher frequency than the high-frequency electromagnetic waves generated by the IZ ⁇ block. Therefore, the same semiconductor chip Even if the LILC is located within the LILC, the LILC 401 c and LILC 410 d are those that have higher target frequency bands compared to the LILC 401 a and 401 b. You.
  • noise when leakage electromagnetic waves (noise) from other signal wirings and the like are coupled to the power distribution circuit, noise is reflected and heat consumed by each LILC as in the first embodiment. And does not propagate to the signal processing circuit.
  • the power distribution circuit according to the present embodiment also prevents the high frequency generation source from malfunctioning due to noise entering from a commercial power supply line or an external signal cable, and preventing noise from entering a signal processing circuit. it can.
  • the signal I / O block has a logic circuit for controlling the functions of the input buffer, the output buffer, the tri-state buffer, and the slew rate buffer in addition to the buffer transistor whose channel width is set according to the drive current.
  • This is a fixed-layout hard macro on which various circuits such as a protection circuit and a test circuit are mounted, and the I / O block is generally a thin rectangular shape.
  • the power supply I / O block is composed of bonding pads and a part of power supply wiring for supplying power to the internal area through the bonding pads.
  • the signal IZO block and the power supply I0 block need to be approximately the same length, and since the power supply 10 block basically has no elements such as transistors, the power supply It is possible to arrange a power distribution circuit inside the izo block.
  • the LILC is arranged outside the I0 block
  • the power distribution wiring of the present invention into the I0 block for the power supply, the short delivery time of the design of an ASIC or the like is reduced.
  • it can be used as a standard cell as an IZ ⁇ block with a power distribution function, enabling automatic design in a CAD environment.
  • the power distribution circuit includes: (1) a signal transmitted through a signal line; (2) High-frequency electromagnetic waves excited by transistors are unlikely to penetrate, and leakage electromagnetic waves are hardly coupled to signal wiring. (3) Commercial power lines and external signal cables Malfunction due to high-frequency electromagnetic waves.
  • a power distribution circuit according to a fifth embodiment in which the present invention is preferably implemented will be described.
  • the configuration of the power distribution circuit according to the present embodiment is the same as the power distribution circuit according to the first embodiment shown in FIG.
  • FIG. 24 shows an example in which the power distribution circuit according to the present embodiment is applied to a print substrate on which a semiconductor package is mounted.
  • the LI C 102 disposed in the semiconductor package in the first embodiment is mounted on a semiconductor chip.
  • FIG. 25 shows another example in which the power distribution circuit according to the present embodiment is applied to a printed circuit board on which a semiconductor package is mounted.
  • the LILC 102 arranged in the semiconductor package in the first embodiment is mounted on a printed circuit board.
  • the position of the LILC in the power distribution circuit can be changed according to the product specifications and the like. However, as described above, in order to make the electromagnetic waves reflected by the LILC have the same phase as the electromagnetic waves directly propagated to the signal processing circuit, it is preferable to arrange the LILC as close as possible to the signal generation source.
  • the mounting restrictions are the strictest for the semiconductor chip in the semiconductor package, followed by the semiconductor. Package, printed circuit board).
  • FIG. 26 shows the configuration of the power distribution circuit according to the present embodiment.
  • the power distribution circuit according to the present embodiment is substantially the same as the power distribution circuit according to the third embodiment, except that the high-frequency generation source connected to one of the two branched power distribution circuits has the other power supply. This is a configuration that is arranged close to the distribution circuit.
  • the high-frequency electromagnetic wave emitted from the high-frequency generation source is easily coupled to the other power distribution circuit, as in (2). Even in such a state, since the LILC 601a exists on the power distribution circuit, the coupled high-frequency electromagnetic wave does not propagate to the signal processing circuit.
  • the LILC 6 10, 6 11 1 that includes the electromagnetic wave whose coupling is predicted in the target frequency band near the place where electromagnetic waves from other power distribution circuits are easily coupled. By disposing them, it is possible to prevent high frequency noise from propagating to both the signal processing circuit side and the DC power supply side.
  • the power distribution circuit according to the present embodiment is a circuit that can not only prevent leakage of high-frequency electromagnetic waves that become noise, but also does not easily couple noise electromagnetic waves generated by other noise sources.
  • the branch of the power distribution circuit is not limited to two branches, and the same effects as those of the above-described embodiment can be obtained even with a configuration of three branches or more branches.
  • the power supply decoupling is performed in three stages by using the semiconductor chip, the semiconductor package, and the printed circuit board as units of power supply decoupling. But is not limited to this.
  • the quality of the signal propagating through the signal wiring is not reduced, and (2) the high-frequency electromagnetic wave excited by the transistor is hardly penetrated. (3) It is possible to provide a power distribution circuit that is less likely to malfunction due to high-frequency electromagnetic waves penetrating from the commercial power supply line or external signal cable, with less coupling of leaked electromagnetic waves to signal wiring, and to reduce noise from the power distribution circuit. It is expected that the circuit design time will be significantly reduced because no load is taken into account, and that the circuit operation will be stabilized by reducing the power supply noise.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

信号配線を伝搬する信号の品質を低下させることがなく、トランジスタによって励起される高周波電磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、商用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない電源分配回路を提供する。　直流電源１００が生成した直流電圧をＴｒ１１０に供給するための一対の電源分配用導体を含んだ線路と、該線路に配置され、それぞれの対象周波数帯域においては電磁波の透過率が概ね"０"でであるＬＩＬＣ１０１、１０２及び１０３とを有し、Ｔｒ１１０は、線路を介してＬＩＬＣ１０１、１０２及び１０３と直列に接続され、Ｔｒ１１０が励起する電磁波のスペクトルは、該信号源に直列に接続されたＬＩＬＣ１０１、１０２及び１０３のうちの少なくともいずれかの対象周波数帯域に含まれる。

Description

明細書 電源分配回路 技術分野
本発明は、回路基板上の半導体装置、この半導体装置を構成する半導体チップ、 半導体チップ上に搭載された高速動作回路、 又は高速動作回路を構成するトラン ジス夕にそれぞれ分岐された電源配線を介して電力を供給する電源分配回路に関 し、 特に、 非常に広帯域の信号を発生する高速ディジタル回路に対して有効な電 源分配回路に関する。 従来技術
ディジタル技術は電気電子機器に広く採用されており - 機器の高性能化 ·高機 能化に大きく寄与している。
世界半導体技術口一ドマップの 200 1年版 （International Technology Roadmap for Semiconductors: I TRS 2001) は、 2016年までの半導体 の各種特性改善指標を示している。
I TR S 2001の Executive Summaryの早 は MPU (Micro Processing Unit) チップ上及ぴチップーボード間のクロック周波数は、 現在の 2. 3GHz から 2007年には 6. 7 GHzに、 2016年には 29 GH zに高まると推定 している。
また、 同じ章で、 高性能 MP Uの電源電圧は現在の 1. 0Vから 2007年に は 0. 7Vに、 2016年には 0. 4Vになると推定している。 また、 消費電力 は、 現在の 190Wから 2007年には 190Wに、 2016年には 288Wに なると推定している。
ディジタル機器のボードには、 このようにクロック周波数が高く消費電力の大 きい MP Uの他に、 各種周辺機器を制御するための低周波ク口ックで動作する L S Iも多く使用されている。
このため、 ディジタル機器のボード上には、 数百 KHzから数 GHzに亘る非 常に広い帯域のスぺクトルで動作する様々な回路が混在しており、 スぺクトル周 波数の上限はさらに高まる傾向にある。
電源分配回路 （Power Distribution System： P D S ) に要求される機能は、 ボードに搭載されている I Cや、 MP U、 D S P等の L S Iを構成する全てのト ランジスタに対して、 安定な直流電圧を供給することである。
ところが、 電源分配回路中の電流は、 負荷であるトランジスタの動作に依存し て変動している。 換言すると、 電源分配回路から電力の供給を受けて動作するト ランジスタが励起した電磁波は、 電源分配回路側にも伝搬する。
一方、 ボードに搭載されている I C等に採用されている CMO S回路は、 PM O Sトランジスタと NMO Sトランジスタとが同時に O Nする時間は瞬時である ため、 定常的に流れる直流電流は無視可能な程度の漏れ電流だけである。
よって、 電源分配回路中の電流は、 数百 KH zから数十 GH zという非常に広 い帯域に亘る直流バイアスのかかった高周波電流となる。 この高周波電流は ク ロック信号と同期して流れる電源電流と非同期で流れる電源電流とがあり、 これ らの高周波電流が混在して電源配線を流れる。
し力、も、 トランジスタによって励起され P D Sに侵入しょうとする高周波の電 源電流は 全てのトランジスタが発生する信号電流の和と同程度であるので、 非 常に大きな値となる。
上記の状況を考慮すると、 電源分配回路には以下の機能が要求される。
( 1 )信号品質の確保： トランジスタから見た P D Sの特性ィンピーダンスは、 使用されるディジタル回路で発生する高周波電流の全帯域に亘つて、 信号配線の 特性ィンピーダンスに比べて十分低いこと。
( 2 ) 電磁干渉低減： トランジスタによって励起される高周波電磁波及び高周 波電源電流の電源分配回路への漏洩量が少なく、 信号配線への漏洩電磁波の結合 が少ないこと。
( 3 ) 電磁耐カ向上：商用電源線や外部信号ケーブルから侵入する高周波電磁 波及び高周波電源電流による誤動作が少ないこと。
来、 ボード及び I C等の電源分配回路では、 接地導体及び電源分配導体を平 板又は網目状として高周波ィンピーダンスを下げるとともに、 接地導体と電源分 配導体間に各種コンデンサを多数接続することで、 低周波を含む帯域までのィン ピーダンスを下げるという方法が採用されてきた。 図 1に、 従来の電源分配回路 の構成を示す。
特に、 電源分配回路を平板で構成すると、 平板電源電極と平板グランドとで平 板コンデンザが形成されるため、 コンデンザのキャパシタンス特性が劣化してし まう数十 MH z以上の帯域においても、 ある程度電源供給回路のィンピ一ダンス を下げることができる。
この方法は、 ボードを電源分配の単位とみなし、 高周波帯域で低インピーダン スの電源供給配線をポード全体を用いて実現することをねらいとしている。 例え ば、 ボードの周縁部には容量が大きいが数 MH z以上の周波数帯域ではィンピー ダンスが高くなるタンタル電解コンデンサやアルミコンデンサを配置し、 高周波 発生源の周囲には、 容量は小さいが数 MH z以上の周波数帯域においても比較的 インピーダンスが低い積層セラミックコンデンサを配置する等の手法が用いられ る。 これにより、 高周波電源電圧変動が抑制され ため、 平板電源電極も高周波 グランドとして使用可能としている。
上記方法は、 電源分配回路の電圧変動が小さければ、 ディジタル回路をはじめ とする電子回路は安定して動作するという考え方に基づいたものであるが 非常 に高速で動作する最近の高速回路においては 電子回路の動作を不安定にさせる 要因が電圧又は電界だけではなく、 電流又は磁界による回路の不安定も無視し得 ないとして認識されてきている。
また、 上記方法は、 非常に広い周波数帯域に亘る電源電流を電源分配回路に取 り込み、 多くの分流路を設けることで結果的に低ィンピーダンスを実現するもの であるため、 電磁気理論に基づいて考えた場合には、 電源分配回路中に存在する 磁界優位の不要電磁波が殆どの信号配線に比較的容易に結合する。 換言すると、 平板電源電極を高周波グランドと見なし、 信号配線を電源分配回路に近接させて 配置するため、 電源分配回路に漏洩した高周波電磁波が信号配線に容易に結合す る。
さらに、 電源分配回路を介して漏洩した高周波電磁波は、 交流電源線や信号ケ —ブルにまで漏洩すると EM I問題を引き起こす。 加えて、 漏洩した高周波電磁 波が他のディジタル回路やアナログ回路まで到達すると、 システム全体としての 重大な障害を引き起こす原因となる。
信号配線に結合した電磁波の一部は I C等に侵入し、 高インピーダンス信号配 線に大きな電圧変動を発生させ、 回路の誤動作の原因となる。 さらに、 電源分配 回路中の電磁波の一部が商用電源に漏洩し、 同様にして放送波に対して電磁干渉 を起こす。
このように、 従来の電源分配の方法は、 I C等の高周波電源電圧変動を低減す ることに主眼をおいており、電源分配回路に要求される上記機能の（2)及び（3) に関しては、 殆ど効果が得られていなかった。
上記 (2) 及び （3) の効果が得られる電源分配回路としては、 特許文献 1に 開示される 「多層プリント基板」 がある。
[特許文献 1 ]
特開平 9— 1 3 9 5 7 3号公報 発明が解決しょうとする課題
上記特許文献 1に開示される発明は、 電子機器を構成するボードの電源分配回 路を配線ィヒした上で、 I C等を単独で、 又は それらのグループを電源分配の単 位とみなし、 ボードの電源分配回路との間にイングクタを揷入して両端にキャパ シタを接続することにより、 ローパスフィルタを形成して電源分配単位ごとに高 周波分離 (デカップリング） している。 図 2に、 特許文献 1に開示される発明の 構成を示す。
しかし、 この方法では、 従来の手法と比較すると、 I C等から見た電源分配回 路のインピーダンスが高くなるため、 I C等の消費電力が増加するとともに電源 電圧が低下する傾向が進む現状においては、 信号品質の確保が難しくなってしま うことがあった。
このように、 上記 ( 1 ) ~ (3). の機能を兼ね備えた電源分配回路は実現され ていなかった。
本発明は係る問題に鑑みて為されたものであり、 （1 )信号配線を伝搬する信号 の品質を低下させることがなく、 （2)トランジスタによって励起される高周波電 磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、 （3)商 用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない電 源分配回路を提供することを目的とする。 発明の開示
上記目的を達成するため、 本発明は、 第 1の態様として、 直流電源が生成した 直流電圧を少なくとも一つの信号源に供給するための一対の電源分配用導体を含 んだ線路と、 該線路に複数個が配置され、 それぞれの対象周波数帯域においては 電磁波の透過率が概ね "0" である低インピーダンス部とを有し、 信号源は、 線 路を介して低インピーダンス部の少なくとも二つと直列に接続され、 信号源が励 起する電磁波のスぺクトルは、 該信号源に直列に接続された低インピーダンス部 のうちの少なくともいずれかの対象周波数帯域に含まれることを特徴とする電源 分配回路を提供するものである。
上記本発明の第 1の態様においては、 低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4端子の線路構造であるとともに、 第 1の電極は一対の電 源分配用導体の一方と、 第 2の電極は前記一対の電源分配用導体の他方とそれぞ れに並列に接統されることが好ましい。
または、 低インピーダンス部は 第 1の電極と第 2の電極とが対向した 4端子 の線路構造であるとともに、 一対の電源分配用導体を分断して配置され、 分断さ れた一対の電源分配用導体の一方の端は第 1の電極の一端と、 該ー対の電源分配 用導体の他端は該第 1の電極の他端とそれぞれ電気的に接続され、 分断された一 対の電源分配用導体の他方の一端は第 2電極の一端と、 該分断された電源分配用 導体の他方の他端は該第 2の電極の他端とそれぞれ電気的に接続されることが好 ましい。
または、 低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4端子 の線路構造であるとともに、 一対の電源分配用導体の一方を分断して配置され、 分断された一対の電源分配用導体の一方の一端は第 1又は第 2の電極の一端と、 該分断された電源分配用導体の他端は該第 1又は第 2の電極の他端とそれぞれ電 気的に接続され、 第 2の電極は、 一対の電源分配用導体の他方と並列に電気的に 接続されることが好ましい。
また、 上記目的を達成するため、 本発明は、 第 2の態様として、 信号源へ直流 電圧を供給するために半導体チップ上に形成された第 1の一対の電源分配用導体 と、 半導体チップが搭載された半導体パッケージ内に形成され、 該搭載された半 導体チップに直流電圧を供給するための第 2の一対の電源分配用導体と、 半導体 パッケージが実装されたプリント基板上に形成され、 該実装された半導体パッケ ージに直流電圧を供給するための第 3の一対の電源分配用導体とが直列に接続さ れた線路と、 該線路に複数個が配置され、 それぞれの対象周波数帯域においては 電磁波の透過率が概ね "0" である低インピーダンス部とを有し、 信号源は、 線 路を介して低インピーダンス部の少なくとも二つと直列に接続され、 信号源が励 起する電磁波のスぺクトルは、 該信号源に直列に接続された低インピーダンス部 のうちの少なくともいずれかの対象周波数帯域に含まれることを特徴とする電源 分配回路を提供するものである。
上記本発明の第 2の態様においては、 低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4端子の線路構造であるとともに、 第 1の電極は第 第 2又は第 3の一対の電源分配用導体の一方と、 第 2の電極は第 1、 第 2又は第 3 の一対の電源分配用導体の他方とそれぞれに並列に接続されることが好ましい。 または 低インピーダンス部は.。 第 1の電極と第 2の電極とが対向した 4端子 の線路構造であるとともに、 第 1、 第 2又は第 3の一対の電源分配用導体を分断 して配置され、 分断された一対の電源分配用導体の一方の一端は第 1の電極の一 端と、 該分断された一対の電源分配用導体の一方の他端は該第 1の電極の反対側 の端とそれぞれ電気的に接続され、 分断された一対の電源分配用導体の他方の一 端は第 2電極の一端と、 該分断された一対の電源分配用導体の他方の他端は該第 2の電極の反対側の端とそれぞれ電気的に接続されることが好ましい。
または、 低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4端子 の線路構造であるとともに、 第 1、 第 2又は第 3の一対の電源分配用導体を分断 して配置され、 分断された一対の電源分配用導体の一方の一端は第 1の電極の一 端と、 該分断された電源分配用導体の一方の他端は該第 1の電極の他端とそれぞ れ電気的に接続され、 第 2の電極は、 分断された一対の電源分配用導体の他方と 並列に電気的に接続されることが好ましい。
上記本発明の第 2の態様で、 低インピーダンス部が第 1の電極と第 2の電極と が対向した 4端子の線路構造である構成においては、 第 2の一対の電源分配用導 体は半導体パッケージのリ一ド端子からなり、 該第 2の一対の電源分配用導体の 第 1及び第 2の電極のそれぞれと電気的に接続された低ィンピーダンス部は半導 体チップとともに封止されることが好ましい。 また、 線路長が 1 である低イン ピーダンス部が半導体チップ上の線路に、 線路長が 1 2である低インピーダンス 部が半導体パッケージ内の線路に、 線路長が 1 3である低インピーダンス部がプ リント基板上の線路にそれぞれ配置され、 各低インピーダンス部の線路長は、 1 3 > 1 2 > 1 iであることが好ましい。
また、 上記本発明の第 2の態様のいずれの構成においても、 低インピーダンス 部のうち信号源に最も近いものは、 半導体チップ上の線路に配置されることが好 上記本発明の第 1の態様又は第 2の態様においては、 低インピーダンス部は、 線路の一部を低ィンピーダンス構造とするか、 又は、 低インピーダンス素子を線 路に揷入して配置されることが好ましい。
上記本発明の第 1の態様又は第 2の態様のいずれの構成においても、 低インピ —ダンス部は、 信号源の近くに配置されたものほど対象周波数帯域が高いことが 好ましい。 また、 低インピーダンス部は、 信号源の近くに配置されたものほど直 流電圧によって発生する電流の流路方向長さが短いことが好ましい。
また、 上記本発明の第 1の態様又は第 2の態様のいずれの構成においても、 線 路がマイクロストリツプ線路構造又はストリップ線路構造であることが好ましい。 また、 低インピーダンス部の各々の対象周波数帯域は、 少なくとも一つの他の低 インピーダンス部の対象周波数帯域の一部と重複し、 最も高い対象周波数帯域と 最も低い対象周波数帯域との間の周波数が、 いずれかの低インピーダンス部の対 象周波数帯域に含まれることが好ましい。 また、 電力源と信号源との間の少なく とも一箇所で線路が分岐し、該電力源を複数の信号源と接続することが好ましく、 こ φ場合には、 分岐した線路のそれぞれには、 分岐箇所よりも信号源に近い位置 に少なくとも一つの低インピーダンス部が配置されることがより好ましい。また、 いずれかの信号源からのノィズ電磁波が結合する箇所の周縁に、 該ノィズ電磁波 の周波数を対象周波数帯域に含む低インピーダンス部を備えることが好ましい。 また、 信号源が励起した電磁波は、 該信号源に直列に接続された低インピーダン ス部のそれぞれにおいて、 各々の対象周波数帯域に含まれる成分が反射されるこ とが好ましい。 また、 低インピーダンス部のそれぞれは、 直列に接続された信号 源との間の往復線路長 2 Lと、 対象周波数帯域に含まれる電磁波の波長のうち最 短の波長 との比 （2 L/ ） が概ね "0" となるように線路に配置されること が好ましい。
なお、 半導体チップを構成する内部コアブロックのうち、 一定周波数以上の高 周波回路に、 上記本発明の第 1又は第 2の態様のいずれかの構成の電源分配回路 を適用することが好ましい。
また、 半導体チップを構成する電源用 I ZOプロックに、 上記本発明の第 1又 は第 2の態様のいずれかの構成の電源分配回路を適用することが好ましい。 図面の簡単な説明
図 1は、 従来の電源分配回路を示す図である。
図 2は 従来の電源分配回路を示す図である。
図 3は 本発明の電源分配回路の構成を示す図である。
図 4は、 線路の一例 （ストリップ構造） を示す図である。
図 5は、 低インピーダンス素子の透過率と周波数との関係を示す図である。 図 6は、 線路の一例 （マイクロストリツプ構造) を示す図である。
図 7は、 振幅伝達関数と周波数との関係を示す図である。
図 8は、 L I L Cによって電磁波がデカツプリングされる状態を示す図である。 図 9は、 L I L Cを半導体チップに配置した状態を示す図であり、 （a)は断面 図、 （b) は斜視図である。
図 1 0は、 L I L Cを半導体パッケージ内に配置した状態を示す図であり、 (a) は断面図、 （b) は斜視図である。
図 1 1は、 L I L Cをプリント基板に配置した状態を示す図である。
図 1 2は、 L I L Cを線路に配置する第 1の手法を示す図である。 図 1 3は、 L I L Cを線路に配置する第 2の手法を示す図である。
図 1 4は、 L I L Cを線路に配置する第 3の手法を示す図である。
図 1 5は、 本発明を好適に実施した第 1の実施形態に係る電源分配回路の構成 を示す図である。
図 1 6は、 電源分配回路中に適用される低インピーダンス素子の対象周波数帯 域の状態を示す図である。
図 1 7は、 第 1の実施形態に係る電源分配回路を半導体パッケージが実装され るプリント基板に適用した状態を示す図である。
図 1 8は、 本発明を好適に実施した第 2の実施形態に係る電源分配回路の構成 を示す図である。
図 1 9は、 第 2の実施形態に係る電源分配回路を半導体パッケージが実装され るプリント基板に適用した状態を示す図である。
図 2 0は、 本発明を好適に実施した第 3の実施形態に係る電源分配回路の構成 を示す図である。
図 2 1は、 第 3の実施形態に係る電源分配回路を半導体パッケージが実装され るプリント基板に適用した状態を示す図である。
図 2 2は 本発明を好適に実施した第 4の実施形態に係る電源分配回路の構成 を示す図である。
図 2 3は、 第 4の実施形態に係る電源分配回路を半導体パッケージが実装され るプリント基板に適用した状態を示す図である。
図 2 4は、 本発明を好適に実施した第 5の実施形態に係る電源分配回路を半導 体パッケージが実装されるプリント基板に適用した状態を示す図である。
図 2 5は、 第 5の実施形態に係る電源分配回路の半導体パッケージが実装され るプリント基板に適用した別の状態を示す図である。
図 2 6は、 本発明を好適に実施した第 6の実施形態に係る電源分配回路の構成 を示す図である。
符号 1 0は、 L I L Cである。 符号 1 1、 1 2は、 電極である。 符号 1 1 a、 1 .1 b、 1 2 a、 1 2 bは、 電極の端である。 符号 1 7は、 線路素子である。 符 号 1 8、 1 0 0は、 直流電源である。 符号 1 9、 9 1は、 高周波発生源である。 符号 24は、 配線である。 符号 25は、 誘電体膜である。 符号 26は、 基板であ る。 符号 31は、 第 1の導体である。 符号 31 a、 3 lbは、 切断された第 1の 導体である。 符号 32は、 第 2の導体である。 符号 32a、 32 bは、 切断され た第 2の導体である。 符号 51、 61、 71、 90、 101、 102、 103、 201 a, 201b, 202a, 202b, 203、 301 a, 301b、 30 2 a, 302b, 303 a, 303b, 401 a, 401b, 401 c, 401 n、 401 A、 40 IN, 610、 611は、 L I LCである。 符号 52は、 M OS型トランジスタである。 符号 81 a、 8 lbは、 接地導体である。 符号 82 は、 電源導体である。 符号 83は、 誘電体である。 符号 92は、 LILCによつ て反射された信号電磁波である。 符号 93は、 信号処理回路に直接発せられた信 号電磁波である。 符号 94は、 電源分配回路に侵入した信号電磁波である。 符号 109は、 VRMである。 符号 110、 110a, 110b, 110c, 110 η、 110Α¾ 11 ONは、 Tr (トランジスタ） である。 発明を実施するための最良の形態
本発明は、電源分配回路を線路構造とし、これに低インピーダンス線路素子（以 下、 LILC) を揷入するか 又は、 電源分配回路の少なくとも一部を L I LC と同様の構造 （低インピーダンス線路構造） とすることで 上記 (1) 〜 （3) の機能を兼ね備えた電源分配回路を実現するものである。
CL I LCの原理〕
以下に、 本発明の電源分配回路に適用される L I LCの構成及び作用について 説明する。
図 3に、 本発明の電源分配回路を示す。 この電源分配回路は、 直流電源 18と 高周波発生源 （例えばトランジスタ） 19とを接続し、 直流電源 18が供給する 電力を高周波発生源に分配する回路である。 なお、 電源分配回路は、 電源分配導 体と接地導体との対を有する線路構造として構成されている。
トランジスタ 19は、 直流電源 18から供給される電力によってスィツチング 動作を行い信号処理回路に信号電磁波を発生させるとともに、 高周波信号電流 2 1および高周波電源電流 16を発生させる。 ,線路素子 1 7の特性ィンピ一ダンス Z cは、 直流電源 1 8に直列なィンピ一ダ ンス Ζ ζと並列なインピーダンス Z yとで構成されるものとする。 高周波発生源
1 9が属する信号配線 2 0の特性インピーダンス Z sは通常 1 0 Ω前後である。 電源分配回路中の線路素子 1 7の特性ィンピ一ダンス Z cは数百ミリ Ω以下であ るとする。
上記電源分配回路においては、 高周波電源電流 1 6の波長と比較して線路素子 1 7が十分に長く線路と見なすことができる場合には、 高周波電源電流 1 6は線 路素子 1 7の特性インピーダンス Z cが小さければ線路素子 1 7によって反射さ れて直流電源 1 8の側にほとんど伝搬しない。 すなわち、 上記電源分配回路にお いては、 線路素子 1 7の特性インピーダンス Z cを小さくすることにより、 デカ ップリング特性を向上させることが可能である。
図 3において、 前述のように線路素子 1 7の特性インピーダンスが Z c、 信号 配線 2 0の特性ィンピーダンスが Z sの場合、 トランジスタ 1 9が励起した高周 波電源電流 1 6は、 信号配線 2 0と線路素子 1 7との接続点において、 式 （1 ) で表される反射係数に従つて反射する。
[数 1 ]
一 · · · ( i )
s ここで、 線路素子 1 7の特性ィンピーダンス Z cが信号配線 2 0の特性ィンピ —ダンス Z cよりもかなり小さいとき、 反射係数 Γは "一 1 " に近い値となり、 透過係数 Tは "0" に近い値となる。 このため、 高周波電源電流 1 6は、 電源供 給系である直流電源 1 8側には透過しないこととなるため、 電源デカップリング がなされて電磁放射が抑制される。 すなわち、 高周波発生源によって励起される 高周波電磁波が電源分配回路に侵入しにくいとともに、 電源分配回路に漏洩した 電磁波が他の信号配線へ結合することを防止できる。
—方、 反射係数 （S u) と透過係数 （S 2 1) との間に式 (2 ) の関係がある。 損失を含む線路の透過係数 （S 2 1) は式 （3) で求められる。 なお、 透過特性 の逆数は、 挿入損またはデカップリング性能と呼ばれる。 式 （3) 中の Xは線路 長である。 は伝搬定数を構成する減衰定数であり、 式 （4) で表される。 さらに式 (5) 中のコンダクタンス Gは、 コンデンサで使用される t a η δを 使用すると式 （5) で表される。
なお、 式 （5) において Sは誘電体の面積、 tは誘電体の厚さである。
[数 2]
Su 2+S21 2=l . . . (2)
S 21 = V1 - s U (3)
Figure imgf000014_0001
G = ws 0 ε r -^- · tan δ . . . (5) 損失を含む特性インピーダンスの小さい線路素子が、 比較的大きな値の特性ィ ンピーダンスを有する電源分配回路に接続されると 線路素子に向かう高周波電 源電流のほとんどは端子部で反射されるが、 反射せずに線路素子内に入り込んだ 高周波電源電流は、 式 （3)、 （4)、 (5) からわかるように、 指数的に減衰しほ とんど外に出ない。 すなわち、 L I LCのフィルタとしての挿入損は、 インピ一 ダンス不整合分と 素子の長さ-, 周波数 t a n dの指数倍との積となることが 分かる。
図 4に、 線路の一例としてストリップ構造の線路を示す。 この線路は、 接地導 体 （グランドプレーン) 81 , 81 b、 電源導体 82、 誘電体 83を有する。 接地導体 81 a及び 81 bは、 電源導体 82及び誘電体 83を介在して対向して いる。なお、接地導体 81 a, 81 bの幅は電源導体 82の幅よりも極端に広く、 電源導体 82の幅は接地導体 81 a、 81 bに比べて無視できる程小さい値であ る。
この構造の線路においては、 直流電流が接地導体 81 a, 81 b及び電源導体 82を伝搬し、 電磁波が誘電体 83を伝搬する。 説明の簡略化のため線路の抵抗 及.び損失を無視できるとすると、 このようなストリップ線路の特性ィンピ一ダン ス Z◦は、 式 （6) で表される。 [数 3]
Figure imgf000015_0001
t ：誘電体の厚さ
W：線路の幅
。'.真空の透磁率 （ 1. 26x10~6H/m)
ε0:真空の誘電率 （8. 85x10—12F/m)
ετ：誘電体の比誘電率
この場合には線路の特性インピーダンスは、 （L/C) 1/2で算出されることか らキャパシタンス成分及びインダクタンス成分のみで定まる値となり、 周波数に 対しては一定値であるため、 周波数によるデカップリング特性の劣化が原理的に は生じない。
デカップリング素子の透過係数 Τを示す行列 LSIの要素 S 21 (上記式（3) 参照） を、 図 5に示す。 換言すると、 図 5は、 デカップリング素子の透過率と周 波数との関係を示す図である。 図中破線が電源分配回路の線路にコンデンサを接 続してデカップリング素子とした場合の透過係数であり 実線が電源分配回路の 線路自体に配線容量を持たせてデカップリング素子として適用した場合の透過係 数である。 なお 縦軸は透過率 （dB) を 横軸は周波数 (GHz) を示す。 ここで、 コンデンサを電源分配回路に接続してデカップリング素子とした上記 例の諸条件は、 配線の長さが 2 mmで幅が 50 m、 配線の下の酸化膜は S i 0 2で膜厚は 500nm (500 OA), 配線容量は 2 pFである。 また、 デカップ リングコンデンサの容量は 8 pFであり、 デカップリング素子全体としては 10 PFである。
一方、 線路自体に配線容量を持たせてデカップリング素子とした上記例の諸条 件は、 配線 （線路素子） の長さは 2mmで幅が 50〃m、 線路内の酸化膜は S i 02で膜厚は l OOnm (100 OA), 配線容量 =全容量で 10 p Fである。 コンデンサを電源分配回路の線路に接続した場合の透過率と電源分配回路の線 路自体に配線容量を持たせた場合の透過率とを比較すると、 線路自体に配線容量 を持たせた方が透過率が小さい （すなわち、 カット率が高い） ため、 デカツプリ ング特性に優れている。 このように、 従来はコンデンサを用いて行っていた電源分配回路のデカツプリ ングは、線路構造とするとともに、 L (ィンダクタンス）、 C (キャパシンタンス）、 R (レジスタンス）、 および G (コンダクタンス） を適当な値として線路自体にデ カップリング特性を持たせた素子を電源分配回路に挿入するか、 又は、 電源分配 回路の線路の一部をこれと同様の構造とすることで行うことが可能である。 なお、所望のデカツプリング特性を得るためのパラメータとしては L、 C, R、 および Gがあるが、 Lや Rは増加すると論理回路スィツチング時の電源電圧変動 が増大する等の問題が生じるため、 C、 および Gを調整することによってデカツ プリング特性を調整する必要がある。
図 6に、 線路の断面の一例として、 マイクロストリップ構造の線路の断面を示 す。 この線路は、 基板 2 6の上に酸化膜 2 5と配線 2 4とが積層された半導体基 板上の線路である。 なお、 配線 2 4の材料はアルミニウム、 誘電体膜 2 5の材料 は S i O 基板 2 6の材料は高濃度不純物が拡散されたシリコンである。 上記 構造の線路においては、 直流電流が配線 2 4及び基板 2 6を伝搬し、 電磁波が誘 電体膜 2 5を伝搬する。
ここで、 配線 2 4の配線長を 2 mm、 配線幅を 5 0 m、 誘電体膜 2 5の膜厚 を 5 0 0 nm (5 0 0 O A) とすると、線路の L、 R, Cは それぞれ、 L = 1 . 4 n H¾ R= 1 . 2 Ω, C = 2 p Fである。
図 7に、 L及び Rを上記の値で一定とし、 Cをパラメータとして変化させた場 合の線路の MTF (Modulation Transfer Function：振幅伝達関数） を示す。 縦 軸は MTF (d B)、 横軸は周波数 (H z) を表す。 ここでは、 線路は 1 0分割の はしご型線路で近似している。 線路の容量が増加するのに伴って高周波数帯域に おいても電磁波が透過しなくなつており、 デカップリング特性が向上することが 示されている。 本計算例では、 線路の誘電体損失を無視しているが、 損失のある 場合の前述の式 （5)、 式 （6)、 および式 (7) からわかるように、 線路素子中 の誘電体損失 （t a n (5 ) および線路の長さを適当な値に増やすことにより、 さ らにデカップリング性能を高めることができる。
； のように、 電源分配回路にデカツプリング素子として適用する L I L Cは、 ( 1 ) デカップリング対象の周波数帯域の電磁波からみて線路と見なすことが できるだけの長さを備える。 （電磁波成分が通過する部分の実質的な長さ（=実効 線路長） が対象周波数の電磁波の波長の 1ノ4以上であることが好ましい。）
( 2) 特性インピーダンス Z cが電源分配回路の特性ィンピーダンス Z 0より も小さく、 Z c /Z 0 = 0と近似できる。 （単位長さ当たりのキャパシタンス C が大きいことが好ましい。）
( 3 ) 誘電体損失をやや大きくするとともに線路の長さを必要に応じて長くす ることが好ましい。
という条件を満たす線路構造の素子である。
L I L Cによって電磁波がデカツプリングされる状態について説明する。
電源分配回路に侵入する信号電磁波は信号処理回路とは反対方向に伝搬する信 号電磁波であるから、 信号処理回路に直接発せられた信号電磁波とは、 進行方向 が逆の電磁波である。
L I L Cを電源分配回路に挿入した場合 L I L Cの特性インピーダンスは電 源分配回路の線路の部分の特性インピーダンスと比較して非常に小さく実質的に ゼロと見なすことができるため、 L I L Cで反射された際に位相が 1 8 0 ° 反転 したのちに信号回路側に向かつて進行する。
L I L Cによって反射され位相が反転した信号電磁波は、 線路長が短い場合 理想的には信号回路を進行する信号電磁波とほぼ同位相となる i 実際は伝送経 路の特性により位相および振幅は変化し、 信号電磁波と重なった場合に様々な歪 みを発生する。
L I L Cによって反射された信号電磁波は、 L I L Cとの間を往復した後に信 号回路側に進行する。 よって、 図 8に示すように、 L I L C 9 0を高周波発生源 9 1の近傍に配置し、 L I L C 9 0と高周波発生源 9 1との間の線路長 1をデカ ップリング対象電磁波の波長 λと比較して極めて短くすれば、 L I L C 9 0に反 射されてから信号回路を伝わる信号電磁波 9 2は、 信号回路に直接発せられた信 号電磁波 9 3と重なり合うと見なすことができる。
換言すると、 L I L C 9 0と高周波発生源 9 1との間の往復線路長 2 1とデカ ップリング対象の電磁波の波長 λとを比較した場合に、 （ 2 1 / /0 = 0であれば、 電源分配回路に侵入した信号電磁波 9 4は、 L I L C 9 0によって反射され、 信 号回路に直接発せられた信号電磁波 9 3と重なると見なすことができる。
この場合には、 伝送経路の伝送特性の影響を受けることなく電磁波が同じ位相 同士で重なり合うため、 信号配線を伝搬する信号の歪みを発生することがない。 また、 信号処理回路を伝わる信号電磁波の強度を強めることができるという効果 得られる。
換言すると、 高周波発生源が励起した電磁波の全てのエネルギーを信号として 利用することが可能となる。
次に、 電源分配回路に他の信号配線等からの漏洩電磁波 （ノイズ） が結合した 場合を考える。 電源分配回路にノイズが結合した場合、 ノイズは電源分配回路中 を伝搬する。 このノィズの周波数が L I L Cのデカップリング対象周波数帯域に 含まれる場合、ノイズは L I L Cによつて反射され、これより先には伝搬しない。 すなわち、 高周波電磁波が高周波発生源及び信号処理回路にまで伝搬することは ない。
よって、 L I L Cが揷入さ た電源分配回路は、 商用電源線や外部信号ケープ ルから侵入するノィズによつて高周波発生源が誤動作したり、 信号処理回路中に ノイズが侵入したりすることを防止することができる。
CL I L Cの適用例〕
電源分配回路は 直流電源と高周波発生源とを接続する回路であるから、 その 線路は、 プリント基板から半導体パッケージを経て半導体チップ、 さらにチップ 上に搭載された回路ブロック及びこの回路ブロックを構成するトランジスタにま で連なっている。 電源分配回路のインピーダンスを高周波発生源側から直流電源 側まで一様に十分小さくすることは高密度実装上難し Vヽが、 電源分配回路中に L I L Cを配置することで、 実装密度を低下させること無く低インピーダンス化を 実現できる。 L I L Cは、 電源と高周波発生源とを接続する電源分配回路中の任 意の位置に揷入可能である。
なお、 電源分配回路の線路は、 ボード上、 半導体パッケージ内、 半導体チップ 上のいずれにおいても電源分配導体と接地導体との対を有するマイクロストリッ プ線路構造又はストリップ線路構造であることが好ましい。
電源分配回路中に L I L Cを適用した場合の具体例について以下に説明する。 図 9に、 半導体チップ中の電源分配回路に L I L Cを適用した場合の一例を示 す。
半導体基板には M0S型トランジスタ 52が形成されており、 L I LC51は これに隣接して配置される。 L I LC51は、 電極と絶縁膜と半導体基板とで構 成されたマイクロストリップ構造であるため、 トランジスタ 51と同一の半導体 製造プロセスにおいて半導体基板に形成できる。
図 10に、 半導体パッケージ内の電源分配回路に L I LCを適用した場合の一 例を示す。 半導体チップの各端子は電源側リード及び信号側リードに接続されて おり、 チップの周囲は樹脂によって封止されている。 L I LC61は、 電源側リ ードに接続される端子のチップに近い先端部付近に配置される。
なお、 ここでは電源側リ一ド及ぴ信号側リ一ドをそれぞれ一つずつ図示してい るが、 実際には各リードは複数個存在する。
半導体パッケージを電源デカップリングの一つの単位として考える場合、 電源 分配回路に侵入する信号電磁波の発生源は、 半導体チップを構成する不図示のト ランジスタである。よって、半導体パッケージ中に L I LCを配置する場合には L I LCを半導体チップとできるだけ近い位置に配置することが好ましい。なお、 ここでは樹脂で封止された構成の半導体パッケージを例に説明したが、 封止材は 樹脂に限定されることはなく、 金属やガラス等でも良い。
図 1 1に、 プリント基板上の電源分配回路に L I L Cを適用した場合の一例を 示す。 半導体パッケージの各端子は、 電源側線路及び信号側線路に接続されてい る。
プリント基板を電源デカップリングの一つの単位として考える場合、 電源分配 回路に侵入する信号電磁波の発生源は、 実装された半導体パッケージ内のチップ である。 よって、 プリント基板に配置する場合には、 半導体チップのできるだけ 近くに L I LC 71を配置することが好ましい。
このように、 L I LCはチップ、 パッケージ、 ボードのいずれにも実装可能で ある。なお、線路に L I LCを配置する方法（線路中に L I LCを揷入する方法、 又は、線路を L I LC的な構造とする方法）としては、三つの手法を適用できる。 図 12に、線路に L I LCを配置する第 1の手法の一例を示す。この手法では、 電源分配回路を構成する線路の第 1の導体 31及び第 2の導体 32を両方とも切 断して L I LC 10を揷入する。 L I LC 10は、 電極 11と電極 12とが対向 しており、 各電極の端部を端子とする 4端子構造である。
切断された第 1の導体 31の一方 31 aは、 挿入した L I LC10の一方の電 極 11の一端 1 1 aと電気的に接続し、 電極 1 1の反対側の端 1 1 bには、 第 1 の導体の他方 31 bを電気的に接続する。また、切断された第 2の導体の一方は、 揷入した L I LC 10のもう一方の電極 12の一端 12 aと電気的に接続し、 電 極 12の反対側の端 12 bには、 第 2の導体の他方 32 bを電気的に接続する。 これにより、 直流電源から高周波発生源へ向かう直流電流は、 線路が切断され た箇所を L I LC 10の一方の電極を介して通過する。 また、 高周波発生源から の戻り電流は、 線路が切断された箇所を L I LC 10のもう一方の電極を介して 通過する。
第 1の手法を適用して電源分配回路に L I LCを配置した場合には 第 2の導 体を流れる電流が全て L I LC 10の電極 12を通過し 第 1の導体を流れる電 流により発生する磁界と、 第 2の導体を流れる電流により発生する磁界とが相互 にうち消し合うため、 線路として理想的な状態となる。
図 13に 線路に]： I LCを配置する第 2の手法を示す。 この手法では 電源 分配回路を構成する線路の第 1の導体 31のみを切断して L I LC 10を揷入す る。 L I LC 10は、 電極 11と電極 12とが対向しており、 各電極の端部を端 子とする 4端子構造である。
切断された第 1の導体 31の一方 31 aは、 挿入した L I LC 10の一方の電 極 11の一端 1 1 aと電気的に接続し、 電極 11の反対側の端 11 bには、 第 1 の導体の他端 31 bを電気的に接続する。 また、 L I LC 10のもう一方の電極 12は、 第 2の導体 32と並列に電気的に接続する。
これにより、 直流電源から高周波発生源へ向かう直流電流は、 線路が切断され た箇所を L I LC 10の一方の電極 1 1を介して通過する。 また、 高周波発生源 からの戻り電流は、 L I LC 10が揷入された箇所では、 L I LC10のもう一 方の電極 12及び線路の第 2の導体を分岐して流れる。 なお、 直流電源から高周 波発生源へ向かう直流電流が第 2の導体 32を流れる場合には、 高周波発生源へ 向かう電流の一部が L I L C 1 0の第 2の電極 1 2に分岐して流れることとなる。 第 2の手法を適用して電源分配回路に L I L Cを配置する場合には、 一方の導 体を切断する必要が無いため、 切断しない側の導体を接地することにより、 同一 のポードゃチップで併走する信号配線用のグラウンドプレーンを確保することが 可能となる。
図 1 4に、 線路に L I L Cを配置する第 3の手法を示す。 この手法では、 電源 分配回路を構成する線路の第 1の導体 3 1及び第 2の導体 3 2をいずれも切断せ ず、 これらの一対の導体に対して並列に L I L C 1 0を接続している。 L I L C 1 0は、 電極 1 1と電極 1 2とが対向しており、 各電極の端部を端子とする 4端 子構造である。
これにより、 直流電源から高周波発生源へ向かう直流電流は、 L I L C 1 0が 配置された箇所を L I L C 1 0の一方の電極と一対の導体の一方とを介して通過 する。 また、 高周波発生源からの戻り電流は、 L I L C 1 0が配置された箇所を L I L C 1 0の他方の電極と一対の電極の他方とを介して通過する。 すなわち、 L I L Cと線路とを並列に電源電流と GND電流 （戻り電流） が流れる。 . なお、 上記第 3の手法を適用する場合は、 L I L Cを線路に接した状態で配置 することも可能である。 すなわち、 線路の側面に L I L Cを接触させて配置した り 線路と L I L Cとを一体化した構成とすることも可能である。 この場合は線 路と L I L Cとを電気的に接続する導体が不要となるため寄生容量が大幅に減少 する。
第 3の手法を適用して電源分配回路に L I L Cを配置する場合には、 一対の導 体をいずれも切断する必要がないため、 L I L Cを容易に配置できる。
また、 端子数が増えるものの従来のコンデンサと同様の配線手法が適用できる ため、 電源分配回路を CADを用いて容易に設計できる。 さらに、 直流電流が一 対の導体と L I L Cとに分流するため、 大電流を流す必要がある場合にも適用で きる。 加えて、 電源-グランドを従来のようにプレーンとすることが可能となる ため、 信号配線の高周波グランドを容易に確保できる。
なお、 第 3の手法を適用して電源分配回路に L I L Cを配置した場合には、 L S Iから見た電源インピーダンスを効率的に下げることはできるが、 L I L C入 出力間の高周波アイソレーションは低下してしまう。 特に、 電源-グランドをと もにプレーンとすると、 設計は容易となるが L I L Cの入出力間のアイソレーシ ヨンはコンデンサを使用する従来技術に比べてわずかに向上するにとどまること となってしまう。
アイソレーション効果を向上させるためには、 第 2の手法を適用して L I L C を電源分配回路に挿入し、 電源側のみ配線とすることが好ましいが、 この場合に は、 配線ルートや配線長、 配線効果等がアイソレーション効果に影響を及ぼすた め、 配線設計が難しくなる。
よって、 現実的には、 低周波クロックで動作する回路や電磁干渉が問題となら ない回路はグループ化し、 電源及びグランドはプレーンとして L I L Cをこれら に対して並列に接続する。 また、 高周波クロックで動作する回路や電磁干渉が問 題となる回路においては、 電源を配線として切断して L I L Cを挿入し、 グラン ドはプレーンとして L I L Cの負極側を並列に接続する。
すなわち、 高い周波数の電磁波を励起する信号源の近くに配霉する L I L Cは 上記第 1の手法又は第 2の手法を適用し、 低い周波数の電磁波を励起する信号源 の近くや、 高い周波数の電磁波を励起する信号源から離れた箇所に配置する L I L Cは上記第 3の手法を適用することが有効である。
なお 電源分配回路を伝わる電磁波は 線路を伝わる過程でそれ以下の周波数 成分に拡散する一方、 高周波発生源が新たに励起した電磁波の成分が加えられて いく。 このため、 高周波発生源から遠ざかるにつれて、 電源分配回路が伝搬する 電磁波は、 非常に広い周波数帯域に亘ることとなる。
従って高周波発生源に最も近い L S Iをはじめとする半導体回路内のトランジ スタ毎にデカツプリングすることが最も理想的ではあるが、 そのためにチップサ ィズが大きくなり信号配線長が長くなつてしまい高速信号伝送に悪影響を及ぼす 可能性があること、 全ての L S Iをはじめとする半導体に徹底することはほぼ不 可能である。 逆に、 プリント基板上にのみ L I L Cを配置すると、 GH zオーダ 一の電磁波がデカップリングされることなくプリント基板まで伝搬することとな り、.別のトランジスタからの電磁波が入り交じったり、 定常に近 、状態となって しまう。 このため、 特に電磁干渉問題の深刻化が予想される高速 LS Iとそれらを搭載 するプリント基板に対して、 対象周波数帯域の異なる複数個の L I LCを組み合 わせて、 電源分配回路に配置すれば、 電源分配回路が伝搬する電磁波を全帯域に 亘つてデカップリングすることが可能となる。 換言すると、 高速 LS I内の全て のトランジスタから見て、 スイッチング動作対象の全周波数帯域に亘つて、 十分 低いィンピーダンスと見えるとともに L I L C挿入単位で高周波結合がきわめて 少なレ、1?源分配回路とすることができる。
なお、 上記の L I LCの適用例では、 電源分配回路中に素子としての L I LC を揷入した状態を図示して説明したが、 電源分配回路の一部を L I LCと同様の 構造とする場合も同じように適用可能である。 この場合には、 線路を構成する第 1及び第 2の導体は物理的には切断されず、 電気的な構造のみが上記の例と同様 になる。
〔第 1の実施形態]
図 15に、 本発明を好適に実施した第 1の実施形態に係る電源分配回路の構成 を示す。
この S?源分配回路は、 直流 m¾I 100と高周波発生、源である T r (トランジス タ) 110とを接続する回路であり、 L I LC101、 L I L C 102及び L I LC 103がカスケード接続されている。 各 L I LCは、 低インピーダンスの線 路素子であっても良いし、 線路の一部を低インピーダンス構造としたものであつ ても良い。 又は、 これらが混在していても良レ、 (以下、 別段の断りが無い場合に は、 いずれの構成でも良いものとする）。
なお、 L I LC101、 L I LC 102及び L I LC 103のそれぞれは、 直 流電源 100と Tr 110とを導通させるように接続される。
VRM (Voltage Regulator Module) 109は、 直流電源 100が供給する電 力を所定の電圧に制御する。
源分配回路における電源デカップリング時の動作について説明する。
T r 110は、 1：源分配回路を介して直流！:源 100からの電力供給を受け、 スィツチング動作を行って電磁波を励起し、 信号処理回路に信号電磁波を発生さ せる。 Tr 110が励起した信号電磁波は、 電源分配回路にも侵入し直流電源 100 側に伝搬する。
L I LC 101に入射した信号電磁波のうち、 デカップリング対象の周波数帯 域の電磁波は反射されるが、 対象周波数帯域外の電磁波は L I LC 101を透過 する。
L I LC 101を透過したのちに L I LC 102へ入射した信号電磁波のうち、 L I LC 102の対象周波数帯域の電磁波は、 L I L C 102によって反射され Tr 1 10側に反射される。 一方、 対象周波数帯域外の電磁波は L I LC 102 を透過する。
L I LC 102を透過したのちに L I LC 103へ入射した信号電磁波のうち、 L I LC 103の対象周波数帯域の電磁波は、 L I LC 103によつて反射され る。
このように、 高周波発生源が電源分配回路に発した信号電磁波は 各 L I LC においてデカップリング対象周波数帯域外の成分のみが透過する。 よって、 図 1 6に示すように、 L Iし C 101 102及ぴ 103のデカップリング対象周波 数帯域を部分的に重ね合わせる （オーバラップさせる） ことで、 一つの L I LC ではカバーしきれない広い周波数帯域に亘る信号電磁波をデカップリングするこ とが可能となる。
この時、 各 L I LCと高周波発生源との線路長 Lい L2及び L3と、 各 L I L Cがデカツプリング対象とする周波数帯域の電磁波の波長のうち最も短いもの^ い 2及び/ とを比較した場合、 ( (2LX) /λ！) =0. ( (2L2) /λ2) =0、 及び、 ( (2L3) /λ 3) =0となるように各 L I LCを配置すれば、 各 L I LCにおいて反射された信号電磁波を、 信号処理回路に直接発せられた信号 電磁波と重ね合わせた状態で信号処理回路に送り返すことができる。
図 17に、 上記構成の電源分配回路を、 半導体チップを内蔵する半導体パッケ ージが実装されたプリント基板に適用した状態を示す。
半導体チップ内には L I LC 101が、 半導体パッケージ内には L I LC 10 2が、 プリント基板上には L I LC 103がそれぞれ配置されている。
L I LC 101がデカップリング対象とする電磁波は高周波側であり波長が短 いため、 L I LC 101は高周波発生源のできるだけ近くに配置する必要がある。 このため、 短くとも線路とみなすことができる L I LC 101は、 半導体チップ 上に配置している。
また、 デカップリング対象周波数帯域が L I LC 101の次に高周波側である L I LC 102は、高周波発生源と間の線路長が L ILC101よりも長くとも、 信号電磁波を同位相で信号処理回路へ送り返すことができるため、 半導体パッケ ージ内に配置している。
さらに、 デカップリング対象周波数帯域が最も低周波側である L I LC 103 は、 物理的な長さが長くなければ線路と見なすことができないため、 実装上の制 約が最も緩いプリント基板上に配置している。
このように、 デカツプリング対象周波数帯域が異なる複数の L I L Cを、 デカ ップリング対象周波数に応じた位置に設置することにより、 電源分配回路におけ る電源デカップリングを 果的に行うことが可能となる。
次に、 電源分配回路に他の信号配線等から 漏洩電磁波 （ノイズ） が結合した 場合を考える。 電源分配回路の A点にノィズが結合した場合、 ノィズは電源分配 回路中を伝搬する。 このノィズの周波数が LILC103のデカップリング対象 周波数帯域に含まれる場合、 ノイズは L I LC 103によって反射または内部で 熱消費され これより先には伝搬しない。
同様に、 ノィズの周波数が L I LC102のデカップリング対象周波数帯域に 含まれる場合には L Iし C 102において、 L I LC 101のデカツプリング対 象周波数帯域に含まれる場合には、 L I LC 101においてノイズが反射され、 高周波発生源及び信号処理回路まで伝搬することはない。
よって、 L I LCを揷入した電源分配回路は、 商用電源線や外部信号ケーブル から侵入するノィズによつて高周波発生源が誤動作したり、 信号処理回路中にノ ィズが侵入したりすることを防止することができる。
このように、本実施形態に係る電源分配回路は、 （1)信号配線を伝搬する信号 の品質を低下させることがなく、 （2)トランジスタによって励起される高周波電 磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、 （ 3 )商 用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない。 〔第 2の実施形態〕
本発明を好適に実施した第 2の実施形態について説明する。
図 18に、本実施形態に係る電源分配回路の構成を示す。この電源分配回路は、 一つの直流電源と複数の高周波発生源とを接続する回路である。
直流電源 100と高周波発生源である T r 110 aとの間の電源分配回路には、 L I LC201 a、 L I LC 202 a及び L I LC 203がカスケード接続され ている。 また、 直流電源 100と高周波発生源である Tr 11 Obとの間の電源 分配回路には、 L I LC201 b、 L I LC202 b及び L I LC203がカス ケ一ド接続されている。 すなわち、 本実施形態に係る電源分配回路は直流電源と 高周波発生源との間に分岐を有する。
なお、 L I LC201 a、 L I LC202 a及び L I L C 203は、 直流電源 100と Tr 110 aとを導通させるように接続されている。 また、 L I LC2 01 b、 L I LC202 b及ぴ L I LC203は、 直流電源 100と Tr 110 bとを導通させるように接続されている。
VRM (Voltage Regulator Module) 109は、 直流電源 100が供給する電 力を所定の電圧に制御する。
電源分配回路における電源デカップリング時の動作について説明する。
Tr 110 aは 電源分配回路を介して直流電源 100からの電力供給を受け スィツチング動作を行って電磁波を励起し、 信号処理回路に信号電磁波を発生さ せる。
Tr 110 aが励起した信号電磁波は、 電源分配回路にも侵入し直流電源 10 0側に伝搬する。
L I LC201 aに入射した信号電磁波のうち、 デカップリング対象の周波数 帯域の電磁波は反射され、 また内部で熱消費されるが、 対象周波数帯域外の電磁 波は L I LC201 aを透過する。
L I LC201 aを透過したのちに L I LC202 aへ入射した信号電磁波の うち、 L I LC202aの対象周波数帯域の電磁波は、 L I LC202aによつ て Tr 110 a側に反射され、 また内部で熱消費される。 一方、 対象周波数帯域 外の電磁波は L I LC202 aを透過する。 L I LC202 aを透過したのちに L I L C 203へ入射した信号電磁波のう ち、 LILC 203の対象周波数帯域の電磁波は、 LILC203によって反射 され、 また内部で熱消費される。
一方、 Tr 11 Obも電源分配回路を介して直流電源 100からの電力供給を 受け、 スイッチング動作を行って電磁波を励起し、 信号処理回路に信号電磁波を 発生させる。
Tr 11 Obが励起した信号電磁波は、 電源分配回路にも侵入し直流電源 10 0側に伝搬する。
LILC201bに入射した信号電磁波のうち、 デカップリング対象の周波数 帯域の電磁波は反射され、 また内部で熱消費されるが、 対象周波数帯域外の電磁 波は L I LC201 bを透過する。
L I LC201 bを透過したのちに L I LC202 bへ入射した信号電磁波の うち、 LILC202bの対象周波数帯域の電磁波は、 LILC202bによつ て反射され Tr 11 Ob側に反射され また内部で熱消費される。 一方、 対象周 波数帯域外の電磁波は L I LC202bを透過する。
L I LC202 bを透過したのちに L I L C 203へ入射した信号電磁波のう ち L I LC203の対象周波数帯域の電磁波は、 LILC203によつて反射 され また内部で熱消費される。
なお、 トランジスタ毎に L I LCを使用するのが理想であるが、 回路ブロック 単位で L I LCを使用する場合において、 L I LC 203が信号電磁波を反射し た場合には、 反射された電磁波が必ずしも発生源に戻らない場合があり得る。 例 えば、 Tr 110 aが励起した信号電磁波が L I LC203において反射および 熱消費された場合には、 反射された信号電磁波が Tr 11 Ob側の信号処理回路 に伝搬して、 ノイズとなってしまうことがある。
しかし、 この場合においても、 設計段階においてノイズの発生を予測できるた め、 予め対策を講じることが可能となる。 例えば、 Tr 110 aが励起した信号 電磁波とは位相が所定量以上異なる電磁波が Tr 110b側の信号処理回路に伝 搬した場合には、 Tr 110 b側の信号処理回路においてこの電磁波をノイズと 判断するように制御を行うことでノィズの影響を除去できる。 このように、 高周波発生源である T r 1 1 0 a及ぴ T r 1 1 0 bが励起し、 電 源分配回路に侵入した信号 mm波は、 各 I LCにおいてデカップリング対象周 波数帯域外の成分のみが透過する。 よって、 L I LC 20 1、 202及び 20 3 のデカップリング対象周波数帯域を部分的に重ね合わせる（オーバラップさせる） ことで、 一つの L I LCではカバ一しきれない広い周波数帯域に亘る信号電磁波 をデカップリングすることが可能となる。
この時、 各 L I LCと高周波発生源である T r 1 1 0 a, 1 1 0 bとの «長 L4 a， L4b， L5 a， L5b及び L6 a, L6bと、 各 L I LCがデカップリング対象 とする周波数帯域の電磁波の波長のうち最も短いもの： I 4a、 4い ぇ5 5b 及び λ 6とを比較した場合、 ( (2 L4a) /λ43) =0, ( (2 L4b) /X h) = 0、 ( (2 L5a) /X5 =0, ( (2 L5b) / 5b) 0、 ( (2 L6a) / λ ) 0、 及び、 ( (2 L6b) Zl6) 0となるように各 L I LCを配置すれば、 各 L I LCにおいて反射された信号電磁波を、 信号処理回路に直 g¾せられた信号 電磁波と位相が一致した状態: e信号処理回路に送り返すことができる。
図 1 9に、 上記構成の葡原分配回路を、 半導体チップを内蔵した半導体パッケ ージが実装されるプリント¾¾に適用した状態を示す。
半導体チップ内には L I LC 20 1 a, 202 b力 半導体パッケージ内には L I LC 202 a, 202 b力 プリント基板上には L I LC 20 3がそれぞれ 配置されている。
L I LC 20 1 a, 20 1 bがデカップリング対象とする電磁波は高周波側で あり波長が短いため、 L I LC 20 1 a, 201 bは高周波発生源のできるだけ 近くに配置する必要がある。 このため、 短くとも線路とみなすことができる L I LC 20 1 a , 20 1 bは、 半導体チップ上に酉己置している。
また、 デカップリング対象周波数帯域が L I LC 20 1 a, 20 1 bの次に高 周波側である L I LC 202 a， 202 bは、 高周波発生源と間の線路長が L I LC 20 1 a, 20 1 bよりも長くとも、 信号電磁波を同位相で信号処理回路へ 送り返すことができるため、 半導体パッケージ内に配置している。
さらに、 デカップリング対象周波数帯域が最も低周波側である L I L C 20 3 は、 物理的な長さが長くなければ線路と見なすことができないため、 実装上の制 約が最も緩いプリント基板上に配置している。
このように、 デカップリング対象周波数帯域が異なる複数の LILCを、 デカ ップリング対象周波数に応じた位置に設置することにより、 電源分配回路におけ る電源デカップリングを効果的に行うことが可能となる。
また、 電源分配回路に他の信号配線等からの漏洩電磁波 （ノイズ） が結合した 場合は、 第 1の実施形態と同様に、 各 L I LCによってノイズが反射および熱消 費されるため、 高周波発生源及び信号処理回路まで伝搬することはない。
よって、 本実施形態に係る電源分配回路も、 商用電源線や外部信号ケーブルか ら侵入するノィズによつて高周波発生源が誤動作したり、 信号処理回路中にノィ ズが侵入したりすることを防止できる。
なお上記において、 高周波発生源は単体のトランジスタ 110a, 110bと して説明したが、 半導体集積回路は通常、 電源と GNDとの間に直列に複数のト ランジス夕が接続されており、 これらのトランジスタの全てあるいは一部が導通 する場合にも同様に高周波信号を発生する。 従って 高周波発生源は単体のトラ. ンジスタのみの場合だけでなく、 複数のトランジスタで構成されていても本願発 明は同様に適用し得る。
このように 本実施形態に係る電源分配回路は ( 1 )信号配線を伝搬する信号 の品質を低下させることがなく (2)トランジスタによって励起される高周波電 磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、 （3)商 用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない。
〔第 3の実施形態〕
本発明を好適に実施した第 3の実施形態について説明する。
図 20に、本実施形態に係る電源分配回路の構成を示す。この電源分配回路は、 高周波発生源である二つの T rにそれぞれ異なる電圧の直流電力を供給する回路 である。
直流電源 100と高周波発生源である T r 110 aとの間には、 VRM 109 が揷入されており、 VRM109と Tr 110 aとの間の電源分配回路には、 L ILC301a、 LILC302 a及び L I LC303 aがカスケード接続され ている。 また、 直流 源 1 00と高周波発生源である T r 1 1 0 bとの間の富源分配回 路には、 L I LC 30 1 b、 L I LC 30 2 b及び L I LC 303 bがカスケ一 ド接続されている。
なお、 L I LC 30 1 a、 L I LC 302 a及び L I L C 303 aは、 直流電 、源 1 00 aと T r 1 1 0 aとを導通させるように接続されている。 また、 L I L C 30 1 b、 L I LC 302 b及び L I LC 303 bは、 直流 源 1 00と T r 1 1 0 bとを導通させるように接続されている。
VRM (Voltage Regulator Module) 1 09は、 直流電源 1 00 aが供給する 電力を所定の電圧に制御する機能部である。
源分配回路における電源デカップリング時の動作は第 1の実施形態とほぼ同 様であり、 T r 1 1 0 aが励起した信号電磁波は、 VRM1 09までの鬵源分配 回路上で L I LC 30 1 a、 L I LC 302 a及び L I LC 303 aによって段 階的にデカップリングされる。このため、 T r 1 1 0 aが励起した信号電磁波が、 他の電源分配回路や信号処理回路に影響を与えたりすることはない。
なお、 T r 1 1 0 b側の電源分配回路についても上記同様であり、 L I LC 3 0 1 b、 L I LC 302 b及び L I LC 303 bによって段階的にデカツプリン グされる。
よって、 高周波発生源である T r 1 1 0 a及ぴ T r 1 1 0 bが電源分配回路に 発した信号電磁波は、 各 L I L Cにおレヽてデ力ップリング対象周波数帯域外の成 分のみが透過する。 よって、 カスケ一ド接続する各 L I L Cのデカップリング対 象周波数帯域を部分的に重ね合わせる (オーバラップさせる) ことで、 一つの L I LCではカバーしきれない広い周波数帯域に亘る信号電磁波をデカップリング することが可能となる。
この時、 各 L I L Cと高周波発生源である T r 1 1 0 a， 1 1 0 bとの線路長 L4a， L4b， L5a, L5b及び L6 a, L6 bと、 各 L I LCがデカップリング対象 とする周波数帯域の電磁波の波長うち最も短いもの 、 え 4b、 X 5 a, 5 h 6a及び; L6bとを比較した場合、 ( (2 L4 a) /X 4 a) =0, ( (2 L4b) /λ b) 0、 ( (2 L5a) /λ 5 α) =0, ( (2 L5b) / 5 b) 0、 ( (2 L6 a) /λ 6 α) =0, 及ぴ、 ( (2 L6b) /X 6 b) 0となるように各 L I LCを酉己置 すれば、 各 LI LCにおいて反射された信号電磁波を、 信号処理回路に直接発せ られた信号電磁波と位相が一致した状態で信号処理回路に送り返すことができる。 図 21に、 上記構成の電源分配回路を、 半導体チップを内蔵した半導体パッケ ージが実装されたプリント基板に適用した状態を示す。
—方の半導体チップには L I LC 301 aが配置されており、 これを備える半 導体パッケージ内には L I LC302 aが配置されている。 また、 他方の半導体 チップには LILC301 bが配置されており、 これを備える半導体パッケージ 内には LILC302bが配置されている。 これらの半導体パッケージが実装さ れたプリント基板上には 1 〇3033, 30313及ぴ¥11^109が実装さ れている。
第 2の実施形態と同様に、 デカップリング対象周波数帯域が異なる複数の L I L Cを、 デカップリング対象周波数に応じた位置に設置することにより、 電源分 配回路における電源デカップリングを効果的に行うことが可能となる。
また、 零源分配回路に他の信号配線等からの漏洩電磁波 （ノイズ） が結合した 場合は、 第 1の実施形態と同様に、 各 LILCによってノィズが反射およぴ熱消 費されるため、 高周波発生源及び信号処理回路まで伝搬することはない。
よって 本実施形態に係る電源分配回路も、 商用電源線や外部信号ケ一プルか ら侵入するノィズによつて高周波発生源が誤動作したり 信号処理回路中にノィ ズが侵入したりすることを防止できる。
このように、本実施形態に係る電源分配回路は、 （ 1 )信号配線を伝搬する信号 の品質を低下させることがなく、 （2)トランジスタによって励起される高周波電 磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、 (3)商 用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない。
〔第 4の実施形態〕
本発明を好適に実施した第 4の実施形態に係る電源分配回路について説明する。 図 22に、 本実施形態にかかる電源分配回路の構成を示す。
この電源分配回路は、 高周波発生源である複数の T rにそれぞれ異なる電圧の 直流電力を供給する回路である。 換言すると、 直流電源 100を幹とし、 各 Tr を枝とするツリー状の構成である。 各 Trには、 直流電源 100が出力する電圧 か、 又は、 VRM109によって調整された電圧で電力が供給される。
VRM109によって調整された電圧で電力が供給される TRと VRM104 との間には、 LILC401 a〜n、 LILC402a〜m、 L I LC403 a がカスケード接続されている。 また、 直流電源 100が出力する電圧で電力が供 給される TRと直流電源 100との間には、 LILC401A〜N、 LILC4 02A〜M、 L I LC403 Aがカスケード接続されている。 なお、 n、 m、 N 及び Mは、 LILC401や L I LC402が不特定多数であることを示してい る。
なお、 L I LC401 a〜！ i、 L I LC402 a〜m、 LILC403aは、 VRM109と各 Trとを導通させるように接続される。 また、 L I LC401 A〜N、 L I LC402 A〜M、 L I L C 403 Aは、 直流電源 100と各 T r とを導通させるように接続される。
電源分配回路における電源デカップリング時の動作は第 1の実施形態や第 2の 実施形態とほぼ同様であり、 VRM109によって調整され 電圧で電力が供給 される T rが励起した信号電磁波は、 直流電源 100までの電源分配回路上で L I LC401 a~n、 L I LC402 a~m及び L I LC403 aによって段階 的にデカップリングされる。 このため、 Trが励起した信号電磁波が、 他の電源 分配回路や信号 理回路に影響を与えたりすることはない。
なお、 これは、 直流電源 100が出力する電圧で電力が供給される Tr側の電 源分配回路についても同様であり、 L I LC401 A〜N、 LILC402A〜 M及び L I LC403Aによつて段階的にデカップリングされる。
なお、 トランジスタ毎に L I LCを使用するのが理想であるが、 回路ブロック 単位で L I L Cを使用する場合において、 L ILC401 a〜n, 401 A〜N、 L I LC402 a〜m, 402 A〜Mが信号電磁波を反射した場合には、 反射さ れた電磁波が必ずしも発生源である T r側に戻らない場合があり、 他の T r側の 信号処理回路に伝搬して、 ノイズとなってしまう可能性がある。
しかし、 この場合においても、 従来の電源デカップリングの手法とは異なり設 計段階においてノィズの発生を予測できるため、 予め対策を講じることでノイズ の影響を除去できる。 上記のように、 高周波発生源である各 T rが電源分配回路に発した信号電磁波 は、各 L I LCにおいてデカツプリング対象周波数帯域外の成分のみが透過する。 よって、 カスケード接続する各 L I LCのデカップリング対象周波数帯域を部分 的に重ね合わせる （オーバラップさせる） ことで、 一つの L I LCではカバーし きれない広い周波数帯域に亘る信号電磁波をデカップリングすることが可能とな る。
この時、 各 LILCと高周波発生源である Trとの線路長と、 各 LILCがデ カップリング対象とする周波数帯域の電磁波の波長うち最も短いものとを比較し た場合、線路長の方が極めて短くなる （好ましくは、波長の 1000分の 1以下） ように各 L I LCを配置すれば、 各 I LCにおいて反射された信号電磁波を、 信号処理回路に直接発せられた信号電磁波と位相が一致した状態で信号処理回路 に送り返すことができる。
図 23に 上記構成の電源分配回路を、 半導体チップを内蔵した半導体パッケ —ジが実装されたプリント基板に適用した状態を示す。
半導体チップは不図示の Trを備えており ·> 各 Trの近傍には L I LC401 a〜401 nが配置される。 この半導体チップを備える半導体パッケージ内には L I LC402a〜402mが配置されている。 この半導体パッケージが実装さ れたプリント基板上には L I LC403及ぴ VRM109が実装されている。 な お、 n及び mは、 LILC401や LILC402が不特定多数であることを示 している。
直流電源 100に近ぃ1^1 じ4033ゃ 1しじ403八は、 数多くの高周 波発生源へ供給する電力が通電する経路を兼ねる位置に揷入されている。 このた め、 LILC403aや LILC403 Aの高周波発生源側には、 比較的ィンピ 一ダンスが低い線路が接続される場合がある。 よって、 LILC403aや LI LC403Aのインピーダンスは、 このような線路よりも低くする必要がある。 また、 半導体チップ内において、 PLL回路を構成する VCO等の内部コアブ ロックの高周波発生源は、 Iノ Oプロックの高周波発生源に比べて高速に動作す るものがあり、 この場合内部コアブロックで発生する高周波電磁波は、 IZ〇ブ ロックで発生する高周波電磁波よりも周波数が高い。 よって、 同じ半導体チップ 内に配置される L I L Cではあっても、 L I L C 4 0 1 cや L I L C 4 0 1 dは、 L I L C 4 0 1 aや 4 0 1 bと比較して対象周波数帯域が高く設定されたものが 適用される。
第 2の実施形態と同様に、 デカップリング対象周波数帯域が異なる複数の L I L Cを、 デカップリング対象周波数に応じた位置に設置することにより、 電源分 配回路における電源デカップリングを効果的に行うことが可能となる。
また、 電源分配回路に他の信号配線等からの漏洩電磁波 （ノイズ） が結合した 場合は、 第 1の実施形態と同様に、 各 L I L Cによってノィズが反射および熱消 費されるため、 高周波発生源及び信号処理回路まで伝搬することはない。
よって、 本実施形態に係る電源分配回路も、 商用電源線や外部信号ケーブルか ら侵入するノィズによつて高周波発生源が誤動作したり、 信号処理回路中にノィ ズが侵入したりすることを防止できる。
なお、 信号用の I /Oブロックは、 駆動電流に応じてチャネル幅が設定される バッファトランジスタに加え、 入力バッファ 出力バッファ トライステートバ ッファ及ぴスルーレートパッファの機能を制御するための論理回路、 保護用回路 並びにテスト回路等様々な回路が搭載されたレイアウト固定のハードマクロであ り、 Iノ 0プロックは細長の矩形状が一般的である。
—方 電源用 I /Oプロックは ボンディングパッドと該ボンディングパッド を介して内部領域に電力を供給するための電源配線の一部とから構成されている。 信号用 I ZOプロックと電源用 I 0プロックとはほぼ一定の長さに揃える必 要があり、 かつ、 電源用 1 0プロックには基本的にはトランジスタ等の素子が 配置されていないので、 電源用 i zoブロックの内部に電源分配回路を配置する ことは可能である。
本実施形態では、 I 0プロヅクの外に L I L Cを配置した場合を例に説明を 行ったが、 この電源用 I 0プロックに本願発明の電源分配配線を組み込むこと により、 A S I C等設計の短納期が強く要求される用途では、 電源分配機能付き の I Z〇ブロックとしての標準セルとして利用でき、 C A Dの環境下で自動設計 が可能となる。
このように、本実施形態に係る電源分配回路は、 （1 )信号配線を伝搬する信号 の品質を低下させることがなく、 （2)トランジスタによって励起される高周波電 磁波が侵入しにくいとともに、漏洩電磁波の信号配線への結合が少なく、 （ 3 )商 用電源線や外部信号ケーブルから侵入する高周波電磁波による誤動作が少ない。
〔第 5の実施形態〕
本発明を好適に実施した第 5の実施形態に係る電源分配回路について説明する。 本実施形態に係る電源分配回路の構成は、 図 1 5に示した第 1の実施形態に係る 電源分配回路と同様である。
図 2 4に、 本実施形態に係る電源分配回路を半導体パッケージが実装されるプ リント基板に適用した一例を示す。 この構成では、 第 1の実施形態においては半 導体パッケージ内に配置されていた L Iし C 1 0 2が半導体チップ上に実装され ている。
また、 図 2 5に、 本実施形態に係る電源分配回路を半導体パッケージが実装さ れるプリント基板に適用した別の例を示す。 この構成では 第 1の実施形態にお いては半導体パッケージ内に配置されていた L I L C 1 0 2がプリント基板上に 実装されている。
このように、 電源分配回路の構成が同一であっても、 電源デカップリング用の
L I L Cを電源分配回路のどの位置に配置するかは、 製品仕様等に応じて変更可 能である。 ただし、 前述のように、 L I L Cで反射した電磁波が信号処理回路に 直接伝搬した電磁波と同位相となるようにするためには、 L I L Cを信号発生源 のできるだけ近くに配置することが好ましい。
電源分配回路を適用する対象が半導体チップが搭載されるプリント基板である 場合、 実装上の制約 （デバイスの実装密度、 実装コスト、 加工精度等） は半導体 パッケージ内の半導体チップが最も厳しく、 ついで半導体パッケージ、 プリント 基板の)頃となる。
このため、 例えば、 ある L I L Cを半導体パッケージ内及びプリント基板上の いずれに配置しても、 信号処理回路に直接発せられた信号電磁波と同じ位相で電 源分配回路側に発せられた信号電磁波を反射できるのであれば、 プリント基板上 にし I L Cを配置することで、 実装上の制約を少なくすることが可能である。 このように、 電源分配回路に要求される機能を損なわない範囲であれば、 実装 上の制約がより少ない部材に L I L Cを配置することで L I L Cを容易に実装す ることができるようになる。 なお、 この他にも第 1の実施形態に係る電源分配回 路と同様の効果が得られることは明らかである。
〔第 6の実施形態〕
本発明を好適に実施した第 6の実施形態に係る電源分配配線について説明する。 図 2 6に、 本実施形態に係る電源分配回路の構成を示す。 本実施形態に係る電源 分配回路は、 第 3の実施形態に係る電源分配回路とほぼ同様であるが、 二つに分 岐した電源分配回路の一方に接続された高周波発生源が、 他方の電源分配回路と 近接して配置された構成である。
この場合、 ) のように、高周波発生源から発せられた高周波電磁波は、他方 の電源分配回路と結合しやすい状態である。 このような状態においても、 電源分 配回路上には L I L C 6 0 1 aが存在するため、 結合した高周波電磁波が信号処 理回路にまで伝搬することはない。
しかし、 電源分配回路に結合した電磁波が直流電源 1 0 0側に伝搬し、 交流電 源線に漏洩する可能性はある。
このため、 （b)に示すように、他の電源分配回路からの電磁波等が結合しやす い箇所の近傍に、 結合が予測される電磁波を対象周波数帯域に含む L I L C 6 1 0, 6 1 1を配置しておけば 信号処理回路側及び直流電源側のいずれにも高周 波ノィズが伝搬することを防止できる。
なお、その他にも第 3の実施形態と同様の効果が得られることは明らかである。 このように、 本実施形態にかかる電源分配回路は、 ノイズとなる高周波電磁波 の漏洩を防止できるだけでなく、 他のノィズ発生源で発生したノィズ電磁波が結 合しにくい回路である。
なお、 上記各実施形態は、 本発明の好適な実施の一例であり、 本発明はこれら に限定されるものではない。
例えば、 電源分配回路の分岐は二又に限定されることは無く、 三つ又やそれ以 上に分岐する構成であっても上記実施形態と同様の効果が得られる。
また、 上記各実施形態においては、 半導体チップ、 半導体パッケージ及びプリ ント基板の三つを電源デカップリングの単位とし、 電源デカップリングを三段階 に分けて行っているが、 これに限定されることはない。
このように、 本発明は様々な変形が可能である。 産業上の利用可能性
以上の説明によって明らかなように、本発明によれば、 （1 )信号配線を伝搬す る信号の品質を低下させることがなく、 （2)トランジスタによって励起される高 周波電磁波が侵入しにくいとともに、 漏洩電磁波の信号配線への結合が少なく、■ ( 3 ) 商用電源線や外部信号ケ一ブルから侵入する高周波電磁波による誤動作が 少ない電源分配回路を提供できるとともに、 電源分配回路からのノィズの回り込 みを考慮することがないため回路設計時間が大幅に短縮し、 電源ノィズが減少す ることにより回路動作が安定することが期待できる。

Claims

請求の範囲
1 . 直流電源が生成した直流電圧を少なくとも一つの信号源に供給するた めの一対の電源分配用導体を含んだ線路と、
該線路に複数個が配置され、 それぞれの対象周波数帯域においては電磁波の透 過率が概ね "0" である低インピーダンス部とを有し、
前記信号源は、 前記線路を介して前記低インピーダンス部の少なくとも二つと 直列に接続され、
前記信号源が励起する電磁波のスぺクトルは、 該信号源に直列に接続された低 ィンピーダンス部のうちの少なくともいずれかの対象周波数帯域に含まれること を特徴とする電源分配回路。
2. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに、 前記第 1の電極は前記一対の電源分配用導体の 一方と、 前記第 2の電極は前記一対の電源分配用導体の他方とそれぞれに並列に 接続されたことを特徴とする請求項 1項記載の電源分配回路。
3. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに 前記一対の電源分配用導体を分断して配置され 分断された一対の電源分配用導体の一方の端は前記第 1の電極の一端と 該ー 対の電源分配用導体の他端は該第 1の電極の他端とそれぞれ電気的に接続され、 分断された一対の電源分配用導体の他方の一端は前記第 2電極の一端と 該分 断された電源分配用導体の他方の他端は該第 2の電極の他端とそれぞれ電気的に 接続されたことを特徴とする請求項 1項記載の電源分配回路。
4. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに、 前記一対の電源分配用導体の一方を分断して配 置され、
分断された前記一対の電源分配用導体の一方の一端は前記第 1又は第 2の電極 の一端と、 該分断された電源分配用導体の他端は該第 1又は第 2の電極の他端と それぞれ電気的に接続され、
前記第 2の電極は、 一対の前記電源分配用導体の他方と並列に電気的に接続さ れたことを特徴とする請求項 1記載の電源分配回路。
5. 信号源へ直流電圧を供給するために半導体チップ上に形成された第 1 の一対の電源分配用導体と、
前記半導体チップが搭載された半導体パッケージ内に形成され、 該搭載された 半導体チップに直流電圧を供給するための第 2の一対の電源分配用導体と、 前記半導体パッケージが実装されたプリント基板上に形成され、 該実装された 半導体パッケ一ジに直流電圧を供給するための第 3の一対の電源分配用導体とが 直列に接続された線路と、
該線路に複数個が配置され、 それぞれの対象周波数帯域においては電磁波の透 過率が概ね "0" である低インピーダンス部とを有し、
前記信号源は、 前記線路を介して前記低インピーダンス部の少なくとも二つと 直列に接続され、
前記信号源が励起する電磁波のスぺクトルは、 該信号源に直列に接続された低 ィンピーダンス部のうちの少なくともいずれかの対象周波数帯域に含まれること を特徴とする電源分配回路。
6. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに 前記第 1の電極は前記第 1 第 2又は第 3の一 対の電源分配用導体の一方と 前記第 2の電極は第 第 2又は第 3の一対の電 源分配用導体の他方とそれぞれに並列に接続されたことを特徴とする請求項 5項 記載の電源分配回路。
7. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに、 前記第 1、 第 2又は第 3の一対の電源分配用導 体を分断して配置され、
分断された一対の電源分配用導体の一方の一端は前記第 1の電極の一端と、 該 分断された一対の電源分配用導体の一方の他端は該第 1の電極の反対側の端とそ れぞれ電気的に接続され、
分断された一対の電源分配用導体の他方の一端は前記第 2電極の一端と、 該分 断された一対の電源分配用導体の他方の他端は該第 2の電極の反対側の端とそれ それ電気的に接続されたことを特徴とする請求項 5項記載の電源分配回路。
8. 前記低インピーダンス部は、 第 1の電極と第 2の電極とが対向した 4 端子の線路構造であるとともに、 前記第 1、 第 2又は第 3の一対の電源分配用導 体を分断して配置され、
分断された一対の電源分配用導体の一方の一端は前記第 1の電極の一端と、 該 分断された電源分配用導体の一方の他端は該第 1の電極の他端とそれぞれ電気的 に接続され、
前記第 2の電極は、 前記分断された一対の電源分配用導体の他方と並列に電気 的に接続されたことを特徴とする請求項 5記載の電源分配回路。
9. 前記低インピーダンス部のうち前記信号.源に最も近いものは、 前記半 導体チップ上の前記線路に配置されたことを特徴とする請求項 5から 8のいずれ か 1項記載の電源分配回路。
1 0. 前記第 2の一対の電源分配用導体は前記半導体パッケージのリ一ド 端子からなり 該第 2の一対の電源分配用導体の前記第 1及び第 2の電極のそれ それと電気的に接続された低ィンピーダンス部は前記半導体チップとともに封止 されることを特徴とする請求項 6から 8のいずれか 1項記載の電源分配回路。
- 1 1 . 線路長が 1 iである低ィンピーダンス部が前記半導体チップ上の前 記線路に、
線路長が 1 2である低インピーダンス部が前記半導体パッケージ内の前記線路 に、
線路長が 1 3である低インピーダンス部が前記プリント基板上の前記線路にそ れぞれ配置され、
各低インピーダンス部の線路長は、 1 3 > 1 2 > 1 であることを特徴とする請 求項 6から 1 0のいずれか 1項記載の電源分配回路。
1 2. 前記低インピーダンス部は、 前記線路の一部を低ィンピーダンス構 造とするか、 又は、 低インピーダンス素子を前記線路に揷入して配置されること を特徴とする請求項 1カゝら 1 1のいずれか 1項記載の電源分配回路。
1 3. 前記低インピーダンス部は、 前記信号源の近くに配置されたものほ ど対象周波数帯域が高いことを特徴とする請求項 1から 1 2のいずれか 1項記載 の電源分配回路。
1 4. 前記低インピーダンス部は、 前記信号源の近くに配置されたものほ ど前記直流電圧によって発生する電流の流路方向長さが短いことを特徴とする請 求項 1から 1 3のいずれか 1項記載の電源分配回路。
1 5. 前記線路がマイクロストリツプ線路構造又はストリップ線路構造で あることを特徴とする請求項 1カゝら 1 4のいずれか 1項記載の電源分配回路。
1 6. 前記低ィンピーダンス部の各々の対象周波数帯域は、 少なくとも一 つの他の低ィンピーダンス部の対象周波数帯域の一部と重複し、
最も高い対象周波数帯域と最も低 ヽ対象周波数帯域との間の周波数が、 ヽずれ かの低ィンピ一ダンス部の対象周波数帯域に含まれることを特徴とする請求項 1 から 1 5のいずれか 1項記載の電源分配回路。
1 7. 前記電力源と前記信号源との間の少なくとも一箇所で前記線路が分 岐し、 該電力源を複数の信号源と接続することを特徴とする請求項 1から 1 6の いずれか 1項記載の電源分配回路。
1 8. 分岐した線路のそれぞれには、 分岐箇所よりも前記信号源に近い位 置に少なくとも一つの低インピーダンス部が配置されたことを特徴とする請求項 1 7記載の電源分配回路。
1 9. \ヽずれかの信号源からのノィズ電磁波が結合する箇所の周縁に 該 ノィズ電磁波の周波数を対象周波数帯域に含む前記低インピーダンス部を備える ことを特徴とする請求項 1から 1 8のいずれか 1項記載の電源分配回路。
2 0. 前記信号源が励起した電磁波は、 該信号源に直列に接続された低ィ ンピーダンス部のそれぞれにおいて、 各々の対象周波数帯域に含まれる成分が反 射されることを特徴とする請求項 1から 1 9のいずれか 1項記載の電源分配回路。
2 1 . 前記低インピーダンス部のそれぞれは、 直列に接続された信号源と の間の往復線路長 2 Lと、 対象周波数帯域に含まれる電磁波の波長のうち最短の 波長/?との比 (2 L//0 が概ね "0" となるように前記線路に配置されたこと を特徴とする請求項 1から 2 0のいずれか 1項記載の電源分配回路。
PCT/JP2004/003195 2003-03-12 2004-03-11 電源分配回路 WO2004082065A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003067379 2003-03-12
JP2003-067379 2003-03-12

Publications (1)

Publication Number Publication Date
WO2004082065A1 true WO2004082065A1 (ja) 2004-09-23

Family

ID=32984563

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003195 WO2004082065A1 (ja) 2003-03-12 2004-03-11 電源分配回路

Country Status (1)

Country Link
WO (1) WO2004082065A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
JPH11220353A (ja) * 1998-01-30 1999-08-10 Oki Electric Ind Co Ltd 弾性表面波フィルタ
JP2988421B2 (ja) * 1997-03-24 1999-12-13 日本電気株式会社 Ｅｍｉ抑制多層プリント基板
JP2000278217A (ja) * 1999-03-23 2000-10-06 Hitachi Cable Ltd 光伝送装置
JP2001053449A (ja) * 1999-08-13 2001-02-23 Nec Corp 多層プリント基板
JP2002304436A (ja) * 2001-04-06 2002-10-18 Matsushita Electric Ind Co Ltd 配線基板評価支援装置
JP2002335107A (ja) * 2001-05-08 2002-11-22 Nec Corp 伝送線路型コンポーネント
JP2002335108A (ja) * 2002-03-22 2002-11-22 Mitsubishi Electric Corp インピーダンス変成器の設計方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JP2988421B2 (ja) * 1997-03-24 1999-12-13 日本電気株式会社 Ｅｍｉ抑制多層プリント基板
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
JPH11220353A (ja) * 1998-01-30 1999-08-10 Oki Electric Ind Co Ltd 弾性表面波フィルタ
JP2000278217A (ja) * 1999-03-23 2000-10-06 Hitachi Cable Ltd 光伝送装置
JP2001053449A (ja) * 1999-08-13 2001-02-23 Nec Corp 多層プリント基板
JP2002304436A (ja) * 2001-04-06 2002-10-18 Matsushita Electric Ind Co Ltd 配線基板評価支援装置
JP2002335107A (ja) * 2001-05-08 2002-11-22 Nec Corp 伝送線路型コンポーネント
JP2002335108A (ja) * 2002-03-22 2002-11-22 Mitsubishi Electric Corp インピーダンス変成器の設計方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MASUDA KOICHIRO: "Senrogata soshi no de-coupling tokusei", 2001 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICAION ENGINEERS ELECTRONIC SOCIETY TAIKAI C-13-2, 29 August 2001 (2001-08-29), XP002986846 *
NAKAMURA SATOSHI: "D-coupling inductor ni yoru digital kairo no dengen ground noise teigen no teiryo hyoka", 1999 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMUNICATION ENGINEERS SOGO TAIKAI, SB-2-1, 8 March 1999 (1999-03-08), XP002986848 *
YOSHIDA SHIRO: "Degen de-coupling-yo tei-impedance senro soshi", 2002 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS SOGO TAIKAI C-6-12, 7 March 2002 (2002-03-07), XP002986847 *
YOSHIDA SHIRO: "Jikai probe-ho o mochiita chip-gata senro soshi no de-coupling hyoka", 2002 NEN THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS ELECTRONIC SOCIETY TAIKAI C-13-2, 20 August 2002 (2002-08-20), XP002986845 *

Similar Documents

Publication Publication Date Title
US7064623B2 (en) Coaxial line type components with low characteristic impedance
JP5199307B2 (ja) 半導体装置
US8004369B2 (en) Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity
US8063713B2 (en) Differential transmission line having a plurality of leakage resistors spaced between the transmission line
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
JP2005051496A (ja) 信号伝送システム及び信号伝送線路
US7321167B2 (en) Flex tape architecture for integrated circuit signal ingress/egress
US7173449B2 (en) Signal transmission system
US6281756B1 (en) Transistor with internal matching circuit
CN109314298A (zh) 补偿电磁耦合器
SG189952A1 (en) Miniature passive structures for esd protection and input and output matching
JP2000101031A (ja) 集積回路チップのノイズを低減するための方法及び装置
Zhang et al. Simultaneous switching noise suppression in printed circuit boards using a compact 3-D cascaded electromagnetic-bandgap structure
US7906840B2 (en) Semiconductor integrated circuit package, printed circuit board, semiconductor apparatus, and power supply wiring structure
US7586195B2 (en) Semiconductor device
JP2003134177A (ja) デジタル信号伝送回路の設計方法
WO2004082065A1 (ja) 電源分配回路
US6870257B2 (en) Power delivery through a flex tape in decoupled I/O-power hybrid substrate
JP2021077970A (ja) 駆動回路
US7576629B2 (en) Semiconductor device having signal line and reference potential planes separated by a vertical gap
US20060006507A1 (en) Silicon building block architecture with flex tape
JP5960622B2 (ja) 高周波ｒｆ回路
US20210391633A1 (en) Integrated circulator system
KR100914149B1 (ko) 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
Oikawa A low-cost QFP design for over 8Gbps SerDes applications with inductive return path co-planar waveguide built into the lead frame

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP