KR100914149B1 - 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판 - Google Patents

컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판 Download PDF

Info

Publication number
KR100914149B1
KR100914149B1 KR1020080007526A KR20080007526A KR100914149B1 KR 100914149 B1 KR100914149 B1 KR 100914149B1 KR 1020080007526 A KR1020080007526 A KR 1020080007526A KR 20080007526 A KR20080007526 A KR 20080007526A KR 100914149 B1 KR100914149 B1 KR 100914149B1
Authority
KR
South Korea
Prior art keywords
electromagnetic bandgap
planes
plane
power
ground
Prior art date
Application number
KR1020080007526A
Other languages
English (en)
Other versions
KR20090081580A (ko
Inventor
김정호
박종배
유정식
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080007526A priority Critical patent/KR100914149B1/ko
Publication of KR20090081580A publication Critical patent/KR20090081580A/ko
Application granted granted Critical
Publication of KR100914149B1 publication Critical patent/KR100914149B1/ko

Links

Images

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

반도체 패키지 기판은 접지 전압을 제공하는 그라운드 플레인, 전원 전압을 제공하고, 그라운드 플레인에 평행한 파워 플레인, 그라운드 플레인 또는 파워 플레인에 위치하는 컷아웃, 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸는 복수의 제1 전자기 밴드갭 플레인들, 및 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸며, 제1 전자기 밴드갭 플레인들과 적층 구조로 형성되는 복수의 제2 전자기 밴드갭 플레인들을 포함한다. 따라서 반도체 패키지 기판은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함함으로써 컷아웃을 통하여 발생하는 노이즈를 감소시킬 수 있다.

Description

컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는 반도체 패키지 기판 {Semiconductor package substrate having a double-stacked electromagnetic bandgap structure around cutouts}
본 발명은 반도체 패키지 기판에 관한 것으로, 보다 상세하게는 컷아웃 주위에 이중 적층 전자기 밴드갭(Electromagnetic BandGap; EBG) 구조를 가지는 반도체 패키지 기판에 관한 것이다.
최근 휴대 정보 단말기, 휴대 전화, 액정 표시용 패널, 노트북형 컴퓨터 등의 전자기기에서 소형화, 박형화 및 경량화가 진행되고 있다. 이에 따라, 이들 기기에 구비되는 반도체 장치 뿐 만 아니라, 각종 부품도 소형화, 경량화, 고기능화 및 고밀도화 시키기 위하여 아날로그 회로와 디지털 회로를 근접하여 실장하거나, 동일 패키지 내에 실장하고 있다.
일반적으로 디지털 회로는 동시적 스위칭 노이즈(simultaneous switching noise, SSN)를 발생시키고, 이러한 동시적 스위칭 노이즈는 아날로그 회로의 동작에 영향을 주게 되므로, 아날로그 회로와 디지털 회로의 전원을 공유시키고 양자를 근접하게 실장 하는 것은 용이하지 않다.
또한, 최근 반도체 패키지 기판은 분리된 복수의 파워/그라운드 플레인을 포함하고 있다. 즉, 여러 파워 소스들(power source)을 사용해야 하거나 노이즈에 민감한 아날로그 회로를 위하여, 분리된 복수의 파워/그라운드 플레인을 포함하는 반도체 패키지 기판이 요구된다. 그러나 이러한 구성의 반도체 패키지 기판에서는 복수의 플레인들의 컷아웃(cutout)을 통하여 파워/그라운드 노이즈 발생하게 된다.
도 1은 반도체 패키지 기판 상에 실장된 디지털 회로의 입출력부나 클럭에 의해 발생하는 동시적 스위칭 노이즈가 아날로그 회로에 영향을 미치는 것을 나타내는 도면이다.
도 1을 참고하면, 고속으로 동작하는 디지털 회로(10)에서 발생하는 고속의 동시적 스위칭 노이즈가 파워/그라운드 플레인(plane)을 통하여 전파된다. 이러한 경우에 파워/그라운드 네트워크 자체가 구조적으로 특정한 주파수에서 공진을 일으키게 되는데, 그 특정한 주파수에서 파워/그라운드 임피던스가 크게 나타날 수 있다. 따라서 공진 주파수가 시스템의 동작 주파수와 비슷해지는 경우에는 적은 양의 스위칭 전류에 의해서도 파워/그라운드 네트워크에 전압 요동(voltage fluctuation)이 크게 증폭되어 나타나고, 동시적 스위칭 노이즈가 크게 증가하게 되어 아날로그 회로(20)에 영향을 주거나 시스템을 오동작 시킬 수 있다. 일반적으로 동시적 스위칭 노이즈는 인접 신호선이나 인접 시스템에 노이즈 커플링(noise coupling)을 일으킬 수 있고, 전자파 간섭(electromagnetic interference, EMI)의 원인이 될 수 있다. 그러므로, 파워/그라운드 네트워크 설계 시에는 공진을 파악하고 억제함으로써 시스템의 동작 주파수와 공진 주파수가 일치하지 않도록 해야 한 다.
도 2는 반도체 패키지 기판의 파워/그라운드 플레인에 형성되는 컷아웃을 통하여 노이즈가 발생하는 것을 나타내는 도면이다.
도 2를 참조하면, 반도체 패키지 기판은 디지털 회로(10), 아날로그 회로(20), 그라운드 플레인들(12a, 12b, 12c), 제1 파워 플레인(14) 및 제2 파워 플레인을 포함한다. 제1 파워 플레인(14)은 디지털 회로(10)의 전압 공급을 위한 플레인이고, 제2 파워 플레인(16)은 아날로그 회로(20)의 전압 공급을 위한 플레인이다. 그라운드 플레인들(12a, 12b, 12c)은 접지 전압 공급을 위한 플레인이다.
도 2에 나타나 있는 것과 같이, 디지털 회로(10) 및 아날로그 회로(20)가 반도체 패키지 기판 상에 실장되는데, 이러한 디지털 회로(10) 및 아날로그 회로(20) 등을 실장하거나 연결하기 위하여 또는 제조 상의 특성으로 인하여 제1 및 제2 파워 플레인(14, 16) 및 그라운드 플레인들(12a, 12b, 12c)에 형성되는 컷아웃(18a, 18b)을 통하여 노이즈 커플링이 발생된다.
도 3은 반도체 패키지 기판에서 스위칭 노이즈를 감소시키기 위하여 분리된 파워/그라운드 플레인을 사용하는 종래의 방법을 나타내는 도면이다.
도 3을 참조하면, DC 전압을 공급해야 하므로 파워/그라운드 플레인의 완전한 분리는 불가능하다. 따라서 종래 방법에 의하면 파워 플레인 상에 작은 넥(neck) (30)을 형성하여 DC 전압 공급 면에서 쇼트를 제공한다. 이러한 종래 방법은 분리된 파워/그라운드 플레인을 사용함으로써 저주파의 특정 주파수 대역의 노이즈에 대해서 노이즈 커플링을 방지할 수 있지만, 다른 주파수 대역에서는 오히 려 더 많은 노이즈를 유기시킬 수 있다. 이러한 문제점으로 인하여 또 다른 종래 방법은 분리된 파워/그라운드 플레인 사이에 수동 소자들을 이용한 저역 통과 필터(low pass filter, LPF)를 구비함으로써 넥(30) 대신에 페라이트 비드(ferrite bead)를 사용하기도 하는데, 이 역시도 특정 주파수에 대해서만 노이즈 커플링을 방지할 수 있다는 한계가 있다.
이에 따라, 본 발명의 목적은 인접 신호선이나 인접 시스템에 노이즈 커플링을 일으키고 전자파 간섭의 원인이 되는, 컷아웃을 통하여 발생하는 노이즈를 감소시킬 수 있는 반도체 패키지 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 광대역의 감쇠밴드(stopband) 특성을 갖고, 요구되는 주파수 대역에서 컷아웃을 통하여 발생하는 노이즈를 감소시킴으로써 노이즈 커플링을 방지할 수 있는 반도체 패키지 기판의 제조 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 패키지 기판은 그라운드 플레인, 파워 플레인, 복수의 제1 전자기 밴드갭 플레인들 및 복수의 제2 전자기 밴드갭 플레인들을 포함한다. 그라운드 플레인은 접지 전압을 제공하고, 파워 플레인은 전원 전압을 제공하며 상기 그라운드 플레인에 평행하다. 복수의 제1 전자기 밴드갭 플레인들은 상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 파워 플레인 또는 상기 그라운드 플레인에 형성된 컷아웃을 둘러싼다. 복수의 제2 전자기 밴드갭 플레인들은 상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 컷아웃을 둘러싸며, 상기 제1 전자기 밴드갭 플레인들과 적층 구조로 형성된다.
실시예에 따라, 상기 제2 전자기 밴드갭 플레인들의 면적은 상기 제1 전자기 밴드갭 플레인들의 면적보다 더 넓고, 상기 제1 전자기 밴드갭 플레인들의 개수는 상기 제2 전자기 밴드갭 플레인들의 개수보다 더 많을 수 있다.
실시예에 따라, 상기 면적과 상기 개수는 요구되는 주파수 대역에 따라 결정될 수 있다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들은 정사각형 구조이고, 상기 제1 전자기 밴드갭 플레인들 4개가 상기 제2 전자기 밴드갭 플레인 1개에 상응하도록 적층될 수 있다.
실시예에 따라, 상기 제1 전자기 밴드갭 플레인들은 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 파워 플레인에 각각 연결되고, 상기 제2 전자기 밴드갭 플레인은 상기 그라운드 플레인에 연결될 수 있다.
실시예에 따라, 상기 제1 전자기 밴드갭 플레인들은 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 그라운드 플레인에 각각 연결되고, 상기 제2 전자기 밴드갭 플레인은 상기 파워 플레인에 연결될 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 패키지 기판의 제조 방법은 접지 전압을 제공하는 그라운드 플레인을 형성하는 단계, 전원 전압을 제공하는, 상기 그라운드 플레인에 평행한 파워 플레인을 형성하는 단계, 및 상기 그라운드 플레인 또는 상기 파워 플레인에 위치하는 컷아웃을 둘러싸는 제1 및 제2 전자기 밴드갭 플레인들을 상기 파워 플레인과 상기 그라운드 플레인 사이에 적층시키는 단계를 포함한다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 요구되는 주파수 대역에 따라 상기 제1 및 제2 전자기 밴드갭 플레인들의 면적과 개수를 조절하는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 정사각형 구조의 상기 제1 및 제2 전자기 밴드갭 플레인을 적층시키는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인 4개를 상기 제2 전자기 밴드갭 플레인 1개에 상응하도록 적층시키는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인들을 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 파워 플레인에 각각 연결시키고, 상기 제2 전자기 밴드갭 플레인을 상기 그라운드 플레인에 연결시키는 단계를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인들을 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 그라운드 플레인에 각각 연결시키고, 상기 제2 전자기 밴드갭 플레인을 상기 파워 플레인에 연결시키는 단계를 포함할 수 있다.
본 발명에 따르면, 반도체 패키지 기판은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하여 컷아웃을 통하여 발생하는 노이즈를 감소시킴으로써 노이즈 커플링을 방지할 수 있다.
또한, 본 발명에 따르면, 반도체 패키지 기판의 제조 방법은 이중 적층되는 전자기 밴드갭 플레인의 면적 및 개수를 조절함으로써 요구되는 주파수 대역에서 컷아웃을 통하여 발생하는 노이즈를 감소시킬 수 있고, 종래의 제조 방법들에 비해 기가헤르츠(GHz) 이상의 광대역을 가진 감쇠밴드 특성을 갖는 반도체 패키지 기판을 형성할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않아야 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들이 이러한 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일/유사한 구성요소에 대해서는 동일/유사한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략될 수 있다.
도 4a, 4b 및 4c는 본 발명의 일 실시예에 따른 반도체 패키지 기판을 나타내는 도면이다.
도 4a를 참조하면, 반도체 패키지 기판(100)은 그라운드 플레인(120), 파워 플레인(140), 컷아웃(150), 제1 전자기 밴드갭(Electromagnetic BandGap; EBG) 플레인들(160) 및 제2 전자기 밴드갭 플레인들(180)을 포함한다.
그라운드 플레인(120)은 접지 전압을 제공하고, 파워 플레인(140)은 그라운드 플레인(120)과 평행하게 위치하며 전원 전압을 제공한다. 컷아웃(150)은 일반적으로 여러 회로들 및 여러 파워 소스들 간의 상호 연결 등을 위하여 반도체 패키지 기판(100)에 포함되는 그라운드 플레인(120) 또는 파워 플레인(140)을 잘라 냄으로써 생성되고, 컷아웃(150)을 통하여 반도체 패키지 기판(100) 상에 노이즈 커플링이 발생한다. 일반적으로 파워 플레인(140) 또는 그라운드 플레인(120)에 위치한 컷아웃(150)을 통하여 노이즈가 발생하며, 이러한 노이즈는 증폭되어 시스템 전체의 오작동의 원인이 될 수 있다. 따라서 컷아웃(150) 주위에 이중 적층되는 제1 및 제2 전자기 밴드갭 플레인들(160, 180)을 배치함으로써, 요구되는 대역에서의 노이즈를 억제할 수 있다.
제1 및 제2 전자기 밴드갭 플레인들(160, 180)은 그라운드 플레인(120)과 파워 플레인(140) 사이에 위치하는데, 컷아웃(150)을 둘러싸는 형태로 위치한다. 도 4a에 도시된 바와 같이, 하나의 컷아웃(150) 주위에는 24개의 정사각형 형태의 제1 전자기 밴드갭 플레인들(160)이 위치할 수 있고, 6개의 정사각형 형태의 제2 전자기 밴드갭 플레인들(180)이 위치할 수 있다. 컷아웃(150)을 둘러싸는 제1 및 제2 전자기 밴드갭 플레인들(160, 180)의 개수는 실시예에 따라 달라질 수 있다. 예를 들어, 48개의 정사각형 형태의 제1 전자기 밴드갭 플레인들(160)과 12개의 정사각형 형태의 제2 전자기 밴드갭 플레인들(180)이 이중 적층 구조로 컷아웃(150)을 둘러싸도록 할 수 있다.
본 발명에 따르면, 제1 전자기 밴드갭 플레인들(160)과 제2 전자기 밴드갭 플레인들(180)은 이중 적층 구조로 형성되는데, 제2 전자기 밴드갭 플레인들(180)의 면적은 제1 전자기 밴드갭 플레인(160)들의 면적보다 더 넓고, 제1 전자기 밴드갭 플레인들(160)의 개수는 제2 전자기 밴드갭 플레인들(180)의 개수보다 더 많도록 구성될 수 있다. 제1 및 제2 전자기 밴드갭 플레인들(160, 180)의 면적과 개수는 요구되는 주파수 대역 및 컷아웃(150)의 크기 등에 따라 다양한 조합으로 결정될 수 있다.
도 4b는 컷아웃(150) 주위에 제1 전자기 밴드갭 플레인들(160)과 제2 전자기 밴드갭 플레인들(180)의 이중 적층 구조를 포함하는 반도체 패키지 기판(100)을 상부 면에서 내려다 본 것이다.
도 4b를 참조하면, 정사각형 형태의 제1 전자기 밴드갭 플레인들(160)과 제2 전자기 밴드갭 플레인들(180)은 컷아웃(150)을 둘러싸도록 위치한다. 하나의 컷아웃(150)을 24개의 제1 전자기 밴드갭 플레인들(160)이 둘러싸고 있으며, 제1 전자기 밴드갭 플레인들(160) 하부에 적층 구조로 위치한 6개의 제2 전자기 밴드갭 플레인들(180)도 컷아웃(150)을 둘러싸고 있다. 즉, 4개의 제1 전자기 밴드갭 플레인들(160)이 1개의 제2 전자기 밴드갭 플레인들(180)과 상응되는 구조로서, 24개의 제1 전자기 밴드갭 플레인들(160)이 6개의 제2 전자기 밴드갭 플레인들과 각각 상응하도록 적층된다. 이것은 하나의 실시예로서, 제1 및 제2 전자기 밴드갭 플레인들(160, 180)의 형태, 개수, 면적 등은 요구되는 주파수 대역에 따라 다양하게 구성될 수 있고, 또한 컷아웃(150)의 크기에 따라 제1 및 제2 전자기 밴드갭 플레인들(160, 180)의 형태, 개수, 면적 등이 다양하게 구성될 수 있다. 예를 들어, 도 4b에서는 컷아웃(150)을 6×4 개의 제1 전자기 밴드갭 플레인들(160)과 3×2 개의 제2 전자기 밴드갭 플레인들(180)이 이중 적층 구조로 둘러싸고 있지만, 실시예에 따라 컷아웃(150)을 6×6 개의 제1 전자기 밴드갭 플레인들(160)과 3×4 개의 제2 전자기 밴드갭 플레인들(180)이 둘러싸는 이중 적층 구조가 형성될 수 있다.
도 4c는 컷아웃(150) 주위에 제1 전자기 밴드갭 플레인들(160)과 제2 전자기 밴드갭 플레인들(180)의 이중 적층 구조를 포함하는 반도체 패키지 기판(100)을 측면에서 본 것이다.
도 4c를 참조하면, 4개의 제1 전자기 밴드갭 플레인들(160)이 1개의 제2 전자기 밴드갭 플레인들(180)과 상응되는 구조에서, 제1 전자기 밴드갭 플레인들(160)은 상응하도록 적층되는 제2 전자기 밴드갭 플레인(180)을 거쳐 그라운드 플레인(120)에 각각 연결되고, 제2 전자기 밴드갭 플레인(180)은 파워 플레인(140)에 연결된다. 이것은 하나의 실시예로서, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 있어서 상기 연결 구조의 변경은 단순한 설계 변경 정도의 것이다. 또한, 제1 및 제2 전자기 밴드갭 플레인들(160, 180)의 상하부 적층 관계는 변경될 수 있다. 예를 들어, 제1 전자기 밴드갭 플레인들(160)이 하부에 제2 전자기 밴드갭 플레인들(180)이 상부에 위치하고, 제1 전자기 밴드갭 플레인들(160)이 상응하도록 적층되는 제2 전자기 밴드갭 플레인(180)을 거쳐 파워 플레인(140)에 각각 연결되고, 제2 전자기 밴드갭 플레인(180)은 그라운드 플레인(120)에 연결될 수 있다.
이상, 도 4a, 4b, 4c를 참조하여 본 발명의 일 실시예에 따른 그라운드 플레인(120)과 파워 플레인(140) 사이에 컷아웃(150)을 둘러싸는 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판(100)을 설명하였지만, 반도체 패키지 기판(100)이 포함하는 그라운드 플레인과 파워 플레인의 개수가 증가하는 경우에는 증가된 그라운드 플레인과 파워 플레인 사이에 컷아웃(150)을 둘러싸는 이중 적층 전자기 밴드갭 구조가 계속적으로 형성되도록 확장하여 구성될 수 있다.
도 5는 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않은 반도체 패키지 기판에서 전송 임피던스를 나타내는 시뮬레이션 결과이다.
도 5는 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않은 반도체 패키지 기판에서 도 4a, 4b, 4c에 도시된 Port 1(P1)과 Port 2(P2)를 측정 기준으로 하여 파워/그라운드 플레인 사이의 임피던스를 측정한 시뮬레이션 결과를 나타내며, 이를 통하여 요구되는 주파수 대역에서 전송 임피던스가 크게 나타나는 것을 확인할 수 있다. 일반적으로, 파워/그라운드 플레인 사이의 임피던스가 큰 경우에는 적은 양의 스위칭 전류에 의해서도 전압 요동이 크게 증폭되고, 이는 동시적 스위칭 노이즈의 증가로 나타나 전체적인 시스템의 오동작을 발생시킬 수 있다. 그러므로 요구되는 주파수 대역 즉, 약 5 Ghz 근방 및 8 Ghz 에서 14 Ghz 대역에서의 노이즈 억제가 요구된다.
도 6은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판의 감쇠밴드 특성을 나타내는 시뮬레이션 결과이다.
도 6을 참조하면, 도 5의 시뮬레이션 결과에 따라, 노이즈 억제가 요구되는 약 5 GHz 근방 및 8 GHz에서 14 GHz 대역에서의 노이즈를 억제하기 위하여 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판의 감쇠밴드 특성 그래프가 나타나 있다. 상기 감쇠 밴드 특성에 의해서 약 5 GHz 근방 및 8 GHz에서 14 GHz 대역에서의 노이즈가 억제될 수 있다. 실시예에 따라, 이러한 감쇠 밴드 특성 그래프를 가지기 위하여 도 4a의 반도체 패키지 기판은 제1 및 제3 전자기 밴드갭 플레인의 정사각형 한 변의 길이를 약 1.8 mm, 제2 및 제4 전자기 밴드갭 플레인의 정사각형 한 변의 길이를 약 3.8 mm 로 하여 형성된 이중 적층 전자기 밴드갭 구조를 포함할 수 있다. 상기 전술한 바와 같이, 제1 및 제2 전자기 밴드갭 플레인들의 형태, 개수, 면적 등은 요구되는 주파수 대역에 따라 다양하게 구성될 수 있다.
도 7은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판에서의 전송 임프던스와 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않는 반도체 패키지 기판에서의 전송 임피던스 간의 차이를 나타내는 시뮬레이션 결과이다.
도 7에 도시된 바와 같이, 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함함으로써 도 6에 나타난 감쇠밴드 특성을 가지는 반도체 패키지 기판은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않는 반도체 패키지 기판에 비해 요구되는 대역에서 전송 임피던스를 낮출 수 있다. Graph 1은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판의 전송 임피던스를 나타내며, Graph 2는 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않는 반도체 패키지 기판의 전송 임피던스를 나타낸다. Graph 1과 Graph 2를 비교해 보면, 도 6의 감쇠밴드 특성을 가지는 반도체 패키지 기판은 5 GHz 근방 및 8 GHz에서 14 GHz 대역에서의 전송 임피던스를 감소시킴으로써 상기 대역에서 컷아웃을 통하여 발생하는 노이즈를 줄일 수 있다.
본 발명에 따르면, 반도체 패키지 기판은 인접 신호선이나 인접 시스템에 노이즈 커플링을 일으키고 전자파 간섭의 원인이 되는, 컷아웃을 통하여 발생되는 노이즈를 감소시킬 수 있다. 또한, 반도체 패키지 기판의 제조 방법은 요구되는 주파수 대역에서 컷아웃을 통하여 발생하는 노이즈를 감소시키고 광대역의 감쇠 밴드 특성을 갖는 반도체 패키지 기판을 형성할 수 있다. 따라서 본 발명에 따른 반도체 패키지 기판 및 반도체 패키지 기판의 제조 방법은 휴대폰, PDA 등의 반도체 패키지 기술이 이용되는 전자 기기 및 통신 시스템 등에 적용이 가능하다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 반도체 패키지 기판 상에 실장된 디지털 회로의 입출력부나 클럭에 의해 발생하는 동시적 스위칭 노이즈가 아날로그 회로에 영향을 미치는 것을 나타내는 도면이다.
도 2는 반도체 패키지 기판의 파워/그라운드 플레인에 형성되는 컷아웃을 통하여 노이즈가 발생하는 것을 나타내는 도면이다.
도 3은 반도체 패키지 기판에서 스위칭 노이즈를 감소시키기 위하여 분리된 파워/그라운드 플레인을 사용하는 종래의 방법을 나타내는 도면이다.
도 4a, 4b 및 4c는 본 발명의 일 실시예에 따른 반도체 패키지 기판을 나타내는 도면이다.
도 5는 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않은 반도체 패키지 기판에서 전송 임피던스를 나타내는 시뮬레이션 결과이다.
도 6은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판의 감쇠밴드 특성을 나타내는 시뮬레이션 결과이다.
도 7은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하는 반도체 패키지 기판에서의 전송 임프던스와 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함하지 않는 반도체 패키지 기판에서의 전송 임피던스 간의 차이를 나타내는 시뮬레이션 결과이다.
<도면의 주요 부분에 대한 설명>
100 : 반도체 패키지 기판 120 : 그라운드 플레인
140 : 파워 플레인 150 : 컷아웃
160: 제1 EBG 플레인 180 : 제2 EBG 플레인

Claims (14)

  1. 접지 전압을 제공하는 그라운드 플레인;
    전원 전압을 제공하고, 상기 그라운드 플레인에 평행한 파워 플레인;
    상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 그라운드 플레인 또는 상기 파워 플레인에 형성된 컷아웃을 둘러싸는 복수의 제1 전자기 밴드갭 플레인들; 및
    상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 컷아웃을 둘러싸며, 상기 제1 전자기 밴드갭 플레인들과 적층 구조로 형성되는 복수의 제2 전자기 밴드갭 플레인들을 포함하고,
    상기 제1 전자기 밴드갭 플레인들은 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 파워 플레인에 각각 연결되고, 상기 제2 전자기 밴드갭 플레인은 상기 그라운드 플레인에 연결되는 것을 특징으로 하는 반도체 패키지 기판.
  2. 제 1 항에 있어서, 상기 제2 전자기 밴드갭 플레인들의 면적은 상기 제1 전자기 밴드갭 플레인들의 면적보다 더 넓은 것을 특징으로 하는 반도체 패키지 기판.
  3. 제 2 항에 있어서, 상기 제1 전자기 밴드갭 플레인들의 개수는 상기 제2 전자기 밴드갭 플레인들의 개수보다 더 많은 것을 특징으로 하는 반도체 패키지 기판.
  4. 제 3 항에 있어서, 상기 면적과 상기 개수는 요구되는 주파수 대역에 따라 결정되는 것을 특징으로 하는 반도체 패키지 기판.
  5. 제 1 항에 있어서, 상기 제1 및 제2 전자기 밴드갭 플레인들은 정사각형 구조인 것을 특징으로 하는 반도체 패키지 기판.
  6. 제 5 항에 있어서, 상기 제1 전자기 밴드갭 플레인들 4개가 상기 제2 전자기 밴드갭 플레인 1개에 상응하도록 적층되는 것을 특징으로 하는 반도체 패키지 기판.
  7. 삭제
  8. 접지 전압을 제공하는 그라운드 플레인;
    전원 전압을 제공하고, 상기 그라운드 플레인에 평행한 파워 플레인;
    상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 그라운드 플레인 또는 상기 파워 플레인에 형성된 컷아웃을 둘러싸는 복수의 제1 전자기 밴드갭 플레인들; 및
    상기 그라운드 플레인과 상기 파워 플레인 사이에 위치하고, 상기 컷아웃을 둘러싸며, 상기 제1 전자기 밴드갭 플레인들과 적층 구조로 형성되는 복수의 제2 전자기 밴드갭 플레인들을 포함하고,
    상기 제1 전자기 밴드갭 플레인들은 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 그라운드 플레인에 각각 연결되고, 상기 제2 전자기 밴드갭 플레인은 상기 파워 플레인에 연결되는 것을 특징으로 하는 반도체 패키지 기판.
  9. 접지 전압을 제공하는 그라운드 플레인을 형성하는 단계;
    전원 전압을 제공하는, 상기 그라운드 플레인에 평행한 파워 플레인을 형성하는 단계; 및
    상기 그라운드 플레인 또는 상기 파워 플레인에 형성된 컷아웃을 둘러싸는 제1 및 제2 전자기 밴드갭 플레인들을 상기 파워 플레인과 상기 그라운드 플레인 사이에 적층시키는 단계를 포함하고,
    상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인들을 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 파워 플레인에 각각 연결시키고, 상기 제2 전자기 밴드갭 플레인을 상기 그라운드 플레인에 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조 방법.
  10. 제 9 항에 있어서, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 요구되는 주파수 대역에 따라 상기 제1 및 제2 전자기 밴드갭 플레인들의 면적과 개수를 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조 방법.
  11. 제 9 항에 있어서, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 정사각형 구조의 상기 제1 및 제2 전자기 밴드갭 플레인을 적층시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조 방법.
  12. 제 11 항에 있어서, 상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인 4개를 상기 제2 전자기 밴드갭 플레인 1개에 상응하도록 적층시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조 방법.
  13. 삭제
  14. 접지 전압을 제공하는 그라운드 플레인을 형성하는 단계;
    전원 전압을 제공하는, 상기 그라운드 플레인에 평행한 파워 플레인을 형성하는 단계; 및
    상기 그라운드 플레인 또는 상기 파워 플레인에 형성된 컷아웃을 둘러싸는 제1 및 제2 전자기 밴드갭 플레인들을 상기 파워 플레인과 상기 그라운드 플레인 사이에 적층시키는 단계를 포함하고,
    상기 제1 및 제2 전자기 밴드갭 플레인들을 적층시키는 단계는 상기 제1 전자기 밴드갭 플레인들을 상응하도록 적층되는 상기 제2 전자기 밴드갭 플레인을 거쳐 상기 그라운드 플레인에 각각 연결시키고, 상기 제2 전자기 밴드갭 플레인을 상기 파워 플레인에 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조 방법.
KR1020080007526A 2008-01-24 2008-01-24 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판 KR100914149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080007526A KR100914149B1 (ko) 2008-01-24 2008-01-24 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007526A KR100914149B1 (ko) 2008-01-24 2008-01-24 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판

Publications (2)

Publication Number Publication Date
KR20090081580A KR20090081580A (ko) 2009-07-29
KR100914149B1 true KR100914149B1 (ko) 2009-08-28

Family

ID=41292838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007526A KR100914149B1 (ko) 2008-01-24 2008-01-24 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판

Country Status (1)

Country Link
KR (1) KR100914149B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054907A1 (en) 2012-08-27 2014-02-27 Lotte Chemical Corporation Bumper beam assembly system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02701A (ja) * 1988-01-14 1990-01-05 Eszakmagyarorsuagi Vegyimuvek ２種あるいは３種の活性成分を含む共働性殺菌および殺ダニ組成物
JP2005000308A (ja) * 2003-06-10 2005-01-06 Toshiba Tec Corp 吸込み口体及び電気掃除機
KR100723531B1 (ko) 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
JP2008010859A (ja) 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02701A (ja) * 1988-01-14 1990-01-05 Eszakmagyarorsuagi Vegyimuvek ２種あるいは３種の活性成分を含む共働性殺菌および殺ダニ組成物
JP2005000308A (ja) * 2003-06-10 2005-01-06 Toshiba Tec Corp 吸込み口体及び電気掃除機
JP2008010859A (ja) 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
KR100723531B1 (ko) 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국전자통신연구원 2007.01*
한국전자파학회 2005.03.08

Also Published As

Publication number Publication date
KR20090081580A (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
US8994470B2 (en) Circuit substrate having noise suppression structure
KR101176800B1 (ko) 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
JP2010532590A (ja) メタマテリアルを用いた伝送線路の設計方法
WO2002091515A1 (en) Transmission line type components
US9083313B2 (en) Substrate, duplexer and substrate module
US7501915B2 (en) High frequency module
WO2011152054A1 (ja) 配線基板及び電子装置
KR20110071689A (ko) 불요 전자파 및 노이즈 억제를 위한 다층 인쇄 회로 기판
KR101141471B1 (ko) 트랜스포머
KR100969660B1 (ko) 비아 홀 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
JP5686630B2 (ja) プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置
KR100914149B1 (ko) 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
JP6176242B2 (ja) Ｅｂｇ特性を有する導波路構造
US10923832B2 (en) Co-construction antenna module
Zhang et al. Simultaneous switching noise suppression in printed circuit boards using a compact 3-D cascaded electromagnetic-bandgap structure
US9362883B2 (en) Passive radio frequency signal handler
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
US7906840B2 (en) Semiconductor integrated circuit package, printed circuit board, semiconductor apparatus, and power supply wiring structure
US9674942B2 (en) Structure, wiring board and electronic device
JP2007242983A (ja) 配線基板
Bansode et al. Simultaneous switching noise reduction in high speed circuits
KR20120019634A (ko) 광대역 노이즈를 억제하는 전자기 밴드갭 구조
WO2017195739A1 (ja) 構造体および配線基板
JP2002368355A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee