CN103369817A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN103369817A
CN103369817A CN2013101200123A CN201310120012A CN103369817A CN 103369817 A CN103369817 A CN 103369817A CN 2013101200123 A CN2013101200123 A CN 2013101200123A CN 201310120012 A CN201310120012 A CN 201310120012A CN 103369817 A CN103369817 A CN 103369817A
Authority
CN
China
Prior art keywords
power supply
pattern
wiring board
printed wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101200123A
Other languages
English (en)
Other versions
CN103369817B (zh
Inventor
村井裕典
星聪
山下展辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103369817A publication Critical patent/CN103369817A/zh
Application granted granted Critical
Publication of CN103369817B publication Critical patent/CN103369817B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了印刷电路板。提供一种能够在保持电源图案和接地图案的低电阻值的同时增加电源图案和接地图案的电感值的印刷电路板。印刷电路板包括印刷布线板，该印刷布线板包含具有在其中形成的电源图案的电源层和具有在其中形成的接地图案的接地层。在印刷布线板上，安装作为半导体器件的LSI和作为供电部件的LSI。接地图案具有当从与印刷布线板的表面垂直的方向观看时与电源图案重叠的第一接地区域。在第一接地区域中，形成至少一个缺陷部。在第一接地区域中，缺陷部形成比电源图案窄的区域。

Description

印刷电路板
技术领域
本发明涉及具有安装于印刷布线板上的半导体器件的印刷电路板。
背景技术
近年来，伴随作为半导体器件的大规模集成电路（以下，称为“LSI”）的消耗电流增加，由电源电位和接地电位的波动导致的LSI的故障（malfunction）已成为问题。
LSI的操作产生电位波动（电源噪声），该电位波动由流过电源端子和接地端子的电流与从该电源端子和该接地端子看到的LSI的阻抗的乘积确定。当电位波动通过印刷布线板的电源图案和接地图案传播时，用于操作另一LSI的电源电位和接地电位可能波动以导致LSI故障。
一种可设想的用于抑制由LSI的操作导致的电源电位和接地电位的波动的传播的方法是在高频区域中使LSI的电源端子与印刷布线板的电源图案电气分离的去耦合。因此，常规上，在LSI的电源端子与印刷布线板的电源图案之间插入电感元件。但是，由于插入电感元件，因此，部件的数量增加。
为了应对该问题，已提出了通过在印刷布线板上形成细长曲折（elongated meander）电源图案以增加电源图案的电感值来将LSI去耦合（参见日本专利申请公开No.2001-119110）。
但是，虽然电源图案的电感值可随着电源图案变细而增加，但同时，电源图案的电阻值也增加。电源图案的增加的电阻值导致大的电源电压降，其由供给到LSI的DC电流（平均消耗电流）和电源图案的电阻值的乘积确定。因此，用于驱动LSI的DC电源电压会变得不足。
发明内容
因此，本发明的一个目的是提供如下这样的印刷电路板，该印刷电路板能够对于高频区域增加电源图案和接地图案的电感值，而对于DC电流保持电源图案和接地图案的低电阻值。
根据本发明的示例性实施例，提供了一种印刷电路板，该印刷电路板包括：印刷布线板，该印刷布线板包括：在其中形成有电源图案的电源层；和在其中形成有接地图案的接地层，接地层隔着电介质层与电源层相对；安装于印刷布线板上的半导体器件，半导体器件具有与电源图案连接的电源端子和与接地图案连接的接地端子；以及安装于印刷布线板上的供电部件，供电部件通过电源图案和接地图案向半导体器件供给DC电力。接地图案在第一接地区域中包含在其中形成的至少一个缺陷部，当从与印刷布线板的表面垂直的方向观看时，第一接地区域与该电源图案重叠。在第一接地区域中，该至少一个缺陷部形成比电源图案窄的区域。
该配置可对于高频区域增加电源图案和接地图案的电感值，而对于DC电流保持电源图案和接地图案的低电阻值。
参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得十分明显。
附图说明
图1A是示出根据本发明的第一实施例的印刷电路板的示意性配置的示意图。
图1B是示出根据本发明的第一实施例的印刷电路板的示意性配置的示意图。
图1C是示出根据本发明的第一实施例的印刷电路板的示意性配置的示意图。
图1D是示出根据本发明的第一实施例的印刷电路板的示意性配置的示意图。
图2是示出根据本发明的第一实施例的印刷电路板的电路配置的电路图。
图3是示出图2所示的电路的传输特性的曲线图。
图4A是示出根据本发明的第一实施例的印刷电路板的缺陷部的修改例子的概念图。
图4B是示出根据本发明的第一实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图4C是示出根据本发明的第一实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图4D是示出根据本发明的第一实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图4E是示出根据本发明的第一实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图4F是示出根据本发明的第一实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图5是示出根据本发明的第二实施例的印刷电路板的配置的示意图。
图6A是示出根据本发明的第二实施例的印刷电路板的细节的示意图。
图6B是示出根据本发明的第二实施例的印刷电路板的细节的示意图。
图6C是示出根据本发明的第二实施例的印刷电路板的细节的示意图。
图7A是示出根据本发明的第二实施例的印刷电路板的缺陷部的修改例子的概念图。
图7B是示出根据本发明的第二实施例的印刷电路板的缺陷部的另一修改例子的概念图。
图8是用于检查根据本发明的第二实施例的印刷电路板的电气特性的概念图。
图9是示出根据本发明的第二实施例的印刷电路板的接地电阻值的变化的曲线图。
图10A是示出根据本发明的比较例1的印刷电路板的示意性配置的示意图。
图10B是示出根据本发明的比较例1的印刷电路板的示意性配置的示意图。
图10C是示出根据本发明的比较例1的印刷电路板的示意性配置的示意图。
图11A是示出根据本发明的比较例2的印刷电路板的示意性配置的示意图。
图11B是示出根据本发明的比较例2的印刷电路板的示意性配置的示意图。
图11C是示出根据本发明的比较例2的印刷电路板的示意性配置的示意图。
图12是表示根据本发明的第二实施例的印刷电路板的电气特性的曲线图。
具体实施方式
以下将参照附图详细描述本发明的实施例。
第一实施例
图1A～1D是根据本发明的第一实施例的印刷电路板的示意性配置的说明图。图1A是印刷电路板的截面图。图1B是印刷布线板的接地层的平面图。图1C是印刷布线板的电源层的平面图。图1D是印刷电路板的平面图。
印刷电路板100包括印刷布线板101、安装于印刷布线板101上的作为半导体器件（第一半导体器件）的LSI 102和安装于印刷布线板101上的作为供电部件的LSI 104。在第一实施例中，印刷电路板100还包含安装于印刷布线板101上的LSI 103，该LSI 103是LSI以外的另一半导体器件（第二半导体器件）。印刷电路板100还包含连接在LSI 102的电源端子102a与接地端子102b之间的去耦合电容器105。印刷电路板100还包含连接在LSI 103的电源端子103a与接地端子103b之间的去耦合电容器106。
印刷布线板101是多层印刷布线板，其包含作为一个表面层的信号布线层111、作为内部层的接地层112、作为内部层的电源层113、作为另一表面层的信号布线层114、以及设置在各层之间的电介质层115～117。电源层113和接地层112隔着电介质层116相对。
在本发明中使用的接地层是上面形成有接地导体的布线层，并且是与其它的导电层相比接地电位导体的面积相对较大的导电层。因此，除了接地电位布线和接地电位导电面以外，接地层还可具有电源电位布线、电源电位导电面和其它信号布线等。接地层的数量不限于一个，并且，可以设置多个接地层。
在本发明中使用的电源层是上面形成有电源导体的布线层，并且是与其它的导电层相比电源电位导体的面积相对较大的导电层。因此，除了电源电位布线和电源电位导电面以外，电源层还可具有接地电位布线、接地电位导电面和其它信号布线等。电源层的数量不限于一个，并且，可以设置多个电源层。
在本发明中使用的信号布线层是上述的接地导电层和电源导电层以外的导电层。在一些典型的多层印刷电路板中，前表面层（第一表面层）和后表面层（第二表面层）是信号布线层。作为替代方案，信号布线层可被设置为内部层。作为另一替代方案，除了用于信号传输的布线以外，信号布线层还可具有电源电位或接地电位布线或导电面。
LSI 102、103和104被安装于印刷布线板101的一个表面层（表面）上。电容器105和106被安装于印刷布线板101的另一表面层（表面）上。
在信号布线层111和114中形成信号布线（未示出）。在电源层113中形成作为供电布线的电源图案131。在接地层112中形成作为接地布线的接地图案121。电源图案131和接地图案121由平坦的导体形成。
作为供电部件的LSI 104是电源电路，其将从外部供电的DC电压转换成适于LSI 102和LSI 103的DC电压并且向LSI 102和LSI 103供给DC电力。LSI 104具有通过电源通路（power via）141与电源图案131电连接的电源端子104a和通过接地通路（ground via）142与接地图案121电连接的接地端子104b。LSI 102具有通过电源通路143与电源图案131电连接的电源端子102a和通过接地通路144与接地图案121电连接的接地端子102b。LSI 103具有通过电源通路145与电源图案131电连接的电源端子103a和通过接地通路146与接地图案121电连接的接地端子103b。
电容器105具有与电源通路143连接的一个端子和与接地通路144连接的另一端子。电容器106具有与电源通路145连接的一个端子和与接地通路146连接的另一端子。
LSI 102和LSI 103通过相同的电压操作。LSI 104通过电源图案131和接地图案121向LSI 102和LSI 103供给DC电力（DC电压和DC电流）。LSI 102和LSI 103通过从共同的LSI 104馈送的电力操作。
在第一实施例中，如图1B所示，接地图案121是形成为平面形状的实心图案。如图1C所示，电源图案131形成为从LSI 104延伸到LSI 102和LSI 103，并且，电源布线被LSI 102和LSI 103共用。
在印刷布线板101上，安装有通过与LSI 102和LSI 103的电压不同的电压操作的半导体器件（未示出）、供电部件（未示出）和其它的部件。在电源层113中形成将这些部件的电源端子电连接在一起的电源图案（未示出）。半导体器件（未示出）、供电部件（未示出）和其它部件的接地端子共同地连接到接地图案121。
在这种情况下，DC电源电位电流从LSI 104通过电源图案131流到LSI 102。由于需要在电源层113中形成另一电源图案，因此，电源图案131不能如接地图案121那样形成为实心图案。但是，为了减小电阻值，优选地，尽可能宽地形成电源图案131。另一方面，DC接地电流从LSI 102通过接地图案121流到LSI 104。接地图案121是实心图案，由此其电阻值比电源图案131的电阻值低，并且，接地电流沿最短路径流动。
当LSI 102被给电以操作时，产生电压波动（电源噪声）。由LSI102产生的电源噪声通过电容器105返回到LSI 102。但是，随着电源噪声的频率变高，更大的电感成分作为寄生成分被包含于电容器105的元件中并且变得不能忽略。
顺便说一句，当由LSI 102产生的电源噪声通过电源图案131传播时，在电源图案131的噪声电流的传播方向的相反方向上在接地图案121中产生返回电流。返回电流的路径不是DC电流的最短路径，而是沿噪声电流流过电源图案131的路径。因此，通过限定返回电流的路径，噪声电流在电源图案131中流过相同的路径。
鉴于以上情况，根据第一实施例，在接地图案121中在沿电源图案131的路径中形成缺失图案的缺陷（defect）部122。现在，下文具体描述接地图案121的配置。图1B～1D是从与印刷布线板101的表面垂直的方向（法线方向）观看的示图。
在接地图案121中，如图1B所示，当从与印刷布线板101的表面垂直的方向观看时，存在与电源图案131重叠的第一接地区域R。当从与印刷布线板101的表面垂直的方向观看时，第一接地区域R是通过将图1C所示的电源图案131投影到接地层112上而限定的区域。
在第一接地区域R中，当从与印刷布线板101的表面垂直的方向观看时与LSI 102重叠的区域和与LSI 103重叠的区域分别被称为“第一区域R11”和“第一区域R12”。此外，在第一接地区域R中，当从与印刷布线板101的表面垂直的方向观看时与LSI 104重叠的区域被称为“第二区域R2”。通过从第一接地区域R中扣除第一区域R11和R12以及第二区域R2所确定的区域被称为“第三区域R3”。
在第一实施例，在接地图案121的第三区域R3中形成缺陷部122，同时留下连通第一区域R11和第二区域R2的区域121a（比电源图案窄的区域）。换句话说，缺陷部122形成为不将第三区域R3分成多个部分。因此，当接地图案121的在其中形成缺陷部122的第三区域R3被投影到电源图案131上时，用作供电部件的LSI 104和要被供给电力的LSI 102不在高频率区域中分离。区域121a的宽度（与噪声电流的流动方向正交的方向上的宽度）被设为比电源图案131的宽度（与电源图案131的延伸方向正交的方向上的宽度）小。注意，如果第三区域R3被分割，那么流过电源图案的噪声电流的路径和流过接地图案的返回电流的路径相互分离，从而导致电磁波的辐射量增加。
如图1B所示，在接地层112的不包括缺陷部122的整个区域中存在实心接地图案121。第一实施例中的缺陷部122是单个矩形接地缺陷。缺陷部122形成为与第三区域R3的在其宽度方向上的一个边界接触，并且与另一边界分开。以这种方式，比电源图案131窄的单个区域121a形成为在第三区域R3中线状延伸。在图1B中，缺陷部122由长方形或矩形示出，但不限于长方形或矩形。
根据上述的第一实施例，在接地图案121中，电源噪声的返回电流通过比电源图案131窄（细）的区域121a。与返回电流对应，电源噪声的电流在与区域121a相对的部分上集中地（concentratedly）流过电源图案131。以这种方式，可针对电源噪声增加电源图案131和接地图案121的电感值，并由此可获得高频率电流的去耦合效果。
不必为了增加电源图案131的电感值而使电源图案131变窄（诸如在电源图案131中设置缺陷）。因此，在电源图案131中，可以抑制对于DC电流的电阻值的升高。并且，由LSI 102的操作导致的DC电源电位电流的返回路径不被缺陷部122阻挡，由此可以抑制接地图案121的电阻值的升高。
如上所述，能够实现电源图案131和接地图案121的用于高频率去耦合的电感值增加和电源图案131和接地图案121的对于DC电流的电阻值减小这两者。另外，可防止由LSI 102产生的电源噪声传播到被供给具有相同电位的电源电压的LSI 103。也可防止由LSI 102产生的电源噪声通过用作供电部件的LSI 104传播到另一器件。
现在，描述其中形成缺陷部122的区域150。在LSI 102中产生的电位波动通过电源图案131和接地图案121传播，这是LSI 103故障的原因。将LSI 102附近的电源图案131的电感设为高对于抑制电位波动的传播是有效的。为了使使用缺陷部122的布线的特性用作滤波器的电感，电感需要在等于或低于电位波动的上限的频带中为集总常数。
在1/8波长区域中，印刷布线板101的布线结构可被视为集总常数电路。当电位波动的上限频率由“f”表示时，可在考虑波长缩短的情况下基于光速C、电介质材料的比介电常数（specific dielectricconstant）εr和上限频率f通过式1大致计算如下距离，在该距离，电感可在上限频带或较低频带中被视为集总常数。
（C/（f×√εr））/8…式1
（例子1）
接下来，基于仿真结果描述根据本发明的第一实施例的印刷电路板的电源布线和接地布线所需的电感值和电阻值。图2是示出用于解释印刷电路板的电源布线和接地布线所需要的电感值的电路配置的示图。节点301和节点302分别与图1A～1D所示的LSI 102和LSI 103对应。在假定LSI具有倒装芯片封装结构的情况下，LSI 102的封装部分具有10pH的电感值。电容器105具有5μF的电容值和30pH的电感值。连接LSI 102和LSI 103的电源布线路径的等价电感值由“Ldecap”表示。
当频率为1GHz并且电介质材料的比介电常数为4.5时，可基于式1计算高电感布线区域为17.7mm。
印刷布线板101是具有下表1所示的截面结构的四层印刷布线板，其中，分别在第二层和第三层中形成具有15mm的宽度的电源图案131和实心接地图案121。通过使用由Sigrity,Inc制作的PowerSI，计算在距LSI 102的边缘16mm的区域中的电源图案131和接地图案121的电感值为2.2nH。
表1
层配置 厚度[μm] 电导率[S/m] 比介电常数 介电损失
抗蚀剂 20 4.5 0.035
第一层 18 5.80E+07
半固化片 100 4.5 0.035
第二层 35 5.80E+07
芯部 1200 4.5 0.035
第三层 35 5.80E+07
半固化片 100 4.5 0.035
第四层 18 5.80E+07
抗蚀剂 20 4.5 0.035
图3示出通过使用由Synopsys Inc制作的HSPICE进行图2的电路仿真时的从节点301到节点302的传输特性的分析结果。如上所述，典型的电源布线结构中的电感值为2.2nH。基准是Ldecap为2.2nH的情况下的传输特性。在这种情况下，为了在难以通过电容器105进行控制的100MHz的频带中将从节点301到节点302的电源噪声的传输量抑制到1/2或更小，必须将Ldecap设为5.4nH。只要电源噪声的传播量被抑制到1/2或更小，故障的危险就明显减少。
现在，当从与印刷布线板101的表面垂直的方向观看时与和LSI102的轮廓的端面对应的部分的距离在式1所计算的距离内的电源图案131的部分区域的电感值由“La”表示。当从与印刷布线板101的表面垂直的方向观看时与电源图案131的部分区域重叠的接地图案121部分区域的电感值由“Lb”表示。在这种情况下，希望在接地图案121的部分区域中形成缺陷部122，使得电感值La和电感值Lb之和可以为5.4nH或更大。
优选地，将电源图案131形成为使得电源图案131中的电源电压降可被抑制到5%或更小。作为具体的例子，在LSI 102以10A的电流和1V的电压驱动的情况下，为了使得电源电压降抑制到5%或更小，希望将电源图案131形成为使得印刷布线板101的电源图案131的电阻值可以为5mΩ或更小。
在图1D所示的印刷电路板100中，线段L连接LSI 102的轮廓的重心点（gravity point）G1和作为供电部件的LSI 104的轮廓的重心点G2。如图1D所示，在当从与印刷布线板101的表面垂直的方向观看时不与线段L相交的位置处形成缺陷部122。
来自LSI102的具有DC电源电位的返回电流沿由线段L表示的路径在接地图案121中径直流动，并且，缺陷部122不妨碍返回电流采取最短的路线。因此，可更有效地抑制接地图案121的对于DC电流的电阻的上升。
在上述的第一实施例中，缺陷部122是单个矩形接地缺陷，并且，单个区域121a形成为线状延伸。但是，本发明不限于此。图4A～4F是示出在接地图案121的第三区域R3中形成的缺陷部的修改例子的说明图。
图4A和图4B是示出缺陷部由单个接地缺陷形成的情况的示图。如图4A所示，缺陷部122A可形成为从第三区域R3伸出到接地区域以外的区域。作为替代方案，如图4B所示，缺陷部122B可在第三区域R3内形成以不与第三区域R3的边界接触。
图4C和图4D是示出缺陷部由多个接地缺陷形成并且多个接地缺陷在与电源图案的延伸方向正交的方向上并排布置的情况的示图。
如图4C所示，缺陷部122C可由多个（在这种情况下，为三个）接地缺陷401、402和403形成。在图4C中，接地缺陷401和403形成为从第三区域R3伸出，并且，接地缺陷402在第三区域R3内形成。如果接地缺陷401和403形成为不从第三区域伸出，可更有效地抑制接地图案的电阻值的上升。
如图4D所示，缺陷部122D可由多个（在这种情况下，为三个）接地缺陷404、405和406形成，并且，所有的接地缺陷404、405和406可在第三区域R3内形成以不与第三区域R3的边界接触。
对于多个接地缺陷的布置方向没有特别的限制。接地缺陷可如图4C和图4D所示的那样被并排布置，或者可以被不规则地布置。形成的接地缺陷的数量只需要为至少两个。
图4C和图4D所示的接地缺陷只需要间隔地形成以不相互接触。这避免第三区域R3被分成多个区域。换句话说，即使当在其中形成有多个接地缺陷的第三区域R3被投影到电源图案131上时，LSI 102和LSI 104也不相互分离。
图4E和图4F是示出缺陷部由多个接地缺陷形成并且多个接地缺陷在与电源图案的延伸方向平行的方向上并排布置的情况的示图。
如图4E所示，缺陷部122E由两个接地缺陷407和408形成，并且，接地缺陷407形成为横跨第三区域R3的一个边界，而接地缺陷408形成为横跨第三区域R3的另一边界。以这种方式，以之字形方式设置接地缺陷407和408，由此，第三区域R3中的区域121a可形成为曲柄形状。该结构可确保区域121a的长度，由此，与第一实施例相比，增强了增加电源图案131和接地图案121的电感的效果。
如图4F所示，更优选地，缺陷122F由两个接地缺陷409和410形成，并且接地缺陷409和410以之字形方式与第三区域R3的边界接触地形成，以便不从第三区域R3的边界伸出。并且，该结构可增强增加电源图案131和接地图案121的电感的效果。接地缺陷409和410仅在第三区域R3内形成，由此，与图4E所示的结构相比，可以减少接地缺陷的面积，并由此可抑制接地图案121的电阻值的增加。
如上所述，使用多个接地缺陷可获得在保持电源和接地的电阻低同时增加电感的效果，并使得能够根据LSI的接地端子的位置进行接地布线设计。
第二实施例
下面，描述根据本发明的第二实施例的印刷电路板。图5是示出根据本发明的第二实施例的印刷电路板的示意性配置的说明图。第二实施例中的印刷电路板200与第一实施例的不同之处在于图5中的虚线所示的区域150中的缺陷的配置。其它的配置与第一实施例中的相同。
图6A～6C是示出根据本发明的第二实施例的印刷电路板200的主要部分的说明图。图6A是印刷布线板201的电源层的平面图。6B是电源层中的电源图案的平面图。图6C是印刷布线板201的接地层的平面图。在第二实施例中，缺陷部122G形成为使得接地图案121的区域121b具有曲折形状。
具体而言，缺陷部122G包含多个（在图6A～6C中为八个）接地缺陷601～608，并且，多个接地缺陷601～608在接地图案121中沿电源图案131的延伸方向相隔一定间隔地并排配置。多个接地缺陷601～608在与电源图案131的延伸方向正交的方向上以之字形方式形成。换句话说，为了防止噪声的返回电流径直传播，部分121b具有至少两个曲柄部分和至少三个接地缺陷。
优选地，在曲折区域121b中，在与电源图案131平行的方向上延伸的宽度和在与电源图案131正交的方向上延伸的宽度基本上相同。
图7A～7B是缺陷部122G的局部放大图。图7A示出缺陷部122G的例子，图7B示出缺陷部的另一例子。在图7A和图7B中，示出缺陷部122G的接地缺陷中的三个接地缺陷601、602和603。
在图7A中，接地缺陷601和603形成为横跨第三区域R3的一个边界，而接地缺陷602形成为横跨第三区域R3的另一边界。以这种方式，接地缺陷601、602和603以之字形方式被设置，由此，第三区域R3中的区域121b可形成为曲折结构。该结构可确保区域121b的长度，由此，与第一实施例相比，增强了增加电源图案131和接地图案121的电感的效果。
如图7B所示，更优选接地，缺陷601、602和603以之字形方式与第三区域R3的边界接触地形成，以便不从第三区域R3的边界伸出。并且，该结构可增强增加电源图案131和接地图案121的电感的效果。接地缺陷601、602和603仅在第三区域R3内形成，由此，与图7A所示的结构相比，可以减少接地缺陷的面积，并由此可抑制接地图案121的电阻值的增加。
虽然第二实施例中的缺陷部122G由多个（至少三个）带形（矩形）接地缺陷形成，但是，缺陷部不限于该形状。例如，缺陷部可由具有交替的梳齿部分的两个梳状接地缺陷形成。
（例子2）
下面，对于根据本发明的第二实施例的印刷电路板200的配置进行仿真。与第一实施例类似，印刷布线板201具有表1所示的性能。如下表2所示，接地图案具有如下结构，其中以1mm的间隔交替设置具有1mm的宽度的八个接地缺陷。
表2
使用表1所示的层配置的参数以利用由Sigrity,Inc制作的PowerDC和PowerSI计算各特性。连接LSI 102的重心点G1和用作供电部件的LSI 104的重心点G2的电源-接地回路具有4.7mΩ的电阻值和70.6nH的电感值。这些值被计算为在距LSI 102的外边缘16mm内的点处的布线的电气特性。电阻值和电感值两者均满足第一实施例所示的电气特性。
现在，参照图8和图9描述电气特性如何依赖于LSI 102的重心点G1、LSI 104的重心点G2和接地图案121的缺陷部122G的位置被影响。如图8所示，以如下方式计算电气特性，即用作供电部件的LSI 104的重心点G2关于重心点G1在半径为线段L的同心圆中以15度的增量移动90度。图9和表3表示通过上述的PowerDC计算的接地的电阻值。在图8中，重心点G2在从重心点G1经过缺陷部122G上面之后位于图8中的印刷电路板200下方的角度被定义为0度。线段L经过缺陷部122G，直到重心点G2位于30度。确认接地电阻值在缺陷部122G和线段L相交的区域中明显增加。
注意，对于重心点G1和重心点G2被与电源图案131的两个边缘对应的位置替代的情况，这同样成立。
表3
角度（度） 接地图案的电阻值的比
0 100
15 84.2
30 77.7
45 75.2
60 73.2
75 71.9
90 71.8
下面，比较图5所示的根据第二实施例的印刷电路板200与本发明的比较例1和2的印刷电路板之间的电感值和电阻值。
（比较例1）
图10A～10C是示出根据比较例1的印刷电路板的示意性配置、示出其中在电源图案和接地图案中不形成缺陷部的印刷电路板的配置的说明图。图10A叠置电源图案1001、接地图案1002、LSI 102的轮廓的重心点G1和作为供电部件的LSI 104的重心点G2。图10B示出电源图案1001，图10C示出接地图案1002。电源图案1001和接地图案1002分别在表1所示的印刷电路板的第三层和第二层中被布线。
（比较例2）
图11A～11C是示出根据比较例2的印刷电路板的示意性配置、示出电源图案具有曲折结构的常规印刷电路板的配置的说明图。在图11A和图11B中示出电源图案1101的曲折部分1103。图11A叠置电源图案1101、接地图案1102、LSI 102的轮廓的重心点G1和作为供电部件的LSI 104的重心点G2。图11B示出电源图案1101，并且，图11C示出接地图案1102。电源图案1101和接地图案1102分别在表1所示的印刷电路板的第三层和第二层中被布线。如表2所示，电源图案的曲折结构形成为使得以1mm的间隔交替设置具有1mm的宽度的八个电源图案。
注意，作为图7A和图7B、图10A～10C和图11A～11C中的每一个所示的电源和接地的共用结构，电源图案的布线宽度被设定为15mm，连接LSI 102的重心点G1和作为供电部件的LSI 104的重心点G2的线段L的曼哈顿（Manhattan）长度被设为100mm，并且，接地图案是实心图案。
图12和表4表示通过使用上述的仿真工具分析电阻值和电感值的结果。在仿真中，计算连接LSI 102的重心点G1和LSI 104的重心点G2的电源-接地回路中的电阻值和电感值。
表4
电感值 电阻值
比较例1 2.2nH 4.6mhΩ
比较例2 70.2nH 66.9mhΩ
第二实施例 70.6nH 4.7mhΩ
在例子2的结构中，电阻值与在电源图案和接地图案中不具有缺陷的比较例1的结构中的电阻值相当，并且，电感值与使用电源布线的曲折结构的比较例2的结构中的电阻值相当。
本发明不限于上述的实施例，并且，本领域普通技术人员能够在本发明的技术思想内提出各种修改。
在上述的例子1和例子2中，印刷布线板依次包含信号布线层、接地层、电源层和信号布线层，并且，在各层之间设置有电介质层，但是，本发明不限于此。接地层和电源层的次序可互换或者接地层和电源层的数量可以为多个，只要接地层和电源层隔着电介质层彼此相邻即可。
在上述的例子1和例子2中，印刷布线板具有四层结构。但是，印刷布线板只需要具有含有电源层和接地层的至少两个层。
在上述的第一和第二实施例中，供电部件是LSI（半导体器件），但是，本发明不限于此。供电部件可由多个半导体器件形成，或者，除了半导体器件以外，还可与电感器、电容器或电阻器等组合。作为替代方案，供电部件可以是与外部电源连接的连接器。
在上述的第一和第二实施例中，LSI 102、103和104被安装于印刷布线板的一个表面上，但本发明不限于此。LSI 102、103和104中的一部分或全部可被安装于印刷布线板的另一表面上。
在上述的第一和第二实施例中，连接作为半导体器件的LSI 102和作为供电部件的LSI 104的电源图案与作为另一半导体器件的LSI103连接，但是，本发明不限于此。除LSI 102以外，多个半导体器件也可与电源图案连接。作为替代方案，除LSI 102以外没有其它半导体器件可与电源图案连接。在连接多个半导体器件的情况下，与第一和第二实施例类似，优选地，半导体器件均与去耦合电容器连接。作为被设置在印刷布线板的另一表面层上的替代，去耦合电容器可被设置在印刷布线板的其上安装有半导体器件的一个表面层上，或者被设置在印刷布线板的内层中。
在上述的第一和第二实施例中，缺陷部与LSI 102对应地形成。但是，作为替代方案，缺陷部可与另一LSI 103对应地形成或者与LSI102和LSI 103两者对应地形成。并且，在多个半导体器件与电源图案连接的情况下，缺陷部只需要类似地与至少一个半导体对应地形成。
在上述的第一和第二实施例中，电容器105（106）是单个电容器元件。但是，作为替代方案，电容器105（106）可由多个电容器元件形成。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式和等同的结构和功能。

Claims (12)

1.一种印刷布线板，包括：
电源层，在所述电源层中形成电源图案；和
接地层，在所述接地层中形成接地图案，所述接地层隔着电介质层与所述电源层相对，
其中，所述接地图案在第一接地区域中包含在其中形成的至少一个缺陷部，当从与印刷布线板的表面垂直的方向观看时，所述第一接地区域与所述电源图案重叠，并且，
其中，在所述第一接地区域中，所述至少一个缺陷部形成比所述电源图案窄的区域。
2.根据权利要求1的印刷布线板，其中，比所述电源图案窄的所述区域形成为使得返回电流在比电源电位电流流过所述电源图案的宽度小的宽度中流过所述第一接地区域。
3.根据权利要求1的印刷布线板，其中，所述第一接地区域通过所述至少一个缺陷部形成曲折结构。
4.根据权利要求1的印刷布线板，其中，当从与印刷布线板的表面垂直的方向观看时，所述至少一个缺陷部在不与连接电源图案的两个边缘的线段相交的位置处形成。
5.一种印刷电路板，包括：
根据权利要求1-4中任一项的印刷布线板；
半导体器件，安装于所述印刷布线板上，半导体器件具有与所述电源图案连接的电源端子和与所述接地图案连接的接地端子；和
供电部件，安装于所述印刷布线板上，供电部件通过所述电源图案和所述接地图案向半导体器件供给DC电力。
6.根据权利要求5的印刷电路板，其中，缺陷部在第一接地区域的第三区域中形成，第三区域是通过从所述第一接地区域扣除与半导体器件重叠的第一区域和与供电部件重叠的第二区域而确定的。
7.根据权利要求5的印刷电路板，其中，当从与所述印刷布线板的表面垂直的方向观看时，所述至少一个缺陷部在不与连接所述半导体器件的轮廓的重心点和所述供电部件的轮廓的重心点的线段相交的位置处形成。
8.一种印刷电路板，包括：
印刷布线板，所述印刷布线板包括：
电源层，在所述电源层中形成电源图案；和
接地层，在所述接地层中形成接地图案，所述接地层隔着电
介质层与所述电源层相对；
半导体器件，安装于所述印刷布线板上，半导体器件具有与所述电源图案连接的电源端子和与所述接地图案连接的接地端子；和
供电部件，安装于所述印刷布线板上，供电部件通过所述电源图案和所述接地图案向半导体器件供给DC电力，
其中，所述接地图案在第一接地区域中包含在其中形成的至少一个缺陷部，当从与印刷布线板的表面垂直的方向观看时，所述第一接地区域与所述电源图案重叠，并且，
在所述第一接地区域中，所述至少一个缺陷部形成比所述电源图案窄的区域。
9.根据权利要求8的印刷电路板，其中，比所述电源图案窄的所述区域形成为使得返回电流在比电源电位电流流过所述电源图案的宽度小的宽度中流过所述第一接地区域。
10.根据权利要求8的印刷电路板，其中，缺陷部在第一接地区域的第三区域中形成，第三区域是通过从所述第一接地区域扣除与半导体器件重叠的第一区域和与供电部件重叠的第二区域而确定的。
11.根据权利要求10的印刷电路板，其中，所述第一接地区域通过所述至少一个缺陷部形成曲折。
12.根据权利要求8的印刷电路板，其中，当从与所述印刷布线板的表面垂直的方向观看时，所述至少一个缺陷部在不与连接所述半导体器件的轮廓的重心点和所述供电部件的轮廓的重心点的线段相交的位置处形成。
CN201310120012.3A 2012-04-09 2013-04-09 印刷电路板 Expired - Fee Related CN103369817B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012088554A JP5893484B2 (ja) 2012-04-09 2012-04-09 プリント回路板及びプリント配線板
JP2012-088554 2012-04-09

Publications (2)

Publication Number Publication Date
CN103369817A true CN103369817A (zh) 2013-10-23
CN103369817B CN103369817B (zh) 2016-03-16

Family

ID=48044684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310120012.3A Expired - Fee Related CN103369817B (zh) 2012-04-09 2013-04-09 印刷电路板

Country Status (4)

Country Link
US (1) US9326370B2 (zh)
EP (1) EP2651199B1 (zh)
JP (1) JP5893484B2 (zh)
CN (1) CN103369817B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105682342A (zh) * 2016-02-25 2016-06-15 广东欧珀移动通信有限公司 电路板及终端
CN109720404A (zh) * 2017-10-27 2019-05-07 欧姆龙汽车电子株式会社 负载驱动装置
CN110689910A (zh) * 2018-07-05 2020-01-14 森富科技股份有限公司 内存配置结构
CN112514547A (zh) * 2018-09-25 2021-03-16 日立汽车系统株式会社 电子控制装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2879721C (en) * 2012-08-30 2021-06-22 Allison Transmission, Inc. Method and system for reducing audible and/or electrical noise from electrically or mechanically excited capacitors
US9078380B2 (en) * 2012-10-19 2015-07-07 Nvidia Corporation MOSFET stack package
JP6226600B2 (ja) * 2013-07-18 2017-11-08 キヤノン株式会社 プリント回路板
JP6598614B2 (ja) * 2015-09-17 2019-10-30 キヤノン株式会社 プリント回路板及び半導体パッケージ
US11032910B2 (en) * 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
JP2022146063A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器
JP7414768B2 (ja) 2021-04-01 2024-01-16 キヤノン株式会社 電気回路及び電子機器
US11798923B2 (en) * 2021-12-16 2023-10-24 Nvidia Corp. Staggered dual-side multi-chip interconnect

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1154645A (zh) * 1995-09-14 1997-07-16 日本电气株式会社 多层印刷电路板
CN1201363A (zh) * 1997-05-19 1998-12-09 日本电气株式会社 降低由印刷电路板辐射的电磁噪音
CN101188902A (zh) * 2006-11-17 2008-05-28 鸿富锦精密工业（深圳）有限公司 印刷电路板
US20090206951A1 (en) * 2005-04-13 2009-08-20 Atsushi Nakamura Electronic device
CN101672959A (zh) * 2008-09-09 2010-03-17 信越聚合物株式会社 光收发器
JP2012069815A (ja) * 2010-09-24 2012-04-05 Canon Inc プリント回路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
JP3772529B2 (ja) * 1998-05-01 2006-05-10 富士ゼロックス株式会社 プリント基板の設計装置
JP2000223800A (ja) * 1999-02-03 2000-08-11 Toshiba Corp 配線基板及びその製造方法
JP3471679B2 (ja) 1999-10-15 2003-12-02 日本電気株式会社 プリント基板
JP2006310435A (ja) * 2005-04-27 2006-11-09 Mitsubishi Electric Corp 多層プリント基板
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1154645A (zh) * 1995-09-14 1997-07-16 日本电气株式会社 多层印刷电路板
CN1201363A (zh) * 1997-05-19 1998-12-09 日本电气株式会社 降低由印刷电路板辐射的电磁噪音
US20090206951A1 (en) * 2005-04-13 2009-08-20 Atsushi Nakamura Electronic device
CN101188902A (zh) * 2006-11-17 2008-05-28 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101672959A (zh) * 2008-09-09 2010-03-17 信越聚合物株式会社 光收发器
JP2012069815A (ja) * 2010-09-24 2012-04-05 Canon Inc プリント回路板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105682342A (zh) * 2016-02-25 2016-06-15 广东欧珀移动通信有限公司 电路板及终端
CN105682342B (zh) * 2016-02-25 2018-12-11 广东欧珀移动通信有限公司 电路板及终端
CN109720404A (zh) * 2017-10-27 2019-05-07 欧姆龙汽车电子株式会社 负载驱动装置
CN109720404B (zh) * 2017-10-27 2022-08-26 欧姆龙汽车电子株式会社 负载驱动装置
CN110689910A (zh) * 2018-07-05 2020-01-14 森富科技股份有限公司 内存配置结构
CN112514547A (zh) * 2018-09-25 2021-03-16 日立汽车系统株式会社 电子控制装置
CN112514547B (zh) * 2018-09-25 2023-08-04 日立安斯泰莫株式会社 电子控制装置

Also Published As

Publication number Publication date
CN103369817B (zh) 2016-03-16
EP2651199B1 (en) 2018-02-21
EP2651199A2 (en) 2013-10-16
US9326370B2 (en) 2016-04-26
JP2013219182A (ja) 2013-10-24
JP5893484B2 (ja) 2016-03-23
EP2651199A3 (en) 2014-07-02
US20130265726A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
CN103369817B (zh) 印刷电路板
US10375822B2 (en) Circuit board with return path separated low crosstalk via transition structure
US8049118B2 (en) Printed circuit board
US7501583B2 (en) Low noise multilayer printed circuit board
US8304667B2 (en) Multilayer printed circuit board
US9414496B2 (en) Method for a printed circuit board with an array of high density AC coupling/DC blocking capacitors
US8119921B1 (en) Impedance tuning for circuit board signal path surface pad structures
US20060255878A1 (en) Printed wiring board
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
US8332790B1 (en) Capacitive decoupling method and module
JP6611555B2 (ja) プリント回路板及び電子機器
WO2012039120A4 (en) Printed circuit board
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US8284564B2 (en) Circuit board
US11723149B2 (en) Resistive PCB traces for improved stability
US9036364B1 (en) Circuit board with signal layers of different dimensions to communicate signals of different frequencies
JP6479288B1 (ja) プリント基板
US7361845B2 (en) Wiring line for high frequency
JP2007158243A (ja) 多層プリント回路基板
Holden et al. Eight key HDI design principles
JP2013236360A (ja) プリント基板およびその設計手法
US20030153159A1 (en) Integrated circuit having oversized components and method of manafacture thereof
US7153723B1 (en) Method of forming a ball grid array device
JP6335767B2 (ja) 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160316

Termination date: 20200409

CF01 Termination of patent right due to non-payment of annual fee