JP5034453B2 - 電子部品内蔵型多層基板 - Google Patents

Description

本発明は、導体層と絶縁層とが交互に積層され、内部に電子部品が内蔵される電子部品内蔵型多層基板に関する。

車両や家電製品等を電子的に制御する電子制御装置は、年々、その機能が高度化されているので、電子制御装置を構成する回路規模も拡大の一途を辿っている。その一方で、小型化や薄型化のニーズも高い。このため、電子制御装置の回路基板として、内層にも配線層を形成するとともに、電子部品を内蔵した多層基板が注目されている。電子部品を内蔵することにより、電子部品を表面実装するために必要な面積を削減できるので、小型化を図る上で有利であるためである。

例えば、特許文献１に記載された、電子部品を内蔵する多層プリント配線基板は、表面に第１の配線パターンが形成されると共に非貫通穴が形成されたコア材を備え、電子部品をコア材の非貫通穴内に収容して固定する。その後、電子部品と第１の配線パターンとを埋め込むようにしてコア材の両側に層間絶縁層を設ける。その層間絶縁層には、電子部品の電極と接続された第２の配線パターンが形成される。このように、電子部品をコア材の非貫通穴に収容することにより、多層プリント配線基板の小型化、薄型化を可能にしている。
特開２００５−２４３８５０号公報

ここで、電子部品を内蔵した多層基板に関しては、その内蔵電子部品を変更することが実質的に不可能であるため、例えば接続される外部回路が異なる場合には、同一基板にて対応できず、基板の汎用性が低いという問題がある。

この点について、図１１（ａ），（ｂ）を用いて、詳しく説明する。図１１（ａ），（ｂ）に示すように、電子部品内蔵型多層基板２０が、外部回路として異なる３個のセンサ（第１センサ１〜第３センサ３）からの検出信号を入力して処理するものであるとする。これらの第１センサ１〜第３センサ３は、多層基板２０に設けられたコネクタ４を介して、多層基板２０の表面に設けられた各ランドに接続される。各ランドは、表層の配線パターン８ａや、内層や裏面の配線パターン８ｂ，８ｃに接続されている。

多層基板２０は、例えばガラスエポキシ樹脂を絶縁体とし、導体層として銅箔をパターニングした配線パターン８ａ，８ｂ，８ｃと交互に積層した積層体５として構成される。この積層体５の表面及び裏面には、それぞれレジスト膜６，７が設けられ、表面及び裏面に形成された配線パターン８ａ,８ｃの保護、絶縁が図られている。

そして、多層基板２０の表面あるいは裏面に、電子部品群１０ａ〜１０ｃ、１２ａ〜１２ｃが実装され、さらに、多層基板２０の内層にも電子部品群１１ａ〜１１ｃが内蔵される。

ここで、各々の電子部品群１０ａ〜１０ｃ、１１ａ〜１１ｃ、１２ａ〜１２ｃは、第１センサ１〜第３センサ３からの入力信号に対してフィルタ処理や、増幅処理、Ａ／Ｄ変換処理などを行うものである。もちろん、各センサ信号に基づいて、所定の演算処理を実行するマイコンであっても良い。

このような処理を行う電子部品群１０ａ〜１０ｃ、１１ａ〜１１ｃ、１２ａ〜１２ｃのうち、特に第２センサ２に接続される電子部品群１１ａ〜１１ｃが、図１１(ａ)，（ｂ）に示すように、すべて多層基板２０の内層に内蔵されたものであると、これらの電子部品群１１ａ〜１１ｃを変更することは実質的に不可能となる。

このため、例えば第２センサ２として、応答性や検出感度などの特性が異なるものを利用しようとしても、同一の多層基板２０では対応することができず、多層基板２０の汎用性が低下するとの問題が生じる。

本発明は、上述した点に鑑みてなされたものであり、接続される外部回路が異なる場合でも容易に対応可能な汎用性の高い電子部品内蔵型多層基板を提供することを目的とする。

上述した目的を達成するために、請求項１に記載の電子部品内蔵型多層基板は、
外部回路と接続するためのコネクタを有し、当該コネクタは、複数の外部回路とそれぞれ接続するための複数の接続線を備え、複数の接続線の各々に関して、複数の電子部品からなる電子部品群が接続されるとともに、電子部品群のそれぞれにおいて、コネクタから直接接続される第１の電子部品が、多層基板の表面及び裏面のいずれかに実装され、第１の電子部品に流れ込むノイズが、内蔵電子部品へ伝播することを抑制するシールドパターンが、内層に設けられることを特徴とする。

このように、複数の接続線の各々に関して、その接続線に接続される複数の電子部品からなる電子部品群のうち、コネクタから直接接続される第１の電子部品が多層基板の表面及び裏面のいずれかに実装されるように構成する。これにより、それぞれの外部回路に対応して、多層基板の表面又は裏面に実装される少なくとも１つの電子部品を確保できる。従って、接続される外部回路が異なる場合に、その外部回路に対応して表面又は裏面に実装された第１の電子部品のみを変更することで対応することが可能になる。例えば、フィルタ処理の時定数を変更したり、増幅処理における増幅度などを変更することで、異なる特性を持つセンサの入力処理を、同一の電子部品内蔵型多層基板を用いて行うことができるようになる。この結果、同一の電子部品内蔵型多層基板を汎用的に使用できるようになる。
さらに、第１の電子部品に流れ込むノイズが、内蔵電子部品へ伝播することを抑制するシールドパターンを内層に設けているので、内蔵電子部品にノイズが伝わることを防止することができる。

請求項２に記載したように、電子部品群は、それぞれ、第１の電子部品と、当該第１の電子部品を介して、コネクタに間接的に接続される第２の電子部品を含み、第２の電子部品が、多層基板に内蔵されるように構成しても良い。外部回路が、特性の異なるものに変更された場合、その外部回路の変更に対応するためには、外部回路に直接接続される第１の電子部品を変更することが最も効果的である場合が多いためである。

請求項３に記載したように、導体層は、信号を伝達するための配線パターンが形成された配線層と、グランド電位を規定するためのグランド層とを有し、内蔵される第２の電子部品は、配線パターンとグランド層との間を接続するものであって、グランド層に配置されることが好ましい。配線層における配線パターンが高密度で設けられている場合には、その配線層に電子部品を配置することが困難である場合もある。このような場合に、電子部品の配置領域を確保しようとすると、その分だけ、基板面積が大きくなってしまう。また、配線層に電子部品を配置する場合であっても、グランド層に配置できる電子部品であればグランド層に配置することにより、配線層に配置できる電子部品の数を増やすことができたり、基板面積の拡大を防止したりすることができる。

請求項４に記載したように、グランド層におけるグランドパターンは、複数に分割されており、さらに、分割されたグランドパターン間を接続するコンデンサを内蔵することが好ましい。グランド層は、多層基板に形成されるすべての電子部品や回路に対してグランド電位を与えるものであり、通常、多層基板に唯１つのみ設けられる。このため、多層基板が、ノイズの発生源となりやすい大電流回路等を備えている場合には、大電流回路用のグランドパターンと、通常の信号処理回路用のグランドパターンとを分離して、信号処理回路にノイズが混入することを防止することが好ましい。上述した大電流回路により発生するノイズは、比較的、低周波の周波数成分を有しているので、グランド層のグランドパターンを分離してもグランド電位が不安定になりにくい。ただし、多層基板が、さらに高周波発振回路などを備えている場合、その高周波発振回路から発生する高周波ノイズに対しては、グランドパターンを分断しない方がグランド電位は安定する。そのため、請求項４に記載するように、グランド層を複数のグランドパターンに分割しつつ、その間をコンデンサで接続することにより、高周波ノイズに対しては、分割されたグランドパターンが電気的に導通されるので、高周波ノイズが発生した場合でも、グランド電位を安定化させることができる。

請求項５に記載したように、グランド層におけるグランドパターンは、スリットを有し、さらに、当該スリットの両側のグランドパターン間を接続するコンデンサを内蔵することが好ましい。多層基板が比較的低周波のクロック回路を有する場合、そのクロック回路用のグランドパターンから信号処理回路用のグランドパターンへのノイズの混入を防止するために、両グランドパターン間にスリットを設けることが好ましい。ただし、上述したように高周波ノイズに対しては、グランドパターンを分断しない方がグランド電位は安定するので、スリット両側のグランドパターンをコンデンサによって接続し、高周波ノイズに対しては、両グランドパターンが電気的に導通するようにする。

請求項６に記載したように、導体層は、さらに、電源電位が与えられる電源層を有し、電源層とグランド層とを接続するコンデンサをさらに内蔵することが好ましい。コンデンサを内蔵することにより、コンデンサから電源層及びグランド層までの距離を極力短くすることが可能となるので、コンデンサを用いて電源を安定化させる際に、低インピーダンス化を図ることができる。

請求項７に記載したように、グランド層に複数の電子部品を配置するとき、当該複数の電子部品の間に、前記グランド層におけるグランドパターンを配設することが好ましい。グランド層に複数の電子部品を配置して、ビアホールを介して１又は複数の配線層に接続するための穴部をまとめて形成すると、その穴部は電子部品の数に比例して大きくなる。この場合、グランドパターンに流れ込む電流の経路に対し穴部が障害となり、大きく迂回する場合が生じえる。このため、複数の電子部品をグランド層に配置するときには、グランドパターンに形成する穴部を連続した大きな穴部とするのではなく、各々の電子部品用の穴部が独立するように、複数の電子部品の間にグランドパターンを配設する。これにより、グランドパターンに流れ込む電流の経路を短くすることができる。

請求項８に記載したように、グランド層と電源層とは隣接して設けられ、グランド層と電源層にそれぞれ電子部品を配置するとき、グランド層においては、電源層に対向する面側に電子部品を配置し、電源層においては、グランド層に対向する面側に電子部品を配置するとともに、多層基板の積層方向において、グランド層に配置された電子部品と電源層に配置された電子部品との位置をずらすことが好ましい。これにより、グランド層と、電源層とにそれぞれ電子部品を配置しながら、基板の厚みが増加することを抑制することができる。

なお、請求項３〜請求項８に記載したグランド層に関する構成は、電源層にそのまま適用しても、上述した作用効果とほぼ同様の作用効果が見込めるものである。請求項９〜１４は、電源層に適用した場合の構成を記載しており、その説明は省略する。

請求項１５に記載したように、第１の電子部品は、所定の周波数帯の信号のみを通過させるフィルタ部品であって、シールドパターンは、フィルタ部品と、内蔵された第２の電子部品との間の層に設けられた、フィルタ部品から第２の電子部品への信号の混信を防止するためのものであることが好ましい。高密度実装を進めることにより、フィルタ部品の直下に、他の電子部品が内蔵されることが考えられる。フィルタ回路には、ノイズ成分を多く含むフィルタ処理前の信号が流れ込む。従って、フィルタ回路から、その直下の内蔵電子部品にノイズが流れ込む恐れが生じる。そのため、フィルタ回路と、その直下の内蔵電子部品との間にシールドパターンを設ける。これにより、フィルタ回路からノイズが伝わることを防止できる。

請求項１６に記載したように、フィルタ部品は、コモンモードチョークコイルであっても良い。多層基板において、外部回路と通信するための通信回路が構成される場合がある。この際、コモンモードノイズを減衰しつつ、ディファレンシャルモードで送信される通信信号を通過させるため、コモンモードチョークコイルが有効であるためである。

請求項１７に記載したように、導体層は、グランド電位を規定するためのグランド層を有し、シールドパターンは、グランド層に接続されることが好ましい。シールドパターンをグランド層に接続することにより、シールドパターンによるシールド効果をさらに高めることができる。

請求項１８に記載したように、電子部品群は、複数の外部回路と通信を行うための通信回路を含み、多層基板の表面及び裏面のいずれかに実装される第１の電子部品は、通信回路に接続される通信線の終端抵抗を含む終端回路を構成するものであっても良い。それぞれ通信回路を有する複数の外部回路を通信線によって接続する場合、その通信線の終端に終端抵抗を含む終端回路を設けることが一般的である。終端抵抗は、終端での信号の反射を防ぎ、結果として、通信線における信号の乱れを防ぐものである。このような終端抵抗を含む終端回路は、通信回路を有する外部回路のすべてに設けられるものではない。このため、必要に応じて、終端回路を設けたり、設けなかったりすることができるように、終端回路を構成するための第１の電子部品を多層基板の表面及び裏面のいずれかに実装することが好ましい。

請求項１９に記載したように、上述した電子部品内蔵型多層基板は、マザー基板に実装されるモジュール素子の内部構造として適用されても良い。マザー基板のサイズが大きい場合など、上述した電子部品内蔵型多層基板の構造を採用すると、歩留まりが低下してしまうなどの問題が発生することがある。そのため、マザー基板ではなく、そのマザー基板に実装されるモジュール素子の内部構造として適用することにより、マザー基板の小型化や歩留まりの低下の防止等を図ることができる。

請求項２０に記載したように、モジュール素子は、複数の外部回路と通信を行うための通信回路を構成するものであっても良い。通信回路をモジュール化して、マザー基板の回路構成から分離することにより、通信回路からの輻射ノイズの影響を低減することができる。さらに、マザー基板における他の回路から、通信回路へ及ぼす影響も低減できる。

なお、請求項２１に記載した電子部品内蔵型多層基板の作用・効果は、請求項１に記載した電子部品内蔵型多層基板の作用・効果と同様であるため、その説明を省略する。

（第１実施形態）
以下、本発明の第１実施の形態による電子部品内蔵型多層基板を図面に基づいて説明する。なお、図１１（ａ），（ｂ）に示した電子部品内蔵型多層基板と同じ構成については、同一の参照番号を付与することにより、詳しい説明を省略する。

図１（ａ）は、本実施形態による電子部品内蔵型多層基板２０ａにおける電子部品の接続例を示すブロック図であり、図１（ｂ）は、図１（ａ）に示す各電子部品を、多層基板２０ａの表面や裏面に実装したり、内層に内蔵したりした様子を示す模式図である。図１(ａ)，（ｂ）に示すように、本実施形態による電子部品内蔵型多層基板２０ａは、図１１（ａ），（ｂ）の電子部品内蔵型多層基板２０、基本的に同様の構成を備えている。

すなわち、多層基板２０ａは、ガラスエポキシ樹脂などの絶縁体と、導体層として銅箔をパターニングした配線パターン８ａ，８ｂ，８ｃとを交互に積層した積層体５を有する。なお、絶縁体として、熱硬化性樹脂以外に、熱可塑性樹脂やセラミックなどを採用しても良い。

多層基板２０ａの表面にはコネクタ４が設けられており、多層基板２０ａは、このコネクタ４を介して、複数の外部回路としての第１センサ１〜第３センサ３と接続されている。コネクタ４は、複数の端子ＰＩＮ１〜ＰＩＮ３を有しており、これらの端子ＰＩＮ１〜ＰＩＮ３の先端が、多層基板２０ａの表面に設けられたランドにそれぞれ接続される。それぞれのランドは、表層の配線パターン８ａや、内層や裏面の配線パターン８ｂ，８ｃに接続される。

ランドと内層又は裏面の配線パターン８ｂ，８ｃとを接続するため、及び配線パターン８ａ〜８ｃ同士を層間接続するためには、例えばレーザー等を用いてビアホールを形成し、そのビアホール内に銅めっき処理によって銅を析出すれば良い。これにより、所望の位置で異なる層に形成された配線パターン８ａ〜８ｃ同士を電気的に接続することができる。なお、層間接続は、めっきによらず、例えば導電性ペーストをビアホールに充填することによって行なっても良い。

多層基板２０ａの表面及び裏面には、それぞれレジスト膜６，７が設けられ、表面及び裏面に形成された配線パターン８ａ,８ｃの保護、絶縁が図られている。そして、多層基板２０ａの表面には、電子部品１０ａ，１０ｃ，１２ｃが実装され、裏面には、電子部品１１ａ，１１ｃ，１２ａが実装され、内層には電子部品１０ｂ，１１ｂ，１２ｂが内蔵されている。これらの電子部品も、図１１（ａ），(ｂ)に示す例と同様に、第１センサ１〜第３センサ３からの入力信号に対してフィルタ処理や、増幅処理、Ａ／Ｄ変換処理などを行うものである。もちろん、各センサ信号に基づいて、所定の演算処理を実行するマイコンであっても良い。

ただし、本実施形態による電子部品内蔵型多層基板２０ａは、図１１（ａ），（ｂ）に示した多層基板２０とは異なり、第１センサ１〜第３センサ３にそれぞれ接続される電子部品群１０ａ〜１０ｃ，１１ａ〜１１ｃ，１２ａ〜１２ｃの中の少なくとも１つの電子部品、より具体的には、コネクタ４の端子ＰＩＮ１〜ＰＩＮ３に直接接続された各々の電子部品１０ａ，１１ａ，１２ａが、多層基板２０ａの表面あるいは裏面に実装されるように、構成されている。これにより、それぞれの第１センサ１〜第３センサ３に対応して、多層基板２０ａの表面又は裏面に実装される少なくとも１つの電子部品１０ａ，１１ａ，１２ａを確保することができる。

従って、接続される第１センサ１〜第３センサ３の少なくとも１つが、特性の異なるものに変更された場合に、その変更された第１センサ１〜第３センサ３に対応する、表面又は裏面に実装された電子部品１０ａ，１１ａ，１２ａだけを容易に変更することができる。例えば、第１センサ１〜第３センサ３の少なくとも１つが、特性の異なるものに変更された場合に、それに対応するように、フィルタ回路における時定数を変更したり、増幅回路における増幅度を変更したりすることが容易になしえる。この結果、異なる特性を持つセンサの入力処理を、同一の電子部品内蔵型多層基板２０ａを用いて行うことができるようになるので、その電子部品内蔵型多層基板２０ａを汎用的に使用できるようになる。

なお、図１（ａ），（ｂ）に示す例では、原則として、コネクタ４の端子ＰＩＮ１〜ＰＩＮ３に直接接続された電子部品１０ａ，１１ａ，１２ａが、多層基板２０ａの表面又は裏面に実装されている。このような構成を採用した理由は、第１センサ１〜第３センサ３の少なくとも１つのセンサが、特性の異なるものに変更された場合、その変更に対応するためには、センサに対してコネクタ４を介して直接接続される電子部品１０ａ，１１ａ，１２ａを変更することが最も効果的である場合が多いためである。

（第２実施形態）
次に本発明の第２実施形態に係る電子部品内蔵型多層基板２０ｂについて、図２（ａ），（ｂ）に基づいて説明する。

図２（ａ）は、第２センサ２に対して、多層基板２０ｂに実装又は内蔵された複数の電子部品から形成される回路を示す回路図であり、図２（ｂ）は、図２（ａ）に示す各電子部品を、多層基板２０ｂに実装又は内蔵した様子を示す模式図である。

図２（ａ），（ｂ）に示すように、第２センサ２に接続される回路は、抵抗１３及びコンデンサ１４からなるフィルタ回路と、当該フィルタ回路によってフィルタリングされた信号に対してＡ／Ｄ変換や、その他の所定の入力処理を行うための入力処理回路１５とを有する。この入力処理回路１５は、マイコンを構成するＬＳＩ素子であっても良い。

フィルタ回路を形成するためのコンデンサ１４は、第２センサ２から入力処理回路１５までの信号線とグランド（ＧＮＤ）との間に接続される。そのため、多層基板２０ｂは、図２（ｂ）に示すように、導体層の１つとして、多層基板２０ｂに形成される各部品、回路に対してグランド電位を規定するためのグランド配線パターン９ａを有している。このグランド配線パターン９ａは、コネクタ４におけるグランド電位となる端子と接続されて、その電位がグランド電位に固定されている。

本実施形態では、信号線とグランドとの間に接続される電子部品（コンデンサ１４）がある場合、多層基板２０ｂに形成されたグランド配線パターン９ａに配置することを特徴とするものである。

ここで、コンデンサ１４は、信号線とグランドとの両方に接続されるものであるので、信号線となる信号配線パターン８ｃが形成された配線層と、グランド配線パターン９ａが形成されたグランド層のいずれにも配置することが可能である。

しかしながら、多層基板２０ｂに各種の電子部品を高密度に実装しつつ、多層基板２０ｂの小型化を図ろうとする場合、電子部品第１センサ１〜第３センサ３からの信号を伝達するための配線層における配線パターン８ａ〜８ｃが高密度に形成されることが多い。この場合、その配線層に電子部品を配置することが困難であったり、電子部品の配置領域を確保しようとすると、その分だけ、基板面積が大きくなってしまうことがある。また、配線層に電子部品を配置する場合であっても、グランド配線パターン９ａが形成されたグランド層に配置できる電子部品であれば、それをグランド層に配置することにより、配線層に配置できる電子部品の数を増やすことができたり、基板面積の拡大を防止したりすることができる。

（第３実施形態）
次に本発明の第３実施形態に係る電子部品内蔵型多層基板２０ｃについて、図３（ａ），（ｂ）及び図４(ａ)，(ｂ)に基づいて説明する。

図３（ａ）は、第２センサ２に対して、多層基板２０ｃに実装又は内蔵された複数の電子部品から形成される回路を示す回路図である。この図３（ａ）に示すように、本実施形態による電子部品内蔵型多層基板２０ｃでは、第２実施形態の電子部品内蔵型多層基板２０ｂに比較して、電源と信号線との間に接続されるプルアップ抵抗１６、及び入力処理回路１５の電源を安定化させる等の目的でバイパスコンデンサ１７が追加されている。

このような追加部品に関して、それらの部品を多層基板２０ｃに内蔵する好ましい形態について説明する。

まず、プルアップ抵抗１６に関しては、図３（ｂ）に示すように、電源配線パターン９ｂが形成された電源層に配置される。プルアップ抵抗１６は、信号線と電源との両方に接続されるものであるので、信号線となる信号配線パターン８ｃが形成された配線層と、電源配線パターン９ｂが形成された電源層のいずれにも配置することが可能である。しかし、コンデンサ１４をグランド層に配置したのと同様の理由から、プルアップ抵抗１６は、電源層に配置することが好ましい。

さらに、コンデンサ１４をグランド層に配置しつつ、プルアップ抵抗１６を電源層に配置する場合には、図３（ｂ）に示すように、まず、グランド配線パターン９ａと電源配線パターン９ｂとを、多層基板２０ｃの積層方向において隣接して設ける。次に、コンデンサ１４は、グランド層の電源層に対向する面側に配置し、抵抗１６は、電源層のグランド層に対応する面側に配置する。ただし、コンデンサ１４と抵抗１６とが、多層基板２０ｃの積層方向において重ならないように、グランド層に配置するコンデンサ１４と電源層に配置する抵抗１６との位置を多層基板２０ｃの平面方向にずらす。これにより、グランド層と、電源層とにそれぞれコンデンサ１４と抵抗１６を配置しながら、多層基板２０ｃの厚みが増加することを抑制することができる。

また、入力処理回路１５に接続されるバイパスコンデンサ１７に関しては、図４（ａ）に示すように、電源層を形成する電源配線パターン９ｂに配置する。そして、入力処理回路１５の電源端子に接続されるランドとバイパスコンデンサ１７の電源側とを層間接続し、入力処理回路のグランド端子に接続されるランドとバイパスコンデンサ１７のグランド側とを層間接続する。このバイパスコンデンサ１７のグランド側は、さらに、多層基板２０ｃのグランド配線パターン９ａに接続される。

例えば、バイパスコンデンサ１７を、図４（ｂ）に示すように、入力処理回路１５と同じ配線パターン８ｃに配置する場合、部品実装制約や信頼性確保などのために、入力処理回路１５とバイパスコンデンサ１７との間に所定のスペースを設ける必要がある。これにより、入力処理回路１５とバイパスコンデンサ１７との間の距離が長くなり、インピーダンスも増加してしまう。

それに対して、図４（ａ）に示すような構成を採用すれば、入力処理回路１５とバイパスコンデンサ１７との距離を極力短くすることができる。その結果、バイパスコンデンサ１７を低インピーダンスにて入力処理回路１５に接続することができる。

（第４実施形態）
次に本発明の第４実施形態に係る電子部品内蔵型多層基板２０ｄについて、図５に基づいて説明する。図５に示す多層基板２０ｄでは、第１センサ１に対して、多層基板２０ｂの表面にフィルタ回路２１を実装しつつ、そのフィルタ回路２１に接続される電子部品２２が多層基板２０ｄに内蔵され、さらに後続の電子部品２３が裏面に実装されている。

このような構成を採用した場合、フィルタ回路２１では、第１センサ１の出力信号から不要な周波数帯の信号成分が減衰され、所定の周波数帯の信号のみを通過させる。従って、フィルタ回路２１の後続の電子部品２２，２３は、フィルタ処理さらノイズ等が取り除かれたセンサ信号を得ることができる。

ただし、多層基板２０ｄにおいて、高密度実装を進めることにより、フィルタ回路２１の直下に、電子部品２２などの電子部品が内蔵される場合がある。フィルタ回路２１には、ノイズ成分を多く含むフィルタ処理前の信号が流れ込む。従って、フィルタ回路２１から、その直下の内蔵電子部品２２にノイズが流れ込む恐れが生じる。そのため、本実施形態では、フィルタ回路２１と、その直下の内蔵電子部品２２との間に、銅箔などの導電体からなるシールドパターン１８を設ける。これにより、フィルタ回路２１から、その直下の内蔵電子部品２２にノイズが伝わることを防止できる。

さらに、本実施形態においては、図５に示すように、シールドパターン１８が、グランド配線パターン９ａに接続されている。このため、シールドパターン１８にノイズが侵入しても、そのノイズは即座にグランド配線パターン９ａに逃がされるので、シールドパターン１８によるノイズのシールド効果をさらに高めることができる。

（第５実施形態）
次に本発明の第５実施形態に係る電子部品内蔵型多層基板２０ｅについて、図６に基づいて説明する。

本実施形態に係る電子部品内蔵型多層基板２０ｅには、外部回路として、通信回路を有する一又は複数の制御装置３０が接続される。そして、多層基板２０ｅでは、チョークコイル２４が表面に実装されつつ、トランシーバＩＣ２５が内蔵されている。このチョークコイル２４とトランシーバＩＣ２５とによって、多層基板２０ｅにおいて通信回路が形成される。なお、多層基板２０ｅには、さらに電子部品２６が裏面に実装されている。

チョークコイル２４は、他の通信回路とによって形成されるローカルエリアネットワーク内におけるコモンモードノイズを減衰しつつ、ディファレンシャルモードで送信される通信信号を通過させるものである。

トランシーバＩＣ２５は、チョークコイル２４を介して、コモンモードノイズが減衰された通信信号を受信するとともに、他の通信回路に向けて、ディファレンシャルモードにて通信信号を送信する。

ここで、チョークコイル２４は磁界を発生しやすい構造となっており、その周辺の部品に磁界の影響を与えやすい。例えば、多層基板２０ｅにおいて、その表面にチョークコイル２４を実装した場合には、チョークコイル２４から、図６において点線で示すように磁界が発生する。そのため、例えば図６に示すように、チョークコイル２４の直下など、回路的に直近に配置する必要があるトランシーバＩＣ２５は、チョークコイル２４からの磁界の影響を受けやすくなる。

このような場合にも、第４実施形態において説明したシールドパターン１８を設けることが有効である。このシールドパターン１８を、チョークコイル２４とトランシーバＩＣ２５との間に設けることにより、チョークコイル２４からトランシーバＩＣ２５へ作用する磁界を遮断することができる。

（第６実施形態）
次に本発明の第６実施形態に係る電子部品内蔵型多層基板について、図７に基づいて説明する。上述した第５実施形態のように、多層基板２０ｅに形成された通信回路が、他の制御装置３０の通信回路とともにローカルエリアネットワークを形成する場合、そのローカルエリアネットワーク内において、終端となる通信回路を定め、その通信回路に、終端抵抗を含む終端回路を設けることが一般的に行われる。図７には、コネクタ４とチョークコイル２４との間に、終端抵抗２７ａ、２７ｃとコンデンサ２７ｂとからなる終端回路２７が設けられた例が示されている。

終端抵抗２７ａ、２７ｃは、ローカルエリアネットワークの終端における信号の反射を防ぎ、結果として、ネットワーク内の信号の乱れを防ぐものである。このような終端抵抗２７ａ、２７ｃを含む終端回路２７は、すべての通信回路に設けられるものではない。このため、必要に応じて、終端回路２７を設けたり、設けなかったりすることができるように、終端回路２７を多層基板２０ｅの表面及び裏面のいずれかに実装する。

このようにすれば、終端回路２７を備える必要の有無に係らず、共通の多層基板２０ｅを用いて通信回路や制御装置３０を構成することが可能になる。

(第７実施形態)
次に本発明の第７実施形態に係る電子部品内蔵型多層基板について、図８に基づいて説明する。

第２実施形態から第５実施形態において説明したように、多層基板にグランド配線パターン９ａからなるグランド層を設ける場合、多層基板に形成される回路の種類に応じて、グランド配線パターン９ａの形態を適宜設定することが好ましい。

例えば、多層基板が、外部負荷を駆動するために大きな駆動電流を通電する必要があるパワー系回路（大電流回路）を備える場合、グランド層におけるグランド配線パターン９ａは、パワー系グランド９ａ１と、通常の信号処理回路のためのシグナル系グランド９ａ２とに分割する。このようにすれば、ノイズの発生源となりやすいパワー系回路から信号処理回路へと、グランド配線パターン９ａを介してノイズが混入することを防止することができる。

ここで、上述したパワー系回路により発生するノイズは、比較的、低周波の周波数成分を有している。このため、グランド層のグランド配線パターン９ａを、パワー系グランド９ａ１とシグナル系グランド９ａ２に分割しても、そのノイズによってグランド電位が不安定にはなりにくい。ただし、多層基板が、さらに高周波発振回路などを備えている場合、その高周波発振回路から発生する高周波ノイズに対しては、グランド配線パターン９ａを分断しない方がグランド電位は安定する。

そのため、多層基板が高周波発振回路など、高周波ノイズの発生源となる回路を有している場合には、分割したパワー系グランド９ａ１とシグナル系グランド９ａ２とをコンデンサ２８ａによって接続する。これにより、高周波ノイズに対しては、コンデンサ２８ａを介して、パワー系グランド９ａ１とシグナル系グランド９ａ２とが電気的に導通されるので、高周波ノイズが発生した場合でも、グランド電位を安定化させることができる。

また、多層基板が、比較的低周波のクロック回路を有する場合、そのクロック回路用のグランド配線パターンとなる低周波クロック回路用グランド９ａ３から信号処理回路用のシグナル系グランド９ａ２へのノイズの混入を防止するために、低周波クロック回路用グランド９ａ３とシグナル系グランド９ａ２との間にスリット２９を設けることが好ましい。さらに、図８に示すように、低周波クロック回路用グランド９ａ３とシグナル系グランド９ａ２との接続部に、インダクタンスとコンデンサとからなるフィルタを挿入して、低周波クロックによるノイズを減衰、反射することが好ましい。

ただし、上述したように高周波ノイズに対しては、グランド配線パターン９ａを分断しない方がグランド電位は安定するので、スリット両側の低周波クロック回路用グランド９ａ３とシグナル系グランド９ａ２とをコンデンサ２８ｂによって接続する。これにより、高周波ノイズに対しては、低周波クロック回路用グランド９ａ３とシグナル系グランド９ａ２とが電気的に導通するようにする。

さらに、第３実施形態において説明したように、多層基板にグランド配線パターン９ａからなるグランド層と、電源配線パターン９ｂからなる電源層を設ける場合には、電源層とグランド層とを接続するコンデンサ２８ｃを内蔵するようにしても良い。コンデンサ２８ｃを内蔵することにより、コンデンサ２８ｃから電源層及びグランド層までの距離を極力短くすることが可能となるので、コンデンサ２８ｃを用いて電源を安定化させる際に、低インピーダンス化を図ることができる。

なお、コンデンサ２８ｃは、図８に示すように、グランド配線パターン９ａに配置しても良いし、電源配線パターン９ｂに配置しても良い。

なお、グランド配線パターン９ａに複数の電子部品（コンデンサ、抵抗、ダイオードなど）を配置する場合には、図８において図示していないが、その複数の電子部品の間に、グランド層におけるグランド配線パターン９ａを配設することが好ましい。

つまり、グランド配線パターン９ａに配置した複数の電子部品を、ビアホールを介して配線層や電源層に接続するための、グランド配線パターン９ａにおける穴部をまとめて形成すると、その穴部は電子部品の数に比例して大きくなる。この場合、グランド配線パターン９ａに流れ込む電流の経路に対し穴部が障害となり、電流が大きく迂回しなければならない場合が生じえる。このため、複数の電子部品をグランド配線パターン９ａに配置するときには、グランド配線パターン９ａに形成する穴部を連続した大きな穴部とするのではなく、各々の電子部品用の穴部が独立するように、複数の電子部品の間にグランド配線パターン９ａを配設する。これにより、グランド配線パターン９ａに流れ込む電流の経路を短くすることができる。

(第８実施形態)
次に本発明の第８実施形態に係る電子部品内蔵型多層基板について、図９に基づいて説明する。

上述した第１実施形態から第７実施形態においては、電子部品内蔵型多層基板として、ＩＣやＬＳＩを含む各種の電子部品を実装したり内蔵したりするためのマザー基板に適用した例について説明した。しかしながら、図９に示すように、第１実施形態から第７実施形態において説明した多層基板の内部構造は、マザー基板に実装されるモジュール素子の内部構造として適用されても良い。

マザー基板のサイズが大きい場合などに、上述した各実施形態による多層基板の構造を採用すると、歩留まりが低下してしまうなどの問題が発生することがある。そのため、上述した各実施形態による多層基板の構造を、マザー基板ではなく、そのマザー基板に実装されるモジュール素子の内部構造として適用することにより、マザー基板の小型化や歩留まりの低下の防止等を図ることができる。

特に、第５及び第６実施形態のように、外部回路として、通信回路を有する制御装置３０と通信を行うための通信回路を形成する必要がある場合、その通信回路をモジュール化してモジュール素子を構成することが好ましい。これにより、通信回路を、マザー基板の回路構成から分離することが可能となる。その結果、マザー基板に形成された回路に対する、通信回路からの輻射ノイズの影響を低減することができる。さらに、マザー基板における他の回路から、通信回路へ及ぼす影響も低減できる。

（変形例）
以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態に何ら制限されることなく、本発明の趣旨を逸脱しない範囲において、種々変形して実施することができる。

例えば、図１０（ａ），（ｂ）に示すように、電子部品１１ｂがコネクタ４に直接接続されていたとしても、信号線から分岐して接続され、外部回路の変更に対応して、その電子部品１１ｂを変更する必要がない場合には、多層基板２０ｇの内部に内蔵しても良い。

また、上述した第７実施形態においては、多層基板に形成される回路の種類に応じた、グランド配線パターン９ａの好ましい形態について説明した。しかしながら、このような配線パターンは、グランド配線パターン９ａのみでなく、電源配線パターン９ｂに採用しても効果が見込める。従って、グランド配線パターン９ａに関して説明した種々の態様は、そのまま、電源配線パターン９ｂの態様として採用しても良い。

（ａ）は、第１実施形態による電子部品内蔵型多層基板２０ａにおける電子部品の接続例を示すブロック図であり、（ｂ）は、図１（ａ）に示す各電子部品を、多層基板２０ａの表面や裏面に実装したり、内層に内蔵したりした様子を示す模式図である。 （ａ）は、第２実施形態において、第２センサ２に対して、多層基板２０ｂに実装又は内蔵された複数の電子部品から形成される回路を示す回路図であり、（ｂ）は、図２（ａ）に示す各電子部品を、多層基板２０ｂに実装又は内蔵した様子を示す模式図である。 （ａ）は、第３実施形態において、第２センサ２に対して、多層基板２０ｃに実装又は内蔵された複数の電子部品から形成される回路を示す回路図であり、（ｂ）は、図３（ａ）に示す各電子部品を、多層基板２０ｃに実装又は内蔵した様子を示す模式図である。 (ａ)は、第３実施形態において、バイパスコンデンサ１７の配置構造を説明するための模式図であり、（ｂ）はその比較例を示す模式図である。 第４実施形態に係る電子部品内蔵型多層基板２０ｄの構造を概念的に示す模式図である。 第５実施形態に係る電子部品内蔵型多層基板２０ｅの構造を概念的に示す模式図である。 第６実施形態に係る電子部品内蔵型多層基板における回路構成を示すブロック図である。 第７実施形態に係る電子部品内蔵型多層基板における、グランド配線パターンの構成を説明するための説明図である。 第８実施形態に係る電子部品内蔵型多層基板２０ｆの構造を概念的に示す模式図である。 （ａ）は、変形例による電子部品内蔵型多層基板２０ｇにおける電子部品の接続例を示すブロック図であり、（ｂ）は、図１０（ａ）に示す各電子部品を、多層基板２０ｇの裏面に実装したり、内層に内蔵したりした様子を示す模式図である。 （ａ）は、本発明の課題を説明するための、電子部品内蔵型多層基板２０における電子部品の接続例を示すブロック図であり、（ｂ）は、図１１（ａ）に示す各電子部品を、多層基板２０の表面や裏面に実装したり、内層に内蔵したりした様子を示す模式図である。

符号の説明

１〜３ 第１〜第３センサ
４ コネクタ
８ａ〜８ｃ 信号配線パターン
９ａ グランド配線パターン
９ｂ 電源配線パターン
１０ａ〜１０ｃ，１１ａ〜１１ｃ，１２ａ〜１２ｃ 電子部品
２０ａ〜２０ｇ 電子部品内蔵型多層基板

Claims (21)

1. 導体層と絶縁層とが交互に積層され、内部に電子部品が内蔵される電子部品内蔵型多層基板において、
   外部回路と接続するためのコネクタを有し、当該コネクタは、複数の外部回路とそれぞれ接続するための複数の接続線を備え、
   前記複数の接続線の各々に関して、複数の電子部品からなる電子部品群が電気的に接続されるとともに、前記電子部品群のそれぞれにおいて、前記コネクタから直接接続される第１の電子部品が、前記多層基板の表面及び裏面のいずれかに実装され、前記第１の電子部品に流れ込むノイズが、内蔵電子部品へ伝播することを抑制するシールドパターンが、内層に設けられることを特徴とする電子部品内蔵型多層基板。
2. 前記電子部品群は、それぞれ、前記第１の電子部品と、当該第１の電子部品を介して、前記コネクタに間接的に接続される第２の電子部品を含み、前記第２の電子部品が、前記多層基板に内蔵されることを特徴とする請求項１に記載の電子部品内蔵型多層基板。
3. 前記導体層は、信号を伝達するための配線パターンが形成された配線層と、グランド電位を規定するためのグランド層とを有し、
   内蔵される前記第２の電子部品は、前記配線パターンとグランド層との間を接続するものであって、前記グランド層に配置されることを特徴とする請求項２に記載の電子部品内蔵型多層基板。
4. 前記グランド層におけるグランドパターンは、複数に分割されており、さらに、分割されたグランドパターン間を接続するコンデンサを内蔵することを特徴とする請求項３に記載の電子部品内蔵型多層基板。
5. 前記グランド層におけるグランドパターンは、スリットを有し、さらに、当該スリットの両側のグランドパターン間を接続するコンデンサを内蔵することを特徴とする請求項３に記載の電子部品内蔵型多層基板。
6. 前記導体層は、さらに、電源電位が与えられる電源層を有し、
   前記電源層と前記グランド層とを接続するコンデンサをさらに内蔵することを特徴とする請求項３に記載の電子部品内蔵型多層基板。
7. 前記グランド層に複数の電子部品を配置するとき、当該複数の電子部品の間に、前記グランド層におけるグランドパターンを配設することを特徴とする請求項３乃至請求項６のいずれかに記載の電子部品内蔵型多層基板。
8. 前記グランド層と前記電源層とは隣接して設けられ、
   前記グランド層と前記電源層にそれぞれ電子部品を配置するとき、前記グランド層においては、前記電源層に対向する面側に電子部品を配置し、前記電源層においては、前記グランド層に対向する面側に電子部品を配置するとともに、前記多層基板の積層方向において、前記グランド層に配置された電子部品と前記電源層に配置された電子部品との位置がずれていることを特徴とする請求項３乃至請求項６のいずれかに記載の電子部品内蔵型多層基板。
9. 前記導体層は、信号を伝達するための配線パターンが形成された配線層と、電源電位が与えられる電源層とを有し、
   内蔵される前記第２の電子部品は、前記配線パターンと電源層との間を接続するものであって、前記電源層に配置されることを特徴とする請求項２に記載の電子部品内蔵型多層基板。
10. 前記電源層における電源導体パターンは、複数に分割されており、さらに、分割された電源導体パターン間を接続するコンデンサを内蔵することを特徴とする請求項９に記載の電子部品内蔵型多層基板。
11. 前記電源層における電源導体パターンは、スリットを有し、さらに、当該スリットの両側の電源導体パターン間を接続するコンデンサを内蔵することを特徴とする請求項９に記載の電子部品内蔵型多層基板。
12. 前記導体層は、さらに、グランド電位を規定するためのグランド層を有し、
    前記電源層と前記グランド層とを接続するコンデンサをさらに内蔵することを特徴とする請求項９に記載の電子部品内蔵型多層基板。
13. 前記電源層に複数の電子部品を配置したとき、当該複数の電子部品の間に、前記電源層における電源導体パターンを配設することを特徴とする請求項９乃至請求項１２のいずれかに記載の電子部品内蔵型多層基板。
14. 前記電源層と前記グランド層とは隣接して設けられ、
    前記電源層と前記グランド層にそれぞれ電子部品を配置するとき、前記電源層においては、前記グランド層に対向する面側に電子部品を配置し、前記グランド層においては、前記電源層に対向する面側に電子部品を配置するとともに、前記多層基板の積層方向において、前記電源層に配置された電子部品と前記グランド層に配置された電子部品との位置がずれていることを特徴とする請求項９乃至請求項１２のいずれかに記載の電子部品内蔵型多層基板。
15. 前記第１の電子部品は、所定の周波数帯の信号のみを通過させるフィルタ部品であって、
    前記シールドパターンは、前記フィルタ部品と、内蔵された前記第２の電子部品との間の層に設けられた、フィルタ部品から第２の電子部品への信号の混信を防止するためのものであることを特徴とする請求項２に記載の電子部品内蔵型多層基板。
16. 前記フィルタ部品は、コモンモードチョークコイルであることを特徴とする請求項１５に記載の電子部品内蔵型多層基板。
17. 前記導体層は、グランド電位を規定するためのグランド層を有し、
    前記シールドパターンは、前記グランド層に接続されることを特徴とする請求項１５又は請求項１６に記載の電子部品内蔵型多層基板。
18. 前記電子部品群は、複数の外部回路と通信を行うための通信回路を含み、
    前記多層基板の表面及び裏面のいずれかに実装される前記第１の電子部品は、前記通信回路に接続される通信線の終端抵抗を含む終端回路を構成するものであることを特徴とする請求項１又は請求項２に記載の電子部品内蔵型多層基板。
19. マザー基板に実装されるモジュール素子の内部構造として適用されることを特徴とする請求項１乃至請求項１８のいずれかに記載の電子部品内蔵型多層基板。
20. 前記モジュール素子は、複数の外部回路と通信を行うための通信回路を構成するものであることを特徴とする請求項１９に記載の電子部品内蔵型多層基板。
21. 導体層と絶縁層とが交互に積層され、内部に電子部品が内蔵される電子部品内蔵型多層基板において、
    外部回路と接続するためのコネクタを有し、当該コネクタは、少なくとも第１、第２の外部回路のそれぞれに接続するための第１、第２の接続線を備え、
    前記第１、第２の接続線の各々に対し、前記第１、第２の外部回路から入力される信号を処理するものであって、それぞれが少なくとも第１、第２の電子部品を備える第１、第２の電子部品群が電気的に接続されるものであって、
    さらに、前記第１、第２の電子部品群のそれぞれにおいて、前記第１の電子部品はそれぞれ前記コネクタの前記第１、第２の接続線に直接接続されるものであって、当該第１の電子部品は前記多層基板の表面及び裏面のいずれかに実装され、かつ前記第２の電子部品は前記多層基板の内層に配置され、前記第１の電子部品に流れ込むノイズが、前記第２の電子部品へ伝播することを抑制するシールドパターンが、内層に設けられたことを特徴とする電子部品内蔵型多層基板。

Images