JPH05327271A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH05327271A JPH05327271A JP12515592A JP12515592A JPH05327271A JP H05327271 A JPH05327271 A JP H05327271A JP 12515592 A JP12515592 A JP 12515592A JP 12515592 A JP12515592 A JP 12515592A JP H05327271 A JPH05327271 A JP H05327271A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- ring
- layer
- shaped film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】本発明は多層配線基板に関し、ノイズによる回
路や周囲への悪影響を低減させることを目的とする。 【構成】絶縁層1を介して複数層の導体層2を積層して
形成される多層配線基板であって、前記絶縁層1を貫通
する層間接続導体部3は、任意の層において強磁性材料
により形成されたリング状膜4により包囲されているよ
うに構成する。
路や周囲への悪影響を低減させることを目的とする。 【構成】絶縁層1を介して複数層の導体層2を積層して
形成される多層配線基板であって、前記絶縁層1を貫通
する層間接続導体部3は、任意の層において強磁性材料
により形成されたリング状膜4により包囲されているよ
うに構成する。
Description
【0001】
【産業上の利用分野】本発明は、多層配線基板に関する
ものである。
ものである。
【0002】
【従来の技術】従来、電子機器のノイズ対策としては、
インダクタンスやキャパシタンスの組み合わせによるフ
ィルタを回路上に設けて、信号波形に重畳したノイズ成
分を除去、整形することが行われている。また、電子機
器から出る有害電波としての放射ノイズに対しては、導
電体で囲うことによるシールド等が行われてきた。
インダクタンスやキャパシタンスの組み合わせによるフ
ィルタを回路上に設けて、信号波形に重畳したノイズ成
分を除去、整形することが行われている。また、電子機
器から出る有害電波としての放射ノイズに対しては、導
電体で囲うことによるシールド等が行われてきた。
【0003】さらに、最近では電子機器間の入出力部分
の結線をフェライト・コア等のインダクタンス部品に貫
通させ、放射ノイズを抑制することも行われている。
の結線をフェライト・コア等のインダクタンス部品に貫
通させ、放射ノイズを抑制することも行われている。
【0004】
【発明が解決しようとする課題】一方、近年、半導体素
子の高速動作に伴って、電子機器から放射される電磁波
ノイズの周波数帯域が高くなり、ノイズ伝搬による悪影
響が顕著になりつつある。
子の高速動作に伴って、電子機器から放射される電磁波
ノイズの周波数帯域が高くなり、ノイズ伝搬による悪影
響が顕著になりつつある。
【0005】また、配線基板内の回路は、高密度化し、
配線間のクロストーク等の干渉によるノイズが、電子機
器の誤動作を引き起こす等の障害にも至ることがあり、
一般に配線基板には、ノイズ対策が必要となる箇所に本
来の機能上は不要なノイズ対策用の部品を搭載すること
を余儀なくされている。
配線間のクロストーク等の干渉によるノイズが、電子機
器の誤動作を引き起こす等の障害にも至ることがあり、
一般に配線基板には、ノイズ対策が必要となる箇所に本
来の機能上は不要なノイズ対策用の部品を搭載すること
を余儀なくされている。
【0006】さらに、このノイズ対策用部品は、回路上
の入出力部分にしか設けることはできず、配線基板内の
ノイズ低減に対する効果が一般に薄いという欠点を有す
るものであった。
の入出力部分にしか設けることはできず、配線基板内の
ノイズ低減に対する効果が一般に薄いという欠点を有す
るものであった。
【0007】本発明は、以上の問題点を解決すべくなさ
れたものであって、配線基板の層間にノイズ対策の手段
を埋め込むことで、ノイズによる回路や周囲への悪影響
を低減させることのできる多層配線基板を提供すること
を目的とする。
れたものであって、配線基板の層間にノイズ対策の手段
を埋め込むことで、ノイズによる回路や周囲への悪影響
を低減させることのできる多層配線基板を提供すること
を目的とする。
【0008】
【課題を解決するための手段】本発明によれば上記目的
は、図1に示すように、絶縁層1を介して複数層の導体
層2を積層して形成される多層配線基板であって、前記
絶縁層1を貫通する層間接続導体部3は、任意の層にお
いて強磁性材料により形成されたリング状膜4により包
囲されている多層配線基板を提供することにより達成さ
れる。
は、図1に示すように、絶縁層1を介して複数層の導体
層2を積層して形成される多層配線基板であって、前記
絶縁層1を貫通する層間接続導体部3は、任意の層にお
いて強磁性材料により形成されたリング状膜4により包
囲されている多層配線基板を提供することにより達成さ
れる。
【0009】
【作用】本発明において、絶縁層1を貫通する層間接続
導体部3の周囲には、リング状膜4が形成される。リン
グ状膜4は、強磁性材料に形成されており、信号が流れ
る層間接続導体部3の回路に対するインダクタンスとな
り、高調波ノイズに対して抵抗性となることから、ノイ
ズ低減効果が発揮される。
導体部3の周囲には、リング状膜4が形成される。リン
グ状膜4は、強磁性材料に形成されており、信号が流れ
る層間接続導体部3の回路に対するインダクタンスとな
り、高調波ノイズに対して抵抗性となることから、ノイ
ズ低減効果が発揮される。
【0010】また、リング状膜4は、矩形波の立上がり
と立下がりにオーバーシュートやアンダーシュートがあ
る場合、その高調波成分を低減し、波形を整形する作用
も発揮する。
と立下がりにオーバーシュートやアンダーシュートがあ
る場合、その高調波成分を低減し、波形を整形する作用
も発揮する。
【0011】さらに、信号の高調波成分の低減により、
放射される電磁波ノイズの高周波領域の強度も低減す
る。
放射される電磁波ノイズの高周波領域の強度も低減す
る。
【0012】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図1に本発明による多層配線
基板の断面図を示す。多層配線基板は、絶縁層1を介し
て複数層の導体層2を積層して形成される。この実施例
において、絶縁体としてセラミックス材料が使用され、
導体層2には、複数の信号層6、6・・と、接地層、お
よび電源層からなる定電位層5がパターン形成される。
また、積層される導体層2間を接続するために、絶縁体
には、ヴィアホールが貫通状に穿孔され、該ヴィアホー
ル内に導体金属を充填することによりヴィア(層間接続
導体部3)が形成される。なお、層間接続導体部3とし
ては、層間接続ヴィアではなく、スルーホールであって
もよい。
基づいて詳細に説明する。図1に本発明による多層配線
基板の断面図を示す。多層配線基板は、絶縁層1を介し
て複数層の導体層2を積層して形成される。この実施例
において、絶縁体としてセラミックス材料が使用され、
導体層2には、複数の信号層6、6・・と、接地層、お
よび電源層からなる定電位層5がパターン形成される。
また、積層される導体層2間を接続するために、絶縁体
には、ヴィアホールが貫通状に穿孔され、該ヴィアホー
ル内に導体金属を充填することによりヴィア(層間接続
導体部3)が形成される。なお、層間接続導体部3とし
ては、層間接続ヴィアではなく、スルーホールであって
もよい。
【0013】また、導体層2には、同一導体層2上の配
線パターン、あるいは接地パターン等に接続されないリ
ング状膜4が形成され、ヴィア3を包囲している。リン
グ状膜4の材料、膜厚、径方向寸法等は、配線基板の設
計において望まれる回路伝送特性を踏まえ、所望のノイ
ズ低減効果が発揮されるように決定され、この実施例に
おいて、リング状膜4は、Cu−Zn系フェライトが使
用されており、パターン導体とは別に、選択的にスクリ
ーン印刷した後、1000℃程度で同時焼成して得られ
る。リング状膜4の材料としては、体積抵抗率が高く、
合金の磁性材料に比して渦電流損が無いために高周波特
性の高いフェライトを使用することが望ましい。
線パターン、あるいは接地パターン等に接続されないリ
ング状膜4が形成され、ヴィア3を包囲している。リン
グ状膜4の材料、膜厚、径方向寸法等は、配線基板の設
計において望まれる回路伝送特性を踏まえ、所望のノイ
ズ低減効果が発揮されるように決定され、この実施例に
おいて、リング状膜4は、Cu−Zn系フェライトが使
用されており、パターン導体とは別に、選択的にスクリ
ーン印刷した後、1000℃程度で同時焼成して得られ
る。リング状膜4の材料としては、体積抵抗率が高く、
合金の磁性材料に比して渦電流損が無いために高周波特
性の高いフェライトを使用することが望ましい。
【0014】また、リング状膜4の膜厚と寸法は、イン
ピーダンス値に影響し、仕様上での回路周波数帯域の上
限からのインピーダンスが大きくなるように選択するこ
とにより、例えば500MHz越えで減衰レベルが増加
するように設計することが可能である。
ピーダンス値に影響し、仕様上での回路周波数帯域の上
限からのインピーダンスが大きくなるように選択するこ
とにより、例えば500MHz越えで減衰レベルが増加
するように設計することが可能である。
【0015】さらに、上記リング状膜4を、配線基板に
含まれる特定のヴィア3にのみ形成し、ノイズの発生が
多いヴィア3に選択的にノイズ対策を施すことが可能で
あり、また、対策したいヴィア3への効果を制御するた
めに、2つの層にリング状膜4を設け、減衰特性を変え
ることも可能である。
含まれる特定のヴィア3にのみ形成し、ノイズの発生が
多いヴィア3に選択的にノイズ対策を施すことが可能で
あり、また、対策したいヴィア3への効果を制御するた
めに、2つの層にリング状膜4を設け、減衰特性を変え
ることも可能である。
【0016】この場合、2つのリング状膜4と、配線基
板内に想定される浮遊容量との結合により、回路上のイ
ンピーダンス変化に影響されにくい減衰特性を期待する
ことができ、フェライトの組成を替えて磁化特性を選択
することも可能である。
板内に想定される浮遊容量との結合により、回路上のイ
ンピーダンス変化に影響されにくい減衰特性を期待する
ことができ、フェライトの組成を替えて磁化特性を選択
することも可能である。
【0017】その他、配線基板内部のノイズが問題にな
らず、搭載部品や外部との入出力部で対策すれば十分な
場合には、配線基板の表面、あるいは表面近傍の層にリ
ング状膜4を形成したり、磁気の影響を考慮して、定電
位層5か信号層6かにリング状膜4を設けることも可能
である。
らず、搭載部品や外部との入出力部で対策すれば十分な
場合には、配線基板の表面、あるいは表面近傍の層にリ
ング状膜4を形成したり、磁気の影響を考慮して、定電
位層5か信号層6かにリング状膜4を設けることも可能
である。
【0018】
【発明の効果】以上の説明から明らかなように、本発明
によれば、従来、部品として搭載していたノイズ対策部
品が削減でき、コストの低減を図ることができる上に、
配線基板ユニットの高密度化を図ることができる。
によれば、従来、部品として搭載していたノイズ対策部
品が削減でき、コストの低減を図ることができる上に、
配線基板ユニットの高密度化を図ることができる。
【0019】また、部品として付加するのに比して、飛
躍的に多くの箇所にノイズ対策を施すことができる。さ
らに、配線基板内部のノイズ低減に有効に機能し、トラ
ブルの波及を最低限に留めることができる。
躍的に多くの箇所にノイズ対策を施すことができる。さ
らに、配線基板内部のノイズ低減に有効に機能し、トラ
ブルの波及を最低限に留めることができる。
【0020】その上、膜状の強磁性体は、従来のノイズ
対策部品に比して、より高周波領域での特性が良好なた
めに、高速な信号伝送に対して有効にノイズ対策をする
ことができる。
対策部品に比して、より高周波領域での特性が良好なた
めに、高速な信号伝送に対して有効にノイズ対策をする
ことができる。
【図1】本発明の実施例を示す断面図である。
【図2】リング状膜を示す図である。
1 絶縁層 2 導体層 3 層間接続導体部 4 リング状膜 5 定電位層
Claims (8)
- 【請求項1】絶縁層(1)を介して複数層の導体層(2、
2・・)を積層して形成される多層配線基板であって、 前記絶縁層(1)を貫通する層間接続導体部(3)は、任意
の層において強磁性材料により形成されたリング状膜
(4)により包囲されている多層配線基板。 - 【請求項2】前記リング状膜(4)は、層間接続導体部
(3)の端末に近接する層に設けられる請求項1記載の多
層配線基板。 - 【請求項3】前記リング状膜(4)は、電位の過渡的な変
化がある信号層に設けられる請求項1、または2記載の
多層配線基板。 - 【請求項4】前記リング状膜(4)は、定電位層(5)に設
けられる請求項1、または2記載の多層配線基板。 - 【請求項5】1の層間接続導体部(3)に対して多層のリ
ング状膜(4、4・・)が設けられる請求項1、2、3、
または4記載の多層配線基板。 - 【請求項6】前記リング状膜(4)は、特定の層間接続導
体部(3)を包囲するように選択的に形成される請求項
1、2、3、4、または5記載の多層配線基板。 - 【請求項7】前記リング状膜(4)の材料は、包囲する層
間接続導体部(3)により異なる請求項1、2、3、4、
5、または6記載の多層配線基板。 - 【請求項8】前記リング状膜(4)は、フェライトにより
形成される請求項1、2、3、4、5、または6記載の
多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12515592A JPH05327271A (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12515592A JPH05327271A (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05327271A true JPH05327271A (ja) | 1993-12-10 |
Family
ID=14903241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12515592A Withdrawn JPH05327271A (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05327271A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220849A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | 多層プリント基板 |
JP2008164427A (ja) * | 2006-12-28 | 2008-07-17 | Micronics Japan Co Ltd | プローブユニット基板 |
JP2015191938A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 多層セラミック回路基板 |
-
1992
- 1992-05-18 JP JP12515592A patent/JPH05327271A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220849A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | 多層プリント基板 |
JP2008164427A (ja) * | 2006-12-28 | 2008-07-17 | Micronics Japan Co Ltd | プローブユニット基板 |
JP2015191938A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 多層セラミック回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5978231A (en) | Printed wiring board with integrated coil inductor | |
JP3058121B2 (ja) | プリント基板 | |
US5491301A (en) | Shielding method and circuit board employing the same | |
US5561265A (en) | Integrated circuit packaging | |
US5428506A (en) | Circuit board EMI suppressor including a lossy dielectric layer | |
JP5034453B2 (ja) | 電子部品内蔵型多層基板 | |
JP3255151B2 (ja) | 多層プリント回路基板 | |
JP6478001B2 (ja) | 電子部品 | |
US6603668B2 (en) | Interlayer structure with multiple insulative layers with different frequency characteristics | |
KR100790420B1 (ko) | 전자파 차폐 케이블 | |
US9219299B2 (en) | Resonator, multilayer board and electronic device | |
KR101227750B1 (ko) | 반도체 ic 내장 모듈 | |
JPH05191056A (ja) | プリント配線基板 | |
JP4494714B2 (ja) | プリント配線板 | |
JPH05327271A (ja) | 多層配線基板 | |
JPH04261097A (ja) | 多層プリント基板 | |
JP2010010550A (ja) | 電子部品の実装構造 | |
JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
JPH09252191A (ja) | 回路基板装置 | |
JPH05190609A (ja) | Tab用テープキャリア | |
JP2001077539A (ja) | プリント多層基板 | |
JP2021132074A (ja) | コイル部品及びこれを備える回路基板 | |
JP2003304043A (ja) | 回路基板およびそれを用いた電子回路装置 | |
JP2006278718A (ja) | 多層プリント配線板 | |
JP2005294777A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |