JP5882001B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP5882001B2
JP5882001B2 JP2011204939A JP2011204939A JP5882001B2 JP 5882001 B2 JP5882001 B2 JP 5882001B2 JP 2011204939 A JP2011204939 A JP 2011204939A JP 2011204939 A JP2011204939 A JP 2011204939A JP 5882001 B2 JP5882001 B2 JP 5882001B2
Authority
JP
Japan
Prior art keywords
land
connector
layer
bypass capacitor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011204939A
Other languages
English (en)
Other versions
JP2013065800A (ja
Inventor
厚雄 浦澤
厚雄 浦澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Corp
Original Assignee
Bosch Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Corp filed Critical Bosch Corp
Priority to JP2011204939A priority Critical patent/JP5882001B2/ja
Publication of JP2013065800A publication Critical patent/JP2013065800A/ja
Application granted granted Critical
Publication of JP5882001B2 publication Critical patent/JP5882001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はプリント配線板に関し、特に、コネクタからのノイズを低減するためのバイパスパスコンデンサを備えた多層プリント配線板に関する。
近年、高度な制御が必要となる自動車や電子機器等には多数の電子制御ユニット(ECU)が設置されている。電子制御ユニット(ECU)の内部には、プリント配線板が配置されており、各プリント配線板には、ECU内外の他の配線板との信号の入出力のためにコネクタが設置されている。コネクタ間は、ワイヤハーネスにより接続される。
ところで、ECUの周囲には様々なノイズ源があり、これらのノイズが、ワイヤハーネスからコネクタを介してプリント配線板内の電子回路に流入する。このようなノイズはプリント配線板上の電子回路の誤動作の原因となるため、コネクタの近傍にノイズ吸収用素子を配置して、ノイズレベルを低減することが一般的である。
ノイズ吸収用素子には、コンデンサ、コイル、フェライトビーズ等の種々の素子があるが、主にコストの観点からコンデンサが利用されることが多い。このような目的でコネクタからの入力信号線とグランド(接地)との間に設けられたコンデンサをバイパスコンデンサという。
特開2005−149778号公報
ところで、コネクタとバイパスコンデンサとの間は、プリントパターンによる配線があるため、この配線に起因するインダクタンスが存在する。このインダクタンスによって周波数が高くなるほどリアクタンスが大きくなる。配線によるインダクタンスとバイパスコンデンサは直列に接続されているため、高周波成分を含むノイズに対してはバイパスコンデンサによって十分なノイズ除去を行うことが難しいという問題があった。
この問題の対策として、コネクタとバイパスコンデンサとの間の配線を短くしてインダクタンスを小さくする方法がある。しかし、コネクタやバイパスコンデンサの設置には相応のスペースが必要となるため、短配線化には限界があった。他の方法として、特許文献1に記載の発明のように、コネクタを設置した背面にバイパスコンデンサを形成する方法があるが、十分なノイズ低減効果を得るためには比較的広い面積を使ってキャパシタンスの大きなコンデンサを形成する必要があり、コンデンサが形成された面では電子回路の配線に利用できる面積が少なくなってしまうという問題があった。このような背景に鑑み、EMC(Electromagnetic Compatibility)特性の高い多層プリント配線板が求められていた。
上述した課題は、コネクタと、前記コネクタと接続されたバイパスコンデンサと、前記コネクタが接続された第1のランドと、第1のランドとは異なる層に、第1のランドと対向する位置に配置され、かつ接地された第2のランドと、を備えた多層プリント配線板等により解決することができる。なお、本願において「多層プリント配線板」とは、2層以上のプリント配線板を意味し、絶縁体の層の両面にプリントパターンを形成した両面プリント基板を含む。
多層プリント配線板は、プリントパターンで配線を形成された各層の間に、ガラスエポキシやテフロンなどの絶縁体の層を設けることにより、各層間を電気的に分離した構造をもつ。この構造を利用して、各層に設けられたランドと層間の絶縁体とでバイパスコンデンサを形成することにより、コネクタとバイパスコンデンサを直結する構造にすることができ、コネクタ・バイパスコンデンサ間のインダクタンスを大幅に小さくすることができる。また、コネクタを接続するためのランドがバイパスコンデンサの一方の電極を兼ねるため、必要な面積も小さくすることができる。
また、上述した構成に加え、第2のランドとは異なる積層方向に積層された層に、第1のランドと対向する位置に配置され、かつ接地された第3のランドを設けることが望ましい。すなわち、接地された第2のランドと第3のランドとで、コネクタの端子が接続されている第1のランドを挟む構造とすることにより、第1のランドと第2のランドとで形成される第1のバイパスコンデンサと、第1のランドと第3のランドとで構成される第2のバイパスコンデンサの2つのバイパスコンデンサを並列接続することができ、より大きなキャパシタンスを得ることができる。
この際、第1のランドと第2のランドとが対向する面積と、第1のランドと第3のランドとが対向する面積とが異なるようにすることが望ましい。配線によるインダクタンスとバイパスコンデンサのキャパシタンスは共振回路を形成する。ランドにより形成されたバイパスコンデンサのキャパシタンスの大きさはランドの面積に比例する。したがって、第1のバイパスコンデンサと第2のバイパスコンデンサとで対向する部分の面積を変えることにより、異なる複数の共振点を持たせることができる。これにより、プリント配線板に流入するノイズ成分のうち、異なる複数の周波数成分のノイズの低減効果を特に高めることが可能となる。
また、第1のランドと第2のランドとが対向する面積と、第1のランドと第3のランドとが対向する面積とが異なるようにすることに代えて(または面積を異なるようにするとともに)、第1のランドと第2のランドとの間に配置された第1の絶縁体層の厚さと、第1のランドと第3のランドとの間に配置された第2の絶縁体層の厚さとが異なるものとしてもよい。さらに、第1の絶縁体層と第2の絶縁体層とに異なる誘電率の絶縁材料(プリプレグ)を使用しても、同様の効果を得ることができる。
本発明により、EMC特性の高い多層プリント配線板を提供することができる。
本発明の一実施形態である多層プリント配線板の斜視図である。 本発明の一実施形態である多層プリント配線板の上層の配線図(a)および下層の配線図(b)である。 本発明の一実施形態の等価回路図である。 本発明の一実施形態である多層プリント配線板のEMC特性を示す図である。 本発明の他の実施形態である多層プリント配線板の配線図((a)が上層、(b)が中間層、(c)が下層)である。 本発明の他の実施形態の等価回路図である。
図1に本発明の一実施形態であるプリント配線板1の斜視図である。プリント配線板1は両面基板で、絶縁体の基体3の上下のそれぞれに配線層2、4が形成されている。各配線層2、4には銅箔によるプリント配線により電子回路が形成されている。また、上層2にはコネクタ5が配置されている。
図2(a)および(b)に、それぞれコネクタ5近傍の上層2および下層4の配線図を示す。上層2には、コネクタ5の各端子を挿入するためのスルーホール20とランド21が形成され、コネクタ5の端子とランド21とは接続されている。ランド21は隣接するランド22と短絡しないように配慮しつつ、かつ、できるだけ大きな面積をとるために矩形状の形状となっている。また、コネクタから流入するノイズを低減するためのバイパスコンデンサ24が取り付けられており、コネクタの端子とバイパスコンデンサ24の間はプリントパターンによる配線23で接続されている。
下層4には、コネクタ5の端子を挿入するためのスルーホール40および端子をはんだ付けするためのランド42が形成されている。ランド42の周囲は、接地されたランド41が形成されている。ランド41とランド42とは絶縁されている。なお、図2(b)において破線で示したランド41は概念上のランドであり、周囲のグランド配線と独立したランドではなく、ベタ配線のグランド配線の一部である。本願では、このような配線も「ランド」と称する。
なお、本実施態様のプリント配線板1では、バイパスコンデンサが上層2に取り付けられているが、下層4に配置するように設計することも可能である。また、コネクタ5とバイパスコンデンサ24と接続する配線は、バイパスコンデンサ24と同じ層に配置する必要はなく、別の層に設けてもよい。
図3にコネクタ5の端子近傍の等価回路図を示す。コネクタの端子50は、配線23を介してバイパスコンデンサ24に接続されている。配線23にはインダクタンスが存在するため、インダクタンス23とバイパスコンデンサ24は直列接続されていることになる。また、上層2のランド21は、絶縁体の基体3を挟んで対向する下層4のランド41とともにバイパスコンデンサ51を形成する。このランドによるバイパスコンデンサ51は配線によるインダクタンス23と並列接続されている。
図3の等価回路から明らかなように、バイパスコンデンサ24、51とインダクタンス23は共振回路を形成する。そして、バイパスコンデンサ24、51のキャパシタンスとインダクタンス23とにより共振点(共振周波数)が決定することができる。このうち、ランドにより形成されたバイパスコンデンサ51のキャパシタンスは、絶縁体の基体3の誘電率、基体3の厚さおよび対向するランド21、41の面積により決定される。多層プリント配線板1では、下層4のランド41はベタ配線のため、上層のランド21の面積を変えることにより共振点を決定することができる。
図4に多層プリント配線板1のEMC(Electromagnetic Compatibility)特性の実験結果を示す。実験では、外部からコネクタ5を通じてノイズを入力し、プリント配線板1に形成された電子回路が動作異常を引き起こすノイズレベル(ノイズの電流量)を調べた。図4の横軸はノイズの周波数、縦軸は動作異常を引き起こすノイズレベルをそれぞれ示す。動作異常を引き起こすノイズレベルが高いほどEMC特性が高いことを示す。実線30がランド21、41により形成されたバイパスコンデンサ51がない場合(すなわち、バイパスコンデンサ24のみの場合)の周波数特性を、破線31がランド21、41により形成されたバイパスコンデンサ51がある場合の周波数特性を示す。
実線30と破線31との比較から明らかなように、ランド21、41により形成されたバイパスコンデンサ51がある方が、特に高周波成分でEMC特性が向上していることがわかる。また、共振点32付近でEMC特性が大幅に改善されていることもわかる。
図5は、本発明の別の実施態様である3層プリント配線板の各配線層の配線図である。図において(a)が上層70、(b)が中間層80、(c)が下層90の配線図である。各層間は、絶縁体の基体で電気的に絶縁されており、上層70にコネクタとパイバスコンデンサとが配置されている。中間層80にコネクタの端子が接続されたランド83があり、ランド83と対向する位置に上層70のランド73と下層90のランド93とが形成されている。上層70のランド73と下層90のランド93は接地されている。
上層70には、コネクタの端子を挿入するためのスルーホール71および端子をはんだ付けするためのランド72が形成されている。ランド72の周囲は、接地されたランド73が形成されている。図2(b)と同様に、破線で示したランド73は概念上のランドであり、周囲のグランド配線と独立したランドではなく、ベタ配線のグランド配線の一部である。また、バイパスコンデンサ77の一端を挿入するためのスルーホール75とはんだ付けするためのランド75が形成されている。バイパスコンデンサ75の他端はグランド配線に接続されている。ランド72、75とグランド配線とは絶縁されている。
中間層80には、コネクタの端子を挿入するためのスルーホール81とランド83が形成されており、コネクタの端子とランド83とは接続されている。ランド83は隣接するランド82と短絡しないように配慮しつつ、かつ、できるだけ大きな面積をとるために矩形状の形状となっている。また、バイパスコンデンサ74の一端を挿入するためのスルーホール84が形成されており、バイパスコンデンサ74の一端は配線85を介してランド83と接続されている。
下層90には、コネクタの端子を挿入するためのスルーホール91および端子をはんだ付けするためのランド92が形成されている。ランド92の周囲は、接地されたランド93が形成されている。ランド93はグランド配線と電気的に結合されているものの、上層73のグランド配線のようにベタ配線ではなく、矩形状に形成されている。下層90のランド93の面積は、上層70のランド73の面積とは異なる面積となっている。なお、下層90にもバイパスコンデンサ77の他端を挿入するためのスルーホールおよびランドが形成されているが、煩雑さを避けるため図示しない。
図6に3層プリント配線板のコネクタ端子近傍の等価回路図を示す。コネクタの端子53は、配線85を介してバイパスコンデンサ77に接続されている。配線85にはインダクタンスが存在する。配線によるインダクタンス85とバイパスコンデンサ77は直列接続されている。中間層80のランド83は、絶縁体の基体を挟んで対向する上層70のランド73との間でバイパスコンデンサ54を、また絶縁体の基体を挟んで対向する下層90のランド93との間でバイパスコンデンサ55をそれぞれ形成する。バイパスコンデンサ54、55は、インダクタンス85と並列接続されている。
本実施態様の3層プリント配線板では、3つのランド73、83、93により、並列接続されたバイパスコンデンサ54、55が形成されるため、より大きなキャパシタンスを得ることが可能となる。これにより、ノイズ低減効果を高めることができる。また、上層70のランド73と中間層80のランド83とが対向する面積と、下層90のランド93と中間層80のランド83とが対向する面積とが異なるため、異なる複数の共振点をもつ共振回路を形成することができる。加えて、信号線のランド83の上下層に接地されたランド73、93が形成されるために、シールドとしての効果も期待できる。
以上、本発明に係る技術的思想を特定の実施態様を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。例えば、ランドの形状は矩形である必要はなく、十分な容量が得られるように適宜設計変更可能である。また、コネクタ、バイパスコンデンサ、およびそれらを接続する配線は、同一層にある必要はなく、適宜変更可能である。
また、図5のように上層のランドと中間層のランドとが対向する面積と、中間層のランドと下層のランドとが対向する面積とが異なるようにすることに代えて(または面積を異なるようにするとともに)、上層と中間層との間に配置された第1の絶縁体層の厚さと、中間層と下層の間に配置された第2の絶縁体層の厚さとを異なるものとしてもよい。絶縁体層(基体)の厚さの調整は、絶縁体層を構成する材料(プリプレグ)の厚さを調整してもよいし、所定の厚さのプレプリグを積層する枚数を調整してもよい。さらに、第1の絶縁体と第2の絶縁体とに異なる誘電率のプリプレグを使用してもよい。このように、ランドの対向面積、プレプレグの厚さ、枚数、誘電率などを適宜設定することにより、これらの相関によって所望の容量が得られるように設定することができ、所望の共振点をもつ共振回路を形成することができる。
1 プリント配線板
2、70 上層
3 基体
4、90 下層
5 コネクタ
21、22、41、73、83、93 ランド
24、77 バイパスコンデンサ
80 中間層

Claims (3)

  1. コネクタと、
    前記コネクタと接続されたバイパスコンデンサと、
    前記コネクタが接続された第1のランドと、
    第1のランドとは異なる層に、第1のランドと対向する位置に配置され、かつ接地された第2のランドと、
    第2のランドとは異なる積層方向に積層された層に、第1のランドと対向する位置に配置され、かつ接地された第3のランドをさらに備え、
    前記第1のランドが形成される層において、前記コネクタと前記バイパスコンデンサが前記第1のランドを介して接続されていることを特徴とする、多層プリント配線板。
  2. 第1のランドと第2のランドとが対向する部分の面積と、第1のランドと第3のランドとが対向する部分の面積とが異なることを特徴とする請求項1に記載の多層プリント配線板。
  3. 第1のランドと第2のランドとの間に配置された第1の絶縁体層の厚さと、第1のランドと第3のランドとの間に配置された第2の絶縁体層の厚さとが異なることを特徴とする請求項1または2に記載の多層プリント配線板。
JP2011204939A 2011-09-20 2011-09-20 プリント配線板 Active JP5882001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011204939A JP5882001B2 (ja) 2011-09-20 2011-09-20 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204939A JP5882001B2 (ja) 2011-09-20 2011-09-20 プリント配線板

Publications (2)

Publication Number Publication Date
JP2013065800A JP2013065800A (ja) 2013-04-11
JP5882001B2 true JP5882001B2 (ja) 2016-03-09

Family

ID=48189018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204939A Active JP5882001B2 (ja) 2011-09-20 2011-09-20 プリント配線板

Country Status (1)

Country Link
JP (1) JP5882001B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345244B (zh) * 2013-07-09 2016-02-10 潍柴动力股份有限公司 一种电子控制单元的电磁兼容性检测方法及系统
JP2018202026A (ja) * 2017-06-08 2018-12-27 株式会社オリンピア 遊技機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017896Y2 (ja) * 1980-05-02 1985-05-31 ティーディーケイ株式会社 貫通型電子部品アレイ
JPH0479507A (ja) * 1990-07-20 1992-03-12 Amp Japan Ltd フィルタ及びフィルタ付電気コネクタ
JPH06268464A (ja) * 1993-03-17 1994-09-22 Mitsubishi Materials Corp ノイズフィルタブロック
JPH0672181U (ja) * 1993-03-23 1994-10-07 松下電器産業株式会社 多ピンコネクタ
JPH1187170A (ja) * 1997-09-01 1999-03-30 Nippon Carbide Ind Co Inc フィルタ基板
US6461493B1 (en) * 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
JP2002158448A (ja) * 2000-11-20 2002-05-31 Kyocera Corp 多層配線基板
JP2009016535A (ja) * 2007-07-04 2009-01-22 Alps Electric Co Ltd ノイズフィルタおよび前記ノイズフィルタを用いた電子回路基板、ならびに減衰ピーク周波数の調整方法

Also Published As

Publication number Publication date
JP2013065800A (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
CN101653050B (zh) 用于电路板的增强的局部分布电容
JP5034453B2 (ja) 電子部品内蔵型多層基板
US8199522B2 (en) Printed circuit board
KR101385167B1 (ko) 프린트 회로판
KR102029500B1 (ko) 복합 전자부품 및 그 실장 기판
JP2016006816A (ja) トランスおよび多層基板
JP5494586B2 (ja) 電圧変換モジュール
US10542622B2 (en) Printed wiring board
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
JP4877791B2 (ja) 配線回路基板
JP5882001B2 (ja) プリント配線板
KR102029499B1 (ko) 복합 전자부품 및 그 실장 기판
JP2017034115A (ja) プリント基板
US9485869B2 (en) RF printed circuit board including vertical integration and increased layout density
JPH05335866A (ja) 高周波フィルタ
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
US20050157447A1 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
JPH07161568A (ja) 積層コンデンサアレイ
CN105263303A (zh) 一种用于为基板屏蔽电磁辐射的装置及方法
JP6744037B1 (ja) プリント基板、プリント基板の製造方法
US11452202B2 (en) Radio frequency filtering of printed wiring board direct current distribution layer
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP2012257084A (ja) Ebg構造及びプリント基板
JP6520685B2 (ja) ノイズフィルタ

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20131226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160203

R151 Written notification of patent or utility model registration

Ref document number: 5882001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250