CN101653050B - 用于电路板的增强的局部分布电容 - Google Patents

用于电路板的增强的局部分布电容 Download PDF

Info

Publication number
CN101653050B
CN101653050B CN2008800108358A CN200880010835A CN101653050B CN 101653050 B CN101653050 B CN 101653050B CN 2008800108358 A CN2008800108358 A CN 2008800108358A CN 200880010835 A CN200880010835 A CN 200880010835A CN 101653050 B CN101653050 B CN 101653050B
Authority
CN
China
Prior art keywords
transport element
conducting shell
circuit board
localized
capacitive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800108358A
Other languages
English (en)
Other versions
CN101653050A (zh
Inventor
尼古拉斯·彼恩诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanmina SCI Communication Equipment Co Ltd
Sanmina Corp
Original Assignee
Sanmina SCI Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanmina SCI Communication Equipment Co Ltd filed Critical Sanmina SCI Communication Equipment Co Ltd
Publication of CN101653050A publication Critical patent/CN101653050A/zh
Application granted granted Critical
Publication of CN101653050B publication Critical patent/CN101653050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供了一种多层电路板，其具有埋入电容层和针对特定器件的嵌入式局部非分立分布电容元件。提供了一种印刷电路板，其包括(1)第一电介质层，(2)耦合到第一电介质层的第一表面的第一传导层，(3)耦合到第一电介质层的第二表面的第二传导层，(4)邻近于第一传导层的局部分布非分立电容元件，其中该电容元件占据与一位置近似重合的区域，将耦合到该电容元件的器件将被安装在所述位置上。嵌入式局部非分立分布电容元件可提供针对特定器件的电容，以为该特定器件抑制电压/电流噪声。

Description

用于电路板的增强的局部分布电容
领域
本发明的许多实施方式涉及电路板。本发明的至少一个实施方式涉及电路板内的增强的嵌入式电容(enhanced embedded capacitance)，所述电容为非分立的，局部的和分布的。
背景
在电路设计和电路板制造领域，电容器通常被用于减少电磁干扰，去耦信号，减少或减幅(dampen)谐振，抑制电流/电压噪声，提高信号质量，对信号滤波和另外一些这样的用途和/或功能。分布式平面间电容(distributed interplane capacitance)(或嵌入式电容)通常形成于电源层和接地层之间，从而为整个印刷电路板提供整体配电网络的阻抗改善。除了分布式平面间电容之外，旁路电容器经常与特定的器件一起使用。典型地，位于有源器件的电源接脚附近的小值(small-valued)电容器被用于高频去耦(比如，谐振减幅，噪声抑制等)。例如，图1示出了现有技术的集成电容叠层结构(integrated capacitive laminate structure)的横截面图，所述结构使用表面安装的旁路电容器110为集成电路器件108抑制电流/电压噪声。印刷电路板100可包括多层116，连同第一传导层102、第二传导层104以及夹在第一传导层102和第二传导层104之间的电介质层106以生成集成电容叠层。IC器件108被安装在印刷电路板100上。为了向IC器件108提供大于集成电容叠层所提供的电容的、额外的电容，分立的、表面安装的电容器110也被安装在了印刷电路板100上。为了与表面安装的电容器110建立联系，形成了一条电气路径，该路径自IC器件108处的第一端子112，穿过第一传导层102，到达分立的、表面安装的电容器110，接着到达第二传导层104，并到达IC器件108处的第二端子114。
当电路板的设计者不受电路板表面的空间限制时，分立电容器通常安装在电路板的表面。然而，随着电路复杂程度的增加和电子器件尺寸的减小，电路板表面的空间经常为有限的，没有表面安装多个电容器的空间。例如，由于制造的限制，在IC器件108周围留有一排除区(keep out zone)，在该区域，不能安装表面安装的电容器(或任何其他器件)。另外也不期望增加表面安装的电容器，因为随着每一个电容器的增加，通孔(via)和/或电气路径也必须增加，而它们会导致不希望有的属性，例如额外的电感和电阻。例如，图2为图1中的现有技术集成电容层状电路的示意电路图。分立的表面安装电容110的综合电效应已在等效电路132(无附图标记132)中示出，该等效电路显示了与分立电容器110相关的电容202、电阻204和电感206。另外，穿过电路板的通孔和电气路径还提供了额外的电感208和210。这些额外的电容、电阻和感应元件是不希望有的，因为它们降低了旁路带宽(bypass bandwidth)，造成谐振、噪声、干扰并以其他方式破坏电信号。
因此，集成电容叠层技术得到发展，其中在两个导体箔(conductorfoil)之间的薄电介质层给电路提供了分布电容，并取代一个或更多个常规分立电容器。例如，Howard等人的美国专利第5,079,069号公开了一种电容性的印刷电路板(PCB)，其通过夹在两片传导材料之间的一片电介质材料，给大量器件提供了电容。因此，Howard公开了一种PCB，其依赖于器件的随机启动(firing)，通过与独立的器件成比例的电容器叠层的一部分和从电容器叠层的其他部分借来的电容向每个独立的器件提供电容。因此，Howard等人所公开的PCB容许常规的、表面安装的电容器的多个优点，同时在电路板的表面保留了空间，因为电容被集成在了PCB自身的层上。
尽管Howard等人公开了使用集成电容叠层的PCB，但这些PCB通常在将电容提供给一定数量的器件时是成功的。在某些应用中，这样的集成电容叠层提供的电容并不够。例如，由于其潜在的干扰和噪声，某些高功率、高转换速度的集成电路(IC)器件需要的电容超过集成电容叠层所能提供的电容。因此，要求电路设计者应用额外的、局部的表面安装的电容器以向IC器件提供足够的电容。然而，这样的局部的、表面安装的电容器，由于以上讨论过的原因，并不希望存在。
其他人也在寻求改善集成电容叠层。例如，Novak等人的美国专利第6,215,373号中公开了一种用于通过在电路板的周界附近增加嵌入式电阻以稳定电路板阻抗的系统和方法。尽管公开了用于稳定电路板阻抗的系统和方法，但该‘373专利未能公开将局部的电容提供给电路板上特定器件的系统。
Novak的美国专利第6,441,313号公开了另一种这样的系统。所述‘313专利公开了一种减少集成电容层状结构的电源层谐振的装置。该装置通过使用损耗配电网络减少电源层谐振，所述损耗配电网络由被电介质层分开的一对平行平面导体形成。然而所述‘313专利也未能公开将局部的电容提供给电路板上特定器件的系统。
因此，本领域有一个长期存在的需求，即不利用表面空间也不增加整体电感，在电路板上提供针对特定器件的电容。
发明内容
本发明的不同实施方式针对用于将针对特定器件的电容提供给电路板上的一个或更多器件的局部的、非分立的分布电容元件(localized，non-discrete，and distributive capacitive element)。
提供了一种印刷电路板，包括：(a)具有第一表面和相对的第二表面的第一电介质层，(b)耦合到第一电介质层的第一表面的第一传导层，(c)耦合到第一电介质层的第二表面的第二传导层；和/或(d)邻近于第一传导层的局部分布非分立电容元件。该局部分布非分立电容元件可占据与将被所述电容元件去耦的器件的周界近似重合的周界区域。一个或更多个电路板层可位于该局部分布非分立电容元件之上，从而将该局部分布非分立电容元件嵌入电路板。第一传导层和第二传导层可界定印刷电路板的埋入电容，而局部非分立电容元件将不同的旁路电容提供给其将耦合到的器件上。第一传导层可以为电源层或接地层中的一个。
局部分布非分立电容元件可包括：(a)由第一传导层的一部分所界定的第一传导元件，(b)由第一传导层上的隔离间隙所界定的第二传导元件，该第二传导元件与第一传导元件分离但邻近于第一传导元件，并与第一传导层电隔离，(c)位于第一传导元件之上的电介质元件，(d)位于电介质元件之上的第三传导元件，其延伸跨越该隔离间隙，并耦合到第二传导元件，和/或(e)一个或更多个耦合第二传导元件和第二传导层的导电通孔。第一电气通孔可自第一表面端子延伸至第一传导元件，而第二电气通孔可自第二表面端子延伸至第二传导层。第一传导元件可界定为围绕将被去耦的器件的球栅阵列反焊盘图形(ball grid array anti-pad pattern)的周界带。第三传导元件可以包括被选择来获得所要求的等效串联电阻的电阻材料。电容元件所占据的区域与将被耦合到电容元件的器件的周界区域近似重合。
还提供了一种嵌入电路板的局部分布非分立电容元件，包括：(a)由电路板的第一传导层的一部分所界定的第一传导元件，(b)由第一传导层上的隔离间隙所界定的第二传导元件，该第二传导层元件与第一传导元件分离但邻近于第一传导元件并与第一传导层电隔离，(c)位于第一传导层元件之上并延伸至第一传导元件和第二传导元件之间的区域的电介质元件，和/或(d)位于电介质元件之上的第三传导元件，其延伸跨越该隔离间隙，并耦合到第二传导元件以在第一传导元件和第二传导元件之间形成旁路电容器。一个或更多个电路板层可位于局部分布非分立电容元件之上从而将该电容元件嵌入电路板。在一个例子中，电容元件可占据与一位置近似重合的区域，将被耦合到电容元件的器件将被安装在所述位置上。在另一个例子中，电容元件可占据与被耦合至电容元件的器件的周界区域近似重合的区域。在又一个例子中，电容元件可以占据与被耦合到电容元件的器件接近的电路板表面上的排除区的下方的区域。
还提供了一种用于制造具有嵌入式局部非分立电容元件的印刷电路板的方法。提供具有第一表面和相对的第二表面的第一电介质层。在第一电介质层的第一表面上提供第一传导层。在第一电介质层的第二表面上提供第二传导层。在第一传导层上形成局部非分立电容元件，其中该电容元件占据与一位置近似重合的区域，将被耦合到该电容元件的器件将被安装在所述位置上。
在一个例子中，在第一传导层上形成局部分布非分立电容元件的所述步骤包括：(a)在第一传导层上界定第一传导元件，(b)形成第一传导层上的隔离间隙所界定的第二传导元件，所述第二传导元件与第一传导元件分离但邻近于第一传导元件且与第一传导层电隔离，(c)在第一传导元件之上形成电介质元件，(d)在电介质元件之上形成第三传导元件，其延伸跨越该隔离间隙并耦合到第二传导元件，和/或(e)形成一个或更多个耦合第二传导元件和第二传导层的导电通孔。第三传导元件可包括被选择来获得需要的等效串联阻抗的电阻材料，且该局部非分立电容元件向其耦合到的器件提供不同的旁路电容。
第一电气通孔可由第一表面端子向第一传导元件延伸而形成。类似地，第二电气通孔可由第二表面端子向第二传导层延伸形成。一个或更多个电路板层可以被提供在局部分布非分立电容元件之上，从而将该局部分布非分立电容元件嵌入电路板。器件可被安装在印刷电路板上，且接着，该器件被耦合到局部分布非分立电容元件。
附图简述
图1示出了现有技术的集成电容叠层结构的横截面图，该结构使用了表面安装的旁路电容器以为集成电路器件抑制电流/电压噪声。
图2示出了图1的现有技术集成电容叠层电路的示意电路图。
图3示出了具有附加增强的局部分布电容的集成电容叠层的横截面图。
图4为图3的嵌入式局部分布非分立电容元件的电路图。
图5为图3的嵌入式局部分布非分立电容元件的分解的横截面图和顶视图。
图6、7和8示出了根据一种实现的嵌入式局部分布非分立电容元件构造的顶视图。
图9示出了一种制造具有嵌入式分布非分立电容元件的电路板的方法。
图10示出了具有和不具有局部分布非分立电容元件的电路板的宽频带自阻抗的比较。
图11示出了具有和不具有局部分布非分立电容元件的电路板的反谐振模式减幅的比较。
详细描述
在以下描述中，提出了大量的特定细节以提供对本发明的完全理解。然而，本领域技术人员应当认识到，本发明在不具备这些特定细节的情况下也可以实施。有些情况下，公知的方法、步骤和/或部件并未给出详细描述，以免不必要地模糊发明的方面。
在以下描述中，某些术语被用于描述本发明的一个或更多实施方式的某些特征。例如，“电路板”指使用传导通路机械支撑和电连接电子元件的表面，包括多层电路板。术语“局部的(localized)”指将电容提供给电路板上特定或限定的范围或区域内一个或更多器件的属性。术语“非分立”指在不使用分立的或表面安装的器件(例如分立电容器)提供电容给电路的属性。术语“分布”指将电容分布在一个范围或区域内的性质。术语“嵌入式”指在印刷电路板表面下方的位置。
提供一种多层电路板，其具有埋入的(buried)电容层和针对特定器件的嵌入式的局部非分立分布电容元件。在一个例子中，该电容元件可以提供增强的电容以为特定的集成电路抑制电压/电流噪声。
图3示出了具有附加增强的局部分布电容的集成电容叠层的横截面图。印刷电路板300包括增强型局部分布非分立电容元件(enhancedlocalized distributive non-discrete capacitive element)308和嵌入式电容层。埋入的电容层由埋在第一传导层304和第二传导层306之间的第一电介质层302形成。这些层304和/或306可以为箔、薄片、沉积的材料等。第一电介质层302、第一传导层304和第二传导层306可以被层压在一起，或通过沉积或任何其他已知的方法而形成层。在一个实施方式中，对于电路板300，第一传导层304可以作为接地层，而第二传导层306可以作为电源层(或相反)。此外，其他传导和/或非传导或电介质层307可加在增强型局部分布非分立电容元件308的两侧。
增强型局部分布非分立电容元件308由夹在第一传导元件310和第三传导元件312之间的电介质填充元件320形成。在一个例子中，第三传导元件312可以为电阻性传导元件和/或包括作为受控电阻工作的一种或更多种材料。第一传导元件310为第一传导层304的一个区域(例如一条带)，并通过通孔313电耦合到集成电路器件324的第一端子311上。第三传导元件312电耦合到第二传导元件318，所述第二传导元件由第一传导层304的被隔离的部分形成。第三传导元件312可以由与第二传导元件318成分不同的材料制造。隔离间隙314a和314b环绕第二传导元件318形成。第一电介质元件320延伸到隔离间隙314b内，以将第三传导元件312与第一传导元件310电隔离。第三传导元件312电耦合至第二传导元件318，并在电隔离间隙314b及第一传导元件310的一部分之上延伸。第二传导元件318通过一个或更多个通孔326电耦合到第二传导层306。第二传导层306通过传导通孔328耦合到集成电路324的第二端子327，所述传导通孔穿过第一传导层304中的反焊盘(anti-pad)330(例如孔)。通过这种方式，第一端子311和第二端子327之间的谐振和/或电流/电压噪声可被增强型局部分布非分立电容元件308减小、减幅、抑制，和/或滤波。即，无需分立的表面安装的电容器，并无需占据额外的电路板表面空间，高频信号(例如谐振、噪声、尖峰信号等)(在第一传导元件310和第二传导层306之间)穿过增强型分布非分立电容元件308。
图4为图3的嵌入式局部分布非分立电容元件的电感环路电路图。嵌入式局部分布非分立电容元件设计的综合电效应由一等效电路示出，该等效电路显示了与一个或更多穿过一个或更多传导和/或非传导或电介质层307的通孔313相关的电感Lvia、与通过传导层304和306的电气路径相关的电感LZBC和与(在传导层304和306之间)穿过第一电介质层302的通孔相关的电感LBC。通过与表面安装的旁路电容器(如图2所示)相比，本发明能减少整个电路环路的电感，由此增加高频截止(high frequencycutoff)。有效地扩展高频截止将增加高频旁通(high frequency bypassing)的范围。特别地，与给表面安装的分立电容器加通孔相关的额外电感和与所述分立电容器110相关的电感被消除或减小了。
增强型局部分布非分立电容元件308可被嵌入电路板300内，从而节省电路板300上的表面空间。由此，电容元件308不妨碍表面安装制造工序，且可部分地或全部地处于排除区内。即，电容元件308可位于排除区的下方，在电路板300的表面，表面安装的器件不能位于该排除区上。
图5示出了图3的嵌入式局部分布非分立电容元件的分解横截面图和顶视图。为了形成局部分布非分立电容元件，第一传导元件310界定为IC器件反焊盘图形330周围的周界带。反焊盘图形330被形成于第一传导层304内(例如，通过蚀刻或其他已知的制造方法)。类似地，第二传导元件318通过生成隔离间隙314(例如，通过蚀刻或其他已知制造方法)，由第一传导层304的一部分形成，所述隔离间隙314将第二传导元件318与第一传导层304电隔离。接着，第一电介质元件320被沉积在或成层在第一传导元件310或其一部分上(例如，第一传导层304上的周界区域或带)。第一电介质元件320可延伸至间隙314(围绕第一传导元件310的周界部分)内，以有助于将第一传导元件310和第二传导元件318电隔离。接着，第三传导元件312被沉积或成层在第一电介质元件320(或其一部分)上，横越间隙314，并位于第二传导元件318(或其一部分)之上。如嵌入式局部分布非分立电容元件的顶视图所示，电气路由部分(electrical routeportion)502在间隙314之上延伸，以将第三传导元件312电连接到第二传导元件318。一个或更多个传导通孔326将第二传导元件318电耦合到第二传导层306。由此，嵌入式局部分散式非分立电容元件由第一传导元件、第一电介质元件320和第三传导元件312形成，高频可通过其传到第二传导层306。
由电容元件308生成的局部高电容区域可以提供可调和/或可控的等效串联电阻以提供电路谐振减幅和/或电流/电压噪声抑制。例如，第三传导元件312可包括被选择来提供所需的谐振减幅的电阻材料。电阻可以通过控制第三传导元件312的方块电阻(Rs)(以ohm/sq为单位)而被控制和/或调整。在一个例子中，第三传导元件312可以使用ASAHI研究化学有限责任公司(ASAHI Research Chemical，LLC)的25ohm/sq的电阻性丝网印刷浆料(paste)TU-25-M制造。该电阻可以进一步通过调整电气路由部分502(图5所示)的长度(1)和宽度(w)来控制。例如，电气路由502的长度(1)可以为0.015”，而宽度(w)可以为0.090”。对于路由部分502和0.72mil的传导元件312的丝网印刷厚度(t)，以及路由部分512的数量(N)，电阻元件的电阻R确定为：
R = R s t ( I w ) 1 N = 25 0.72 ( 0.015 0.090 ) 1 8 = 0.72 ohms
图6、7和8示出了根据一种实现的嵌入式局部分布非分立电容元件构造的顶视图。在该示例中，球栅阵列602位于被第一传导元件(区域)310环绕的中央区域612之上。中央区域612和第一传导元件310为说明的目的而界定，但它们是第一传导层304的整体区域。如上所述，局部分布非分立电容元件由第一导体元件310(图6)、电介质元件320(图7)和第三传导元件312(图8)形成。在该例中，局部分布非分立电容元件(图5中的308)在环绕可安装在球栅阵列602上的器件的周界的4个位置604、606、608和610耦合到第二导体层(图5中的306)。局部分布非分立电容元件可以占据一区域(例如面积、尺寸、方位和/或位置)，该区域与围绕(待要耦合到嵌入式局部分布非分立电容元件的)器件将安装其之上的一位置的周界区域近似重合。球栅阵列602的一些界面可以作为到第一传导层304的第一端子311和到第二传导层306的第二端子327。因此，针对特定器件的电容可以被提供给该器件，例如高频集成电路(IC)器件，通过用局部分布非分立电容元件环绕IC器件周围而将针对特定器件的电容提供给该IC器件。在可选实施例中，器件可在多个其他位置(例如，少于或多于图6所示的4个位置)耦合到局部分散式非分立电容元件。
图9示出了一种制造具有嵌入式局部分布非分立电容元件的电路板的方法。902，第一传导层和第二传导层提供(例如，通过材料沉积、层压等)在电介质层的两侧。904，第一传导元件按IC器件周围的周界区域界定在第一传导层上。第一传导元件的面积、尺寸、方位和/或位置可与(将耦合到嵌入式局部分布非分立电容元件的)IC器件在电路板上将安装在其之上的一区域近似重合。906，不同于第一传导元件，第二传导元件通过形成第一隔离间隙区(例如，通过蚀刻或其他已知的制造方法)由第一传导层的一部分形成，所述第一隔离间隙区将第二传导元件和第一传导层电隔离。以上步骤可以同时进行(例如，通过蚀刻或其他已知的制造方法)。908，一个或更多个电传导通孔自第二传导元件形成到第二传导层。910，电介质元件形成(例如沉积或成层)于第一传导元件或其一部分(例如第一传导元件的周界区域)之上。例如，该电介质元件可以延伸到围绕第二传导元件的第一隔离间隙区域的一部分中。912，接着，第三传导元件被沉积或成层在电介质元件(或其一部分)之上，横越第一隔离间隙区，并耦合到第二传导元件(或其一部分)。第三传导元件可包括被选择来获得所需的等效串联电阻(ESR)的电阻材料以用于特定的实现。
914，一个或更多个额外层可在局部分布非分立电容元件的两侧添加到电路板。所述一个或更多额外的层可将局部分布非分立电容元件嵌入其间。916，第一电通孔自第一(表面)端子形成到第一传导元件。类似地，918，第二电通孔自第二(表面)端子形成到第二传导层。920，第一和第二端子允许器件耦合到嵌入式局部分布非分立电容元件。由此，嵌入式局部分布非分立电容元件由第一传导元件、第一电介质元件和第三传导元件形成，高频率可通过其传到第二传导层。
根据一种制造局部分布电容的方法的一个实例，来自ASAHI研究化学有限责任公司的电介质常数为50的电介质浆料CX-16被丝网印刷并固化以围绕中央区域612(图3、5、6、7和8)周界在第一传导元件310上形成电介质层320(图3和5)。第三传导元件312(顶部电容器电极)(图3、5和8)可以使用ASAHI研究化学有限责任公司的方块电阻25ohm/sq电阻浆料TU-25-M在第二次丝网印刷和固化操作时涂覆(applied)。在一个示例性设计中，4个电气路由部分502(图5)围绕局部分布电容元件近似等间隔地设置(如图8所示)。在其他实现中，可使用多个电气路由部分502。比如2个、6个、8个等电气路由部分502可以围绕BGA图形的周界设置。在一个例子中，每一电气路由部分502的长度和宽度可以被调整从而提供给局部分布电容器元件0.72ohm的ESR值。通过改变电气路由部分502的长度、宽度和/或数量，和/或改变第三传导元件312的方块电阻，可以获得其他电阻值。在一个实例中，每一电隔离的第二传导元件318都可以具有3个传导通孔326，所述传导通孔将第二传导元件318电耦合到第二传导层306。在一个实例中，许多通孔326将电感LBC减少到原来的1/24，这有效地将局部非分立电容元件的去耦范围和反谐振模式减幅增加到较高的频率。
图10和11示出了与类似的接受表面安装的电容器的常规多层电路板相比，具有增强型局部非分立电容元件的多层电路板的电特性。增强型局部非分立电容元件可以被形成和/或配置为如以上实例所述，具有8个电气路由部分502、0.72ohm的ESR值，以及，每一隔离的第二传导元件318有3个传导通孔326。图10示出了具有和不具有局部分布非分立电容元件308的BGA区域的宽频带自阻抗谱。1到100MHz的低频区域显示为降低的自阻抗区域1002(与4.2nF的电容增加相对应)，其与电介质层320(图5)的电介质厚度以及顶部电容器电极或第三传导元件312的周界长度和宽度相符。较高的电容值可以通过在本发明范围内的其他制造方法(例如更薄的电介质层)和材料(具有更高的电介质常数)获得。
图11示出了自阻抗谱的较高频部分和一般存在于传导面层304和306之间的反谐振模式细节的展开图。对于传导面层304和306，任何电路路径内加入局部非分立电容元件(即等效串联电阻)都具有减幅高阶反谐振模式(higher order anti-resonance mode)的效果。如上所述，通过材料的选择和/或几何形状调整，增强型局部电容元件的ESR值将获得反谐振的减幅的效果。例如，在图11中，在286Mhz的反谐振模式降低了-2.7db，且575Mhz下的反谐振模式降低了-2.3db。
应当注意到，局部分布非分立电容元件相对于第一传导层的位置可以依赖于电路板的规格而改变。多个局部分布非分立电容元件可设置在第一传导元件上，以与可安装在电路板上的多个IC器件重合，从而向每一器件提供其自身的局部分布电容。局部分布非分立电容元件可以嵌入第一传导层内，位于第一传导层的附近，和/或嵌入第一电介质层。局部分布非分立电容元件的这些或其他位置都在本发明的考虑范围内。
本发明的不同方面可适用于不同配置下的电路板。例如，在本发明的不同实施方式中，局部分布非分立电容元件对于集成电路器件起旁路电容器的作用。另外，在本发明的不同实施方式中，第一和第二传导层界定电路板的集成电容性叠层。而且，局部分布非分立电容元件可以被放置在多层电路板的不同深度(level)或层。因此，本发明可应用于本领域内已知的多种电路板设计。
还应当注意，本发明的不同特征可以不对电路类型作任何特定要求而实施。例如，在本发明的不同实施方式中，第一传导层为多层印刷电路板的电源层，然而在本发明的其他实施方式中，第一传导层为多层印刷电路板的接地层。
此外，应当注意到本发明的特征可以用本领域已知的用于电路板和电容层压板的材料中的任何材料实施。在本发明的不同实施方式中，局部分布非分立电容元件的第一电介质元件320可以包括具有被选择来获得所要求的电容的高电介质常数的材料。在本发明的不同实施方式中，第三传导元件312可包括具有被选择来获得所要求的电效应的高传导系数或受控电阻的材料。这些和其他在电路板制造领域已知的材料也在本发明的范围以内。
如图3、4、5、6、7、8、9、10和/或11中示出的一个或更多个部件，步骤和/或功能可以被重新安排和/或组合为单个部件、步骤或功能，或被包含在几个部件、步骤或功能内，而不影响伪随机数字生成操作。其他元件、部件、步骤和/或功能也可以增加而不脱离本发明。如图3、4、5、6、7和/或8所示的装置、器件和/或部件可以被配置为执行图9中描述的一个或更多个方法、特征或步骤。
尽管在附图中描述和显示了某些示例性的实施方式，但应理解，这些实施方式对本发明范围仅为阐释性的，而非限制性的，且本发明并不限于所显示和描述的特定的结构和设置，因为多种其他变更是可能的。本领域技术人员将认识到可以形成刚所描述的优选实施方式的不同适配及变更而不脱离本发明的范围和精神。因此，可以理解，在随附的权利要求书范围内，本发明可以按不同于在此所具体描述的其他方式实施。

Claims (17)

1.一种印刷电路板，包括：
第一电介质层，其具有第一表面和相对的第二表面；
第一传导层，其耦合到所述第一电介质层的第一表面；
第二传导层，其耦合到所述第一电介质层的第二表面；以及
邻近于所述第一传导层的局部分布非分立电容元件，其中所述电容元件占据与将被所述电容元件去耦的器件的周界近似重合的周界区域。
2.如权利要求1所述的印刷电路板，其中所述局部分布非分立电容元件包括：
第一传导元件，其由所述第一传导层的一部分界定；
第二传导元件，其由所述第一传导层上的隔离间隙界定，所述第二传导元件与所述第一传导元件分离但邻近于所述第一传导元件，并与所述第一传导层电隔离；
电介质元件，其位于所述第一传导元件之上；
第三传导元件，其位于所述电介质元件之上，所述第三传导元件延伸跨越所述隔离间隙，并耦合到所述第二传导元件；以及
一个或更多个导电通孔，所述一个或更多个导电通孔耦合所述第二传导元件和所述第二传导层。
3.如权利要求2所述的印刷电路板，进一步包括：
第一电气通孔，其从第一表面端子延伸到所述第一传导元件；以及
第二电气通孔，其从第二表面端子延伸到所述第二传导层。
4.如权利要求2所述的印刷电路板，其中所述第一传导元件被界定为围绕待被去耦的所述器件的球栅阵列反焊盘图形的周界带。
5.如权利要求1所述的印刷电路板，进一步包括：
一个或更多个电路板层，位于所述局部分布非分立电容元件之上，以将所述局部分布非分立电容元件嵌入所述电路板。
6.如权利要求1所述的印刷电路板，其中所述第一传导层和所述第二传导层界定所述印刷电路板的埋入电容，且所述局部非分立电容元件给该电容元件被耦合到的器件提供不同的旁路电容。
7.如权利要求1所述的印刷电路板，其中所述第一传导层为电源层或接地层中的任一个。
8.如权利要求1所述的印刷电路板，其中第三传导元件包括被选择来获得所需的等效串联电阻的电阻材料。
9.如权利要求1所述的印刷电路板，其中所述电容元件占据的区域与将被耦合到该电容元件的器件的周界区域近似重合。
10.一种嵌入在电路板内的局部分布非分立电容元件，包括：
第一传导元件，其由所述电路板的第一传导层的一部分界定；
第二传导元件，其由所述第一传导层上的隔离间隙界定，所述第二传导元件与所述第一传导元件分离但邻近于所述第一传导元件并与所述第一传导层电隔离；
电介质元件，其位于所述第一传导元件之上并延伸到所述第一传导元件和所述第二传导元件之间的区域；以及
第三传导元件，其位于所述电介质元件之上，所述第三传导元件延伸跨越所述隔离间隙，并耦合到所述第二传导元件以在所述第一传导元件和所述第二传导元件之间形成旁路电容器；以及
其中所述电容元件占据将被耦合到所述电容元件的器件接近的、所述电路板的表面上的排除区的下方的区域。
11.如权利要求10所述的局部分布非分立电容元件，其中一个或更多个电路板层位于所述局部分布非分立电容元件之上以将所述电容元件嵌入所述电路板。
12.一种用于制造具有嵌入式局部非分立电容元件的印刷电路板的方法，包括：
提供具有第一表面和相对的第二表面的第一电介质层；
在所述第一电介质层的第一表面上提供第一传导层；
在所述第一电介质层的第二表面上提供第二传导层；以及
在所述第一传导层上形成所述局部非分立电容元件，其中所述电容元件占据与一位置近似重合的区域，将被耦合到所述电容元件的器件将被安装在所述位置上。
13.如权利要求12所述的方法，其中在所述第一传导层上形成所述局部分布非分立电容元件的步骤包括：
在所述第一传导层上界定第一传导元件；
形成由所述第一传导层上的隔离间隙所界定的第二传导元件，所述第二传导元件与所述第一传导元件分离但邻近于所述第一传导元件，并与所述第一传导层电隔离；
在所述第一传导元件之上形成电介质元件；
在所述电介质元件之上形成第三传导元件，所述第三传导元件延伸跨越所述隔离间隙并耦合到所述第二传导元件；以及
形成耦合所述第二传导元件和所述第二传导层的一个或更多个导电通孔。
14.如权利要求12所述的方法，其中所述第三传导元件包括被选择来获得所需的等效串联电阻的电阻材料，且所述局部非分立电容元件给该电容元件被耦合到的器件提供不同的旁路电容。
15.如权利要求12所述的方法，进一步包括：
形成从第一表面端子延伸到所述第一传导元件的第一电气通孔；以及
形成从第二表面端子延伸到所述第二传导层的第二电气通孔。
16.如权利要求12所述的方法，进一步包括：
在所述局部分布非分立电容元件之上提供一个或更多个电路板层，以将所述局部分布非分立电容元件嵌入所述电路板。
17.如权利要求12所述的方法，进一步包括：
将所述器件安装在所述印刷电路板上；以及
将所述器件耦合到所述局部分布非分立电容元件。
CN2008800108358A 2007-02-06 2008-02-06 用于电路板的增强的局部分布电容 Active CN101653050B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/672,035 2007-02-06
US11/672,035 US8059423B2 (en) 2007-02-06 2007-02-06 Enhanced localized distributive capacitance for circuit boards
PCT/US2008/053193 WO2008098060A2 (en) 2007-02-06 2008-02-06 Enhanced localized distributive capacitance for circuit boards

Publications (2)

Publication Number Publication Date
CN101653050A CN101653050A (zh) 2010-02-17
CN101653050B true CN101653050B (zh) 2012-05-02

Family

ID=39682395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800108358A Active CN101653050B (zh) 2007-02-06 2008-02-06 用于电路板的增强的局部分布电容

Country Status (5)

Country Link
US (1) US8059423B2 (zh)
JP (1) JP5343009B2 (zh)
KR (1) KR101508796B1 (zh)
CN (1) CN101653050B (zh)
WO (1) WO2008098060A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821796B2 (en) 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
US20110011634A1 (en) * 2009-07-14 2011-01-20 Avago Technologies Enterprise IP (Singapore )Pte. Ltd. Circuit package with integrated direct-current (dc) blocking capacitor
JP2012129443A (ja) * 2010-12-17 2012-07-05 Canon Inc プリント回路板
US9093461B2 (en) * 2011-05-17 2015-07-28 Telefonaktiebolaget L M Ericsson (Publ) Tie bar resonance suppression
TW201316895A (zh) * 2011-10-14 2013-04-16 Hon Hai Prec Ind Co Ltd 可抑制電磁干擾的電路板
CN103415136B (zh) * 2013-07-19 2016-12-28 广东威创视讯科技股份有限公司 一种抗电磁干扰的电路板
WO2015040727A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体集積回路装置
CN104576583A (zh) * 2013-10-18 2015-04-29 北大方正集团有限公司 一种电源芯片、印刷电路板及其制作方法
US9472425B2 (en) 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
CN105101638A (zh) * 2015-07-16 2015-11-25 浪潮电子信息产业股份有限公司 一种电路板和电路板上芯片去耦的方法
US9992871B2 (en) * 2015-11-10 2018-06-05 Intel Corporation Systems and methods for controlled effective series resistance component
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
CN106981472A (zh) * 2016-01-15 2017-07-25 恒劲科技股份有限公司 封装基板
US10436734B2 (en) * 2017-06-16 2019-10-08 The Boeing Company Capacitive sensor array for structure damage detection or health assessment
US10163480B1 (en) 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10032496B1 (en) 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
JP6645487B2 (ja) * 2017-10-30 2020-02-14 セイコーエプソン株式会社 プリント回路板
US20200314998A1 (en) * 2019-03-29 2020-10-01 Intel Corporation Impedance cushion to suppress power plane resonance
CN114206001B (zh) * 2021-11-30 2023-11-14 江苏普诺威电子股份有限公司 高耐压mems封装载板及其制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US20060044734A1 (en) * 2004-08-26 2006-03-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187880A (ja) * 1997-09-16 1999-03-30 Oki Electric Ind Co Ltd プリント配線板
JPH11260148A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 薄膜誘電体とそれを用いた多層配線板とその製造方法
US6215373B1 (en) * 1998-05-19 2001-04-10 Sun Microsystems, Inc. Method for edge termination of parallel conductive planes including estimating the characteristic impedance of the structure
US6037677A (en) * 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US6716072B1 (en) * 2002-06-27 2004-04-06 Emc Corporation Systems and methods for disposing a circuit board component on a circuit board using a soldering pin
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7791210B2 (en) * 2003-11-05 2010-09-07 Lsi Corporation Semiconductor package having discrete non-active electrical components incorporated into the package
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7388158B2 (en) * 2004-09-17 2008-06-17 Terdyne, Inc. Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
US20070236859A1 (en) * 2006-04-10 2007-10-11 Borland William J Organic encapsulant compositions for protection of electronic components
US7897877B2 (en) * 2006-05-23 2011-03-01 Endicott Interconnect Technologies, Inc. Capacitive substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US20060044734A1 (en) * 2004-08-26 2006-03-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same

Also Published As

Publication number Publication date
JP5343009B2 (ja) 2013-11-13
JP2010518636A (ja) 2010-05-27
US8059423B2 (en) 2011-11-15
CN101653050A (zh) 2010-02-17
KR20090119765A (ko) 2009-11-19
WO2008098060A2 (en) 2008-08-14
WO2008098060A3 (en) 2008-11-06
US20080273311A1 (en) 2008-11-06
KR101508796B1 (ko) 2015-04-06

Similar Documents

Publication Publication Date Title
CN101653050B (zh) 用于电路板的增强的局部分布电容
US6215372B1 (en) Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US7593203B2 (en) Selective deposition of embedded transient protection for printed circuit boards
US7428136B2 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
US6525622B1 (en) Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
JP2008527726A (ja) 埋め込み式コンポーネント用の静電放電保護
JP2009060080A (ja) 被制御ｅｓｒ減結合コンデンサ
KR101309499B1 (ko) 관통형 적층 콘덴서
US20080225463A1 (en) Layered capacitor and mounting structure
JP3756129B2 (ja) 伝送線路型ノイズフィルタ
AU2012201295B2 (en) Multi plate board embedded capacitor and methods for fabricating the same
KR101009152B1 (ko) 인쇄회로기판
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP6338784B1 (ja) ノイズフィルタ
US20070029675A1 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
JP4967241B2 (ja) コンデンサ内蔵配線基板及びその製造方法と電子機器
JP5882001B2 (ja) プリント配線板
JPH07161568A (ja) 積層コンデンサアレイ
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
JP2004014834A (ja) 印刷抵抗付きマイクロ波回路
US20120262829A1 (en) Protection device against electromagnetic interference
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
JP3668040B2 (ja) 多層配線基板
JP2009281459A (ja) 座金
JP3100036B2 (ja) 多層基板を用いたｖｃｏ等の高周波回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant