JP5790771B2

JP5790771B2 - 高周波モジュール

Info

Publication number: JP5790771B2
Application number: JP2013536225A
Authority: JP
Inventors: 永徳村瀬; 早川　昌志; 昌志早川; 孝紀上嶋
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-09-26
Filing date: 2012-09-21
Publication date: 2015-10-07
Anticipated expiration: 2032-09-21
Also published as: EP2763323B1; EP2763323A4; CN103828249A; JPWO2013047358A1; US20140206299A1; CN103828249B; US9413413B2; WO2013047358A1; EP2763323A1

Description

本発明は、周波数帯域の異なる複数の通信信号を切り替えて送受信する高周波モジュールに関する。

現在、携帯無線端末では、各種の仕様が存在し、それぞれに異なる周波数帯域を利用した複数の通信信号を送受信する必要がある。そして、対応すべき周波数帯域が広い場合には、携帯無線端末に、低い周波数帯域（例えば９００ＭＨｚ近傍の帯域）を利用する通信信号を送受信する第１のアンテナと、高い周波数帯域（例えば２．０ＧＨｚ近傍の帯域）を利用する通信信号を送受信する第２のアンテナとを備えている。

そして、特許文献１に記載の高周波モジュールでは、第１のアンテナに共通端子が接続された第１のスイッチ素子と、第２のアンテナに共通端子が接続された第２のスイッチ素子と、を備える高周波モジュールが記載されている。

図７は、特許文献１の高周波モジュールと同様の構成からなる従来の高周波モジュール１０Ｐの構成を示すブロック図であり、図７（Ａ）は、第１のアンテナＡＮＴ１に送信回路または受信回路のいずれかを接続する場合を示し、図７（Ｂ）は、第２のアンテナＡＮＴ２に送信回路または受信回路の何れかを接続する場合を示している。

高周波モジュール１０Ｐは、第１スイッチ素子２１および第２スイッチ素子２２を一体化したスイッチモジュール２０を備える。第１スイッチ素子２１の共通端子Ｐｃ１は、高周波モジュール１０Ｐの第１アンテナ接続端子１０１に接続されている。第１スイッチ素子２１の第１個別端子Ｐｉ１１は、ローパスフィルタ３１を介して、高周波モジュール１０Ｐの送信信号入力端子１１１に接続されている。第１スイッチ素子２１の第２個別端子Ｐｉ１２は、ＳＡＷフィルタ４１１を介して、高周波モジュール１０Ｐの受信信号出力端子１１２１に接続されている。第１スイッチ素子２１の第３個別端子Ｐｉ１３は、ＳＡＷフィルタ４１２を介して、高周波モジュール１０Ｐの受信信号出力端子１１２２に接続されている。第１スイッチ素子２１の第４個別端子Ｐｉ１４は、ターミナル端子１１３に接続されている。ターミナル端子１１３は、外部の終端抵抗Ｒｔ１を介して接地されている。

第２スイッチ素子２２の共通端子Ｐｃ２は、高周波モジュール１０Ｐの第２アンテナ接続端子１０２に接続されている。第２スイッチ素子２２の第１個別端子Ｐｉ２１は、ローパスフィルタ３２を介して、高周波モジュール１０Ｐの送信信号入力端子１２１に接続されている。第２スイッチ素子２２の第２個別端子Ｐｉ２２は、ＳＡＷフィルタ４２１を介して、高周波モジュール１０Ｐの受信信号出力端子１２２１に接続されている。第２スイッチ素子２２の第３個別端子Ｐｉ２３は、ＳＡＷフィルタ４２２を介して、高周波モジュール１０Ｐの受信信号出力端子１２２２に接続されている。第２スイッチ素子２２の第４個別端子Ｐｉ２４は、ターミナル端子１２３に接続されている。ターミナル端子１２３は、外部の終端抵抗Ｒｔ２を介して接地されている。

第１アンテナＡＮＴ１で送受信を行う場合、第１スイッチ素子２１の共通端子Ｐｃ１を個別端子Ｐｉ１１，Ｐｉ１２，Ｐｉ１３のいずれかに接続し、第２スイッチ素子２２では、共通端子Ｐｃ２を抵抗終端された個別端子Ｐｉ２４に接続する。また、逆に、第２アンテナＡＮＴ２で送受信を行う場合、第２スイッチ素子２２の共通端子Ｐｃ２を個別端子Ｐｉ２１，Ｐｉ２２，Ｐｉ２３のいずれかに接続し、第１スイッチ素子１２では、共通端子Ｐｃ１を抵抗終端された個別端子Ｐｉ１４に接続する。

これにより、第１、第２アンテナのそれぞれに接続する送受信回路間でアイソレーションを必要量確保している。

特開２０１０−２１２９６２号公報

しかしながら、従来の高周波モジュール１０Ｐを備えた携帯無線端末では、終端抵抗Ｒｔ１，Ｒｔ２を別途用いなければならず、構成要素が増加するとともに、その分、大型化してしまう。また、高周波モジュール１０Ｐとしては、終端抵抗Ｒｔ１，Ｒｔ２を接続するためのターミナル端子１１３，１２３を形成しなければならず、その分高周波モジュール１０Ｐも大型化してしまう。

さらには、高周波モジュール１０Ｐ内に終端抵抗Ｒｔ１，Ｒｔ２を備えようとすると、当該終端抵抗Ｒｔ１，Ｒｔ２を実装する領域を必要とするとともに、そのための引き回し電極も必要となり、この場合も、高周波モジュール１０Ｐの構成要素が増加し、大型化してしまう。

したがって、本発明の目的は、複数のアンテナのそれぞれに接続する送受信回路間でのアイソレーションを確保し、且つ小型の高周波モジュールを提供することにある。

この発明の高周波モジュールは、それぞれにアンテナ接続用の端子と複数の切り替え接続端子とを有する複数のスイッチ素子と、複数のスイッチ素子が実装された積層体と、を備える。積層体に実装されたフィルタ部品、もしくは積層体の内層電極によって形成されるフィルタ回路は、いずれかの切り替え接続端子に接続されている。複数のスイッチ素子におけるフィルタ部品もしくはフィルタ回路が接続されていない切り替え接続端子は、積層体に形成された内層グランド電極に直接接続されている。

この構成では、終端抵抗の実装スペースや引き回し電極を必要としないため、積層体を小型化できるとともに、終端抵抗も必要としないため、高周波モジュールの構成要素を少なくすることができ、全体として小型化が可能になる。

また、この発明の高周波モジュールは次の構成であることが好ましい。複数のスイッチ素子は、積層体の表面に実装されている。フィルタ部品もしくはフィルタ回路が接続されていない切り替え接続端子は、積層体の積層方向に沿って延びる形状で形成された導電性ビアホールによって、内層グランド電極に接続されている。

この構成では、フィルタ部品もしくはフィルタ回路が接続されていない切り替え接続端子と内層グランド電極とを、導電性ビアホールのみで接続することで、接続距離を短くできる。これにより、グランドへ接続するラインに生じる寄生インダクタンスを抑制でき、アイソレーション特性が向上する。

また、この発明の高周波モジュールでは、各スイッチ素子のフィルタ部品もしくはフィルタ回路が接続されていない切り替え接続端子が導電性ビアホールで直接接続される内層グランド電極は、スイッチ素子毎に電気的に分離されていることが好ましい。

この構成では、内層グランド電極を介して複数のスイッチ素子間で高周波信号が伝搬されることを防止できる。これにより、さらにスイッチ素子間のアイソレーション特性が向上する。

また、この発明の高周波モジュールでは、内層グランド電極は、フィルタ回路を実現する内層電極よりも、積層体の表面側に配設されていることが好ましい。

この構成では、スイッチ素子と内層グランド電極との距離が近接するため、フィルタ部品もしくはフィルタ回路が接続されていない切り替え接続端子をグランドへ接続するラインが短くなる。これにより、さらに寄生インダクタンスの発生を抑制でき、アイソレーション特性が向上する。

また、この発明の高周波モジュールでは、複数のスイッチ素子は、一体形成されたスイッチモジュールとして積層体に実装されていてもよい。

この構成では、複数のスイッチ素子が一体化されることで、スイッチ素子全体での実装面積を小面積化できる。また、制御端子数を少なくすることができ、制御信号入力用の外部接続用端子を減らすことができる。これにより、積層体を小型化できる。この際、各スイッチ素子の間隔が狭くなるが、上述のようなグランド接続構成を用いることで、必要なアイソレーションを確保できる。

この発明によれば、複数のアンテナのそれぞれに接続する送受信回路間でのアイソレーションを確保した小型の高周波モジュールを実現できる。

本発明の第１の実施形態に係る高周波モジュール１０の回路構成を示すブロック図であり、第１の実施形態に係る高周波モジュール１０の部分積み図である。第１の実施形態に高周波モジュール１０の積層構成を示す断面図である。第１の実施形態の構成からなる高周波モジュール１０と、従来の終端抵抗を用いた高周波モジュールとのスイッチ間アイソレーションの周波数特性を示す。第２の実施形態に係る高周波モジュール１０Ａの部分積み図である。第２の実施形態に高周波モジュール１０Ａの積層構成を示す断面図である。特許文献１の高周波モジュールと同様の構成からなる従来の高周波モジュール１０Ｐの構成を示すブロック図である。

本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は、本発明の第１の実施形態に係る高周波モジュール１０の回路構成を示すブロック図であり、図１（Ａ）は、第１のアンテナＡＮＴ１に送信回路または受信回路のいずれかを接続する場合を示し、図１（Ｂ）は、第２のアンテナＡＮＴ２に送信回路または受信回路の何れかを接続する場合を示している。

高周波モジュール１０は、第１スイッチ素子２１および第２スイッチ素子２２を一体化したスイッチモジュール２０を備える。

第１スイッチ素子２１は、共通端子Ｐｃ１と、複数の個別端子（本発明の「切り替え接続端子」に相当する。）Ｐｉ１１，Ｐｉ１２，Ｐｉ１３，Ｐｉ１４と、を備える。第１スイッチ素子２１は、制御信号に基づいて、共通端子Ｐｃ１を個別端子Ｐｉ１１，Ｐｉ１２，Ｐｉ１３，Ｐｉ１４のいずれかに切り替えて接続する。

第１スイッチ素子２１の共通端子Ｐｃ１は、高周波モジュール１０の第１アンテナ接続端子１０１に接続されている。第１アンテナ接続端子１０１は、第１アンテナＡＮＴ１に接続されている。第１アンテナＡＮＴ１は、低い周波数帯域の通信信号の電波を送受波するアンテナである。なお、低い周波数帯域とは、例えば、９００ＭＨｚ近傍の周波数帯域である。

第１スイッチ素子２１の第１個別端子Ｐｉ１１は、ローパスフィルタ３１を介して、高周波モジュール１０の送信信号入力端子１１１に接続されている。送信信号入力端子１１１は、図示しない外部の送信信号生成部に接続されている。送信信号入力端子１１１には、それぞれ周波数帯域の異なる第１低周波数送信信号および第２低周波数送信信号が入力される。ローパスフィルタ３１は、第１、第２低周波数送信信号の基本周波数帯域を通過させ、高調波周波数を減衰させるフィルタであり、後述する積層体１００に形成された内層電極によるインダクタやキャパシタによって構成される。

第１スイッチ素子２１の第２個別端子Ｐｉ１２は、ＳＡＷフィルタ４１１を介して、高周波モジュール１０の受信信号出力端子１１２１に接続されている。受信信号出力端子１１２１は、図示しない外部の第１受信信号処理部に接続される。ＳＡＷフィルタ４１１は、第１低周波数受信信号の基本周波数帯域を通過させ、その他の帯域を減衰させるフィルタである。ＳＡＷフィルタ４１１は積層体１００の表面に実装されるディスクリート部品からなる。

第１スイッチ素子２１の第３個別端子Ｐｉ１３は、ＳＡＷフィルタ４１２を介して、高周波モジュール１０の受信信号出力端子１１２２に接続されている。受信信号出力端子１１２２は、図示しない外部の第２受信信号処理部に接続される。ＳＡＷフィルタ４１２は、第２低周波数受信信号の基本周波数帯域を通過させ、その他の帯域を減衰させるフィルタである。ＳＡＷフィルタ４１２は積層体１００の表面に実装されるディスクリート部品からなる。

第１スイッチ素子２１の第４個別端子Ｐｉ１４は、直接接地されている。

第２スイッチ素子２２は、共通端子Ｐｃ２と、複数の個別端子（本発明の「切り替え接続端子」に相当する。）Ｐｉ２１，Ｐｉ２２，Ｐｉ２３，Ｐｉ２４と、を備える。第２スイッチ素子２２は、制御信号に基づいて、共通端子Ｐｃ２を個別端子Ｐｉ２１，Ｐｉ２２，Ｐｉ２３，Ｐｉ２４のいずれかに切り替えて接続する。

第２スイッチ素子２２の共通端子Ｐｃ２は、高周波モジュール１０の第２アンテナ接続端子１０２に接続されている。第２アンテナ接続端子１０２は、第２アンテナＡＮＴ２に接続されている。第２アンテナＡＮＴ２は、高い周波数帯域の通信信号の電波を送受波するアンテナである。なお、高い周波数帯域とは、例えば、２ＧＨｚ近傍の周波数帯域である。

第２スイッチ素子２２の第１個別端子Ｐｉ２１は、ローパスフィルタ３２を介して、高周波モジュール１０の送信信号入力端子１２１に接続されている。送信信号入力端子１２１は、図示しない外部の送信信号生成部に接続されている。送信信号入力端子１２１には、それぞれ周波数帯域の異なる第１高周波数送信信号および第２高周波数送信信号が入力される。ローパスフィルタ３２は、第１、第２高周波数送信信号の基本周波数帯域を通過させ、高調波周波数を減衰させるフィルタであり、後述する積層体１００に形成された内層電極によるインダクタやキャパシタによって構成される。

第２スイッチ素子２２の第２個別端子Ｐｉ２２は、ＳＡＷフィルタ４２１を介して、高周波モジュール１０の受信信号出力端子１２２１に接続されている。受信信号出力端子１２２１は、図示しない外部の第３受信信号処理部に接続される。ＳＡＷフィルタ４２１は、第１高周波数受信信号の基本周波数帯域を通過させ、その他の帯域を減衰させるフィルタである。ＳＡＷフィルタ４２１は積層体１００の表面に実装されるディスクリート部品からなる。

第２スイッチ素子２２の第３個別端子Ｐｉ２３は、ＳＡＷフィルタ４２２を介して、高周波モジュール１０の受信信号出力端子１２２２に接続されている。受信信号出力端子１２２２は、図示しない外部の第４受信信号処理部に接続される。ＳＡＷフィルタ４２２は、第２高周波数受信信号の基本周波数帯域を通過させ、その他の帯域を減衰させるフィルタである。ＳＡＷフィルタ４２２は積層体１００の表面に実装されるディスクリート部品からなる。

第２スイッチ素子２２の第４個別端子Ｐｉ２４は、直接接地されている。

このような構成とすることで、従来構成のように、終端抵抗の実装スペースや引き回し電極を必要としないため、積層体を小型化できる。さらに、終端抵抗を必要としないので、高周波モジュールの構成要素を少なくすることができ、全体として小型化が可能になる。

このような構成からなる高周波モジュール１０は、次のように動作する。
第１、第２低周波送信信号を送信する場合、第１スイッチ素子２１の共通端子Ｐｃ１と第１個別端子Ｐｉ１１とを接続し、第２スイッチ素子２２の共通端子Ｐｃ２と第４個別端子Ｐｉ２４とを接続する。

第１低周波受信信号を受信する場合、第１スイッチ素子２１の共通端子Ｐｃ１と第２個別端子Ｐｉ１２とを接続し、第２スイッチ素子２２の共通端子Ｐｃ２と第４個別端子Ｐｉ２４とを接続する。第２低周波受信信号を受信する場合、第１スイッチ素子２１の共通端子Ｐｃ１と第３個別端子Ｐｉ１３とを接続し、第２スイッチ素子２２の共通端子Ｐｃ２と第４個別端子Ｐｉ２４とを接続する。

第１、第２高周波送信信号を送信する場合、第２スイッチ素子２２の共通端子Ｐｃ２と第１個別端子Ｐｉ２１とを接続し、第１スイッチ素子２１の共通端子Ｐｃ１と第４個別端子Ｐｉ１４とを接続する。

第１高周波受信信号を受信する場合、第２スイッチ素子２２の共通端子Ｐｃ２と第２個別端子Ｐｉ２２とを接続し、第１スイッチ素子２１の共通端子Ｐｃ１と第４個別端子Ｐｉ１４とを接続する。第２高周波受信信号を受信する場合、第２スイッチ素子２２の共通端子Ｐｃ２と第３個別端子Ｐｉ２３とを接続し、第１スイッチ素子１２の共通端子Ｐｃ１と第４個別端子Ｐｉ１４とを接続する。

このような制御を行うことで、低周波数帯域で通信を行う場合には高周波数側のスイッチ素子２２の共通端子Ｐｃ２が第４個別端子Ｐｉ２４を介して直接接地される。これにより、低周波数帯域の送信信号や受信信号が第２スイッチ素子２２に回り込んでも、反射することなく、グランドへ流される。また、高周波数帯域で通信を行う場合には低周波数側のスイッチ素子２１の共通端子Ｐｃ１が第４個別端子Ｐｉ１４を介して直接接地される。これにより、高周波数帯域の送信信号や受信信号が第１スイッチ素子２１に回り込んでも、反射することなく、グランドへ流される。したがって、第１スイッチ素子２１および第２スイッチ素子２２間のアイソレーションを確保することができる。

このような回路構成の高周波モジュール１０は、次のような構造によって実現できる。図２は、第１の実施形態に係る高周波モジュール１０の部分積み図である。図３は、第１の実施形態に高周波モジュール１０の積層構成を示す断面図である。なお、図２、図３では、フィルタ回路を構成する層の具体的な電極パターン等の構造の図示を省略している。

高周波モジュール１０は、複数（本実施形態では１５層）の誘電体層ＰＬ０１〜ＰＬ１５を積層してなる積層体１００を備える。積層体１００は、誘電体層ＰＬ０１を最上層とし、誘電体層ＰＬ１５を最下層とする。

積層体１００の表面である誘電体層ＰＬ０１の表面には、所定のパターンで実装用ランドが形成されている。誘電体層ＰＬ０１の表面には、第１スイッチ素子２１および第２スイッチ素子２２を一体化したスイッチモジュール２０が実装されている。誘電体層ＰＬ０１の表面には、ＳＡＷフィルタ４１１，４１２を一体化した第１ＳＡＷフィルタ素子、ＳＡＷフィルタ４２１，４２２を一体化した第２ＳＡＷフィルタ素子が実装されている。

積層体１００の表面から２層目となる誘電体層ＰＬ０２には、各種引き回し電極が形成されている。

積層体１００の表面から３層目となる誘電体層ＰＬ０３には、略全面に内層グランド電極ＤＰ_Ｇ０１が形成されている。内層グランド電極ＤＰ_Ｇ０１は、誘電体層ＰＬ０１，ＰＬ０２を積層方向に沿って貫通する導電性ビアホール１３１を介して、第１スイッチ素子２１の第４個別端子Ｐｉ１４に接続されている。内層グランド電極ＤＰ_Ｇ０１は、誘電体層ＰＬ０１，ＰＬ０２を積層方向に沿って貫通する導電性ビアホール１３２を介して、第２スイッチ素子２２の第４個別端子Ｐｉ２４に接続されている。

積層体１００の表面から４層目となる誘電体層ＰＬ０４から、１３層目となる誘電体層１３には、ローパスフィルタ３１，３２のインダクタおよびキャパシタを構成する電極パターンが形成されている。インダクタは、ループ状に形成された線状電極と当該線状電極を積層方向に接続する導電性ビアホールとによって形成される。キャパシタは、誘電体層を挟んで対向する所定面積の平板電極の対によって形成される。

積層体１００の表面から１４層目となる誘電体層ＰＬ１４には、略全面に内層グランド電極ＤＰ_Ｇ０２が形成されている。内層グランド電極ＤＰ_Ｇ０２は、誘電体層ＰＬ０４から誘電体層ＰＬ１３の１３層を貫通する複数の導電性ビアホール１３３を介して、内層グランド電極ＤＰ_Ｇ０１に接続されている。

積層体１００の最下層である誘電体層ＰＬ１５の裏面には、外周に沿って、上述の送信信号入力端子１１１，１２１および受信信号出力端子１１２１，１１２２，１２２１，１２２２を実現する外部ＲＦ接続端子ＴＰ_ＲＦと、第１アンテナ接続端子１０１を実現する外部アンテナ接続端子ＴＰ_ＡＮＴ１と、第２アンテナ接続端子１０２を実現する外部アンテナ接続端子ＴＰ_ＡＮＴ２と、外部接続グランド端子ＴＰ_ＧＮＤと、外部制御信号入力端子ＴＰ_ＣＯＮとが、配列形成されている。また、誘電体層ＰＬ１５の裏面には、中央に、外部接続グランド端子ＴＰ_ＧＮＤが形成されている。外部ＲＦ接続端子ＴＰ_ＲＦと、外部アンテナ接続端子ＴＰ_ＡＮＴ１，ＴＰ_ＡＮＴ２とは、図１の回路を実現するように、所定の誘電体層を貫通する導電性ビアホールによって、各層の内層電極に接続されている。各外部接続グランド端子ＴＰ_ＧＮＤは、誘電体層ＰＬ１５を貫通する複数の導電性ビアホール１３３，１３４を介して、内層グランド電極ＤＰ_Ｇ０２に接続されている。

これらの外部接続端子は、高周波モジュール１０が実装されるマザー基板の所定ランドにそれぞれ実装される。

このような構成とすることで、フィルタ回路やＳＡＷフィルタが接続されていない、第１スイッチ素子２１の第４個別端子Ｐｉ１４および第２スイッチ素子２２の第４個別端子Ｐｉ２４が、導電性ビアホール１３１，１３２のみで内層グランド電極ＤＰ_Ｇ０１に接続される。これにより、第４個別端子Ｐｉ１４，Ｐｉ２４は短い距離で接地される。したがって、接地のための線路による寄生インダクタンスを抑制でき、アイソレーションが向上する。

さらに、上述のように、内層グランド電極ＤＰ_Ｇ０１が、フィルタ回路の形成される層を挟むことなく、積層体１００の表面の極近傍に配置されることで、さらに接地のための線路の距離を短くできる。これにより、寄生インダクタンスをさらに抑制でき、アイソレーションが向上する。

また、特に、本実施形態に示すように、複数のスイッチ素子を一体化した場合、実装面積を小さくできるものの、スイッチ素子の間隔および端子の間隔が狭くなるが、上述の構成によりアイソレーションを確保することができる。すなわち、アイソレーションを向上させながら省スペース化が可能になる。また、このようにスイッチ素子を一体化した場合、制御信号の共通化が可能になり、外部制御信号入力端子ＴＰ_ＣＯＮを少なくし、引き回し電極数も少なくでき、より積層体を小型化することができる。

図４は、第１の実施形態の構成からなる高周波モジュール１０と、従来の終端抵抗を用いた高周波モジュールとのスイッチ間アイソレーションの周波数特性を示す。図４に示すように、本実施形態の構成を用いても、従来の終端抵抗を用いたものと同等に、９００ＭＨｚから２ＧＨｚの周波数帯域において、２０ｄＢ以上のアイソレーションを確保することができる。

次に、第２の実施形態に係る高周波モジュールについて、図を参照して説明する。図５は、第２の実施形態に係る高周波モジュール１０Ａの部分積み図である。図６は、第２の実施形態に高周波モジュール１０Ａの積層構成を示す断面図である。

本実施形態の高周波モジュール１０Ａは、誘電体層ＰＬ０３に形成された内層グランド電極の形状が、第１の実施形態に係る高周波モジュール１０と異なるものであり、他の構成は同じである。したがって、異なる箇所のみを説明する。

積層体１００Ａの３層目となる誘電体層ＰＬ０３には、内層グランド電極ＤＰ_Ｇ１１、ＤＰ_Ｇ１２が形成されている。内層グランド電極ＤＰ_Ｇ１１、ＤＰ_Ｇ１２は、互いに間隔を空けて形成されており、電気的に分離されている。

内層グランド電極ＤＰ_Ｇ１１は、積層体１００Ａを平面視して（表面側から見て）、第１スイッチ素子２１の実装領域を含む形状で形成されている。内層グランド電極ＤＰ_Ｇ１１は、誘電体層ＰＬ０１，ＰＬ０２を積層方向に沿って貫通する導電性ビアホール１３１を介して、第１スイッチ素子２１の第４個別端子Ｐｉ１４に接続されている。

内層グランド電極ＤＰ_Ｇ１２は、積層体１００Ａを平面視して（表面側から見て）、第２スイッチ素子２２の実装領域を含む形状で形成されている。内層グランド電極ＤＰ_Ｇ１２は、誘電体層ＰＬ０１，ＰＬ０２を積層方向に沿って貫通する導電性ビアホール１３２を介して、第２スイッチ素子２２の第４個別端子Ｐｉ２４に接続されている。

内層グランド電極ＤＰ_Ｇ１１、ＤＰ_Ｇ１２は、誘電体層ＰＬ０４から誘電体層ＰＬ１３を貫通する複数の導電性ビアホール１３３を介して、内層グランド電極ＤＰ_Ｇ０２に接続されている。

このような構成とすることで、第１スイッチ素子２１の第４個別端子Ｐｉ１４および第２スイッチ素子２２の第４個別端子Ｐｉ２４が導電性ビアホールで直接接続される、これら第４個別端子Ｐｉ１４，Ｐｉ２４に近接する内層グランド電極が電気的に分離される。このため、内層グランド電極を介して各通信信号が、スイッチ素子間を伝送することを抑制できる。これにより、さらにスイッチ素子間のアイソレーションが向上する。

なお、本実施形態では、内層グランド電極ＤＰ_Ｇ１１、ＤＰ_Ｇ１２を同じ誘電体層に形成する例を示したが、異なる誘電体層に形成してもよい。この場合、内層グランド電極ＤＰ_Ｇ１１、ＤＰ_Ｇ１２は、誘電体層を挟んで対向しないようにすると、さらにアイソレーションを向上することができる。

また、上述の各実施形態では、２個のスイッチ素子を備える高周波モジュールについて説明したが、それぞれに異なるアンテナに接続する３個以上のスイッチ素子を備える高周波モジュールについても、上述の構成を適用することができる。

１０，１０Ａ，１０Ｐ：高周波モジュール、
２０：スイッチモジュール、２１：第１スイッチ素子、２２：第２スイッチ素子、
３１，３２：ローパスフィルタ、４１１，４１２，４２１，４２２：ＳＡＷフィルタ、
１００，１００Ａ：積層体、
１０１，１０２：アンテナ接続端子、
１１１，１２１：送信信号入力端子、
１１２１，１１２２，１２２１，１２２２：受信信号出力端子、
１３１，１３２，１３３，１３４：導電性ビアホール、
Ｐｃ１，Ｐｃ２：共通端子、
Ｐｉ１１，Ｐｉ１２，Ｐｉ１３，Ｐｉ１４，Ｐｉ２１，Ｐｉ２２，Ｐｉ２３，Ｐｉ２４：個別端子、
ＰＬ０１−ＰＬ１５：誘電体層、
Ｒｔ１，Ｒｔ２：終端抵抗

Claims

それぞれにアンテナ接続用の端子と複数の切り替え接続端子とを有する複数のスイッチ素子と、
前記複数のスイッチ素子が実装された積層体と、を備え、
前記切り替え接続端子のいずれかに接続して前記積層体に実装されたフィルタ部品、もしくは、前記切り替え接続端子のいずれかに接続して前記積層体の内層電極によって形成されるフィルタ回路、を備える高周波モジュールであって、
前記切り替え接続端子として、前記フィルタ部品もしくは前記フィルタ回路が接続されている第１の切り替え接続端子と、前記フィルタ部品もしくは前記フィルタ回路が接続されずに、前記積層体に形成された内層グランド電極に直接接続されている第２の切り替え接続端子と、を含み、
前記複数のスイッチ素子のうちのいずれかが、前記アンテナ接続用の端子と前記第１の切り替え接続端子とを接続する際に、前記複数のスイッチ素子のうちの他のスイッチ素子は、前記アンテナ接続用の端子と前記第２の切り替え接続端子とを接続し、
前記複数のスイッチ素子は、前記積層体の表面に実装され、
前記第２の切り替え接続端子は、導電性ビアホールのみによって前記第２の切り替え接続端子の直下に配置されている前記内層グランド電極に接続されており、
前記内層グランド電極は、前記フィルタ回路を実現する前記内層電極よりも、前記積層体の表面側に配設されている、
高周波モジュール。
前記第２の切り替え接続端子が前記導電性ビアホールで直接接続される前記内層グランド電極は、前記スイッチ素子毎に電気的に分離されている、請求項１に記載の高周波モジュール。
前記複数のスイッチ素子は、一体形成されたスイッチモジュールとして、前記積層体に実装されている、請求項１または請求項２に記載の高周波モジュール。